Nmos器件及工艺方法
【技术领域】
[0001] 本发明涉及半导体领域，特别是指一种NMOS器件，本发明还涉及所述NMOS器件的 工艺方法。
【背景技术】
[0002] NMOS器件是一种常见的电力电子器件，其包含源区及漏区，源区及漏区之间为沟 道区，沟道区上方为栅氧化层及多晶硅栅极。作为一种开关器件，其存在导通和截止两种状 态，内部为单一载流子参与导电，是一种单极型器件。其工作原理比较简单，源区和漏区为 相同导电类型的区域，沟道区为与源漏区相反导电类型的区域，通过控制多晶硅栅极上的 电压使沟道区的导电类型反型而使器件形成导通或截止。
[0003] MOS的阈值电压Vt是栅极下面的半导体表面呈现强反型从而出现导电沟道时所 需要加的栅源电压，是决定MOS能否导通的临界栅源电压，是MOS器件非常重要的参数。栅 电容Cox，即栅极下MOS结构的电容值对MOS的阈值电压影响很大，一般Cox越大，|VT|越 小，而Cox的大小与栅氧化层的厚度有关。为了取得较低的阈值电压Vt，降低栅氧化层的 厚度是一种手段。现有的匪OS器件在其N阱区表面存在场氧，而较薄的栅氧化层在靠近 场氧鸟嘴处由于较高的漏端电压容易发生击穿，如常见的55V击穿电压的栅氧化层厚度为 850~950A，其栅压为40V，当降低到5V栅压时，栅氧化层厚度为155A，这时器件的击穿性能 就不够理想。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种NMOS器件，具有较高的输出电容Cds线性 度，及导通饱和电流。
[0005] 本发明所要解决的另一技术问题是提供所述NMOS器件的工艺方法。
[0006] 为解决上述问题，本发明所述的NMOS器件，在P型衬底上具有P型外延，所述P型 外延中具有P阱，以及位于P阱两侧的N阱，所述的N阱表面具有场氧；场氧之间具有所述 NMOS器件的栅氧化层；栅氧化层上为多晶硅栅极，多晶硅栅极两端具有侧墙；
[0007] 所述的栅氧化层为中间薄，靠近场氧的两端厚的形貌。
[0008] 进一步地，所述栅氧化层靠近场氧的部分厚度为500~2000A，中间部分的厚度为 20~200A。
[0009] 本发明所述的NMOS器件的工艺方法，包含如下工艺步骤：
[0010] 第1步，在P型硅衬底上生长P型外延层；
[0011] 第2步，利用光刻胶定义出阱区，分别进行N阱和P阱的注入；
[0012] 第3步，在N阱表面形成场氧；
[0013] 第4步，在场氧之间的硅表面生长栅氧化层；
[0014] 第5步，通过光刻定义去除沟道区上方的栅氧化层，并再进行栅氧氧化；
[0015] 第6步，淀积多晶硅并刻蚀，形成多晶硅栅极；
[0016] 第7步，在多晶硅栅极两端形成侧墙；
[0017] 第8步，进行源区及漏区离子注入。
[0018] 进一步地，所述第1步能够省略，直接在P型衬底上进行下一步骤。
[0019] 进一步地，所述第5步中，再进行的栅氧氧化形成的栅氧化层厚度小于第4步形成 的栅氧化层厚度。
[0020] 进一步地，所述第8步中，源区及漏区的离子注入杂质为磷或砷，注入能量 彡 200KeV，注入剂量为IxlO13~1x10 16cm_2。
[0021] 本发明所述的NMOS器件，其栅氧化层具有变化的形貌，优化了器件结构，在保证 低阈值电压的同时保证了器件较高的击穿电压。本发明所述的NMOS器件的工艺方法简单， 其厚栅氧的形成与其他高压器件的栅氧形成共用一步工艺，不额外增加工艺步骤，易于实 施。
【附图说明】
[0022] 图1~8是本发明工艺步骤示意图。
[0023] 图9是本发明器件击穿电压与阈值电压曲线图。
[0024] 图10是本发明工艺步骤流程图。
[0025] 附图标记说明
[0026] 101是P型衬底，102是P型外延，103是N阱，104是P阱，105是场氧，106是栅氧 化层，107是多晶娃棚极，108是侧墙，109是重惨杂N型区。
【具体实施方式】
[0027] 本发明所述的NMOS器件，如图8所示，在P型衬底101上具有P型外延102,所述 P型外延102中具有P阱104,以及位于P阱104两侧的N阱103,所述的N阱103表面具有 场氧105 ;场氧105之间具有所述NMOS器件的栅氧化层106 ;栅氧化层106上为多晶硅栅极 107,多晶硅栅极107两端具有侧墙108。
[0028] 所述的栅氧化层106为中间薄，靠近场氧的两端厚的形貌。靠近场氧的栅氧化层 厚度大于沟道区，亦即P阱上方的栅氧化层厚度，P阱上方的栅氧化层为薄栅，以保证本发 明NMOS器件具有较低的阈值电压，而靠近场氧鸟嘴处的栅氧化层又较厚，在漏端较高的电 场下能保证器件较高的击穿电压。如图9所示，是本器件击穿电压BV与阈值电压Vt的曲 线图，图中AX为薄厚栅氧分界到P阱104边界的距离，以薄厚栅氧分界超出P阱104边界 为正，右边纵坐标是阈值电压Vt。从图中可以看出，器件的击穿电压基本上都在40V以上， 阈值电压Vt保持在0. 65V左右。
[0029] 本发明所述的NMOS器件的工艺方法包含如下的步骤：
[0030] 第1步，如图1所示，在P型硅衬底101上生长P型外延层102。也可以不进行外 延生长工艺，直接在P型硅衬底上进行下一步骤。
[0031] 第2步，如图2所示，利用光刻胶定义出阱区，分别进行N阱103和P阱104的注 入；
[0032] 第3步，如图3所示，在N阱103表面形成场氧105 ;
[0033] 第4步，如图4所示，在场氧之间的硅表面生长栅氧化层106,此栅极氧化层与工艺 平台中其它厚栅氧高压器件共用；
[0034] 第5步，如图5所示，通过光刻定义去除沟道区上方的栅氧化层106,并再进行热氧 化重新生成较薄的栅氧化层；
[0035] 第6步，如图6所示，淀积多晶硅并刻蚀，形成多晶硅栅极107 ;
[0036] 第7步，如图7所示，在多晶硅栅极两端形成侧墙108 ;
[0037] 第8步，进行源区及漏区离子注入，形成重掺杂N型区109。
[0038] 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种NMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P讲，以及位于P 阱两侧的N阱，所述的N阱表面具有场氧；场氧之间具有所述NMOS器件的栅氧化层；栅氧化 层上为多晶硅栅极，多晶硅栅极两端具有侧墙； 其特征在于：所述的栅氧化层为中间薄，靠近场氧的两端厚的形貌。
2. 如权利要求1所述的NMOS器件，其特征在于：所述栅氧化层靠近场氧的部分厚度为 500~20001中间部分的厚度为2〇~2〇〇Ac
3. 如权利要求1所述的NMOS器件的工艺方法，其特征在于：包含如下工艺步骤： 第1步，在P型硅衬底上生长P型外延层； 第2步，利用光刻胶定义出阱区，分别进行N阱和P阱的注入； 第3步，在N阱表面形成场氧； 第4步，在场氧之间的硅表面生长栅氧化层； 第5步，通过光刻定义去除沟道区上方的栅氧化层，并再进行栅氧氧化； 第6步，淀积多晶硅并刻蚀，形成多晶硅栅极； 第7步，在多晶硅栅极两端形成侧墙； 第8步，进行源区及漏区离子注入。
4. 如权利要求3所述的NMOS器件的制造方法，其特征在于：所述第1步能够省略，直 接在P型衬底上进行下一步骤。
5. 如权利要求3所述的NMOS器件的制造方法，其特征在于：所述第5步中，再进行的 栅氧氧化形成的栅氧化层厚度小于第4步形成的栅氧化层厚度。
6. 如权利要求3所述的NMOS器件的制造方法，其特征在于：所述第8步中，源区及漏 区的离子注入杂质为磷或砷，注入能量彡200KeV，注入剂量为IxlO13~1x10 16cm_2。
【专利摘要】本发明公开了一种NMOS器件，在P型衬底上具有P型外延，所述P型外延中具有P阱，以及位于P阱两侧的N阱，所述的N阱表面具有场氧；场氧之间具有所述NMOS器件的栅氧化层；栅氧化层上为多晶硅栅极，多晶硅栅极两端具有侧墙；所述的栅氧化层为中间薄，靠近场氧的两端厚的形貌,使本器件在保证较低的阈值电压的同时具有较高的击穿电压。本发明还公开了所述的NMOS器件的工艺方法。
【IPC分类】H01L29-78, H01L21-336, H01L29-423
【公开号】CN104851916
【申请号】CN201510215783
【发明人】石晶, 钱文生
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年8月19日
【申请日】2015年4月29日