一种暴露芯片衬底面的封装方法
【技术领域】
[0001]本发明涉及半导体芯片封装技术领域，特别涉及一种暴露芯片衬底面的封装方法。
【背景技术】
[0002]在应用激光技术进行芯片测试和分析时，面临着随着芯片金属布线层的增加导致的激光无法穿透布线层的问题；因此，暴露芯片衬底面是解决利用激光技术进行芯片可靠性测试和失效分析的必然选择。目前，需要将芯片的衬底面裸露出来的应用领域主要包括:I)芯片可靠性测试领域涉及的密码芯片激光攻击安全评测技术，用于器件抗辐照能力测试的脉冲激光模拟单粒子效应和瞬态剂量率效应试验技术；2)芯片失效分析领域的光束诱生电流技术，光子发射显微镜和共聚焦激光扫描显微镜技术。所谓暴露芯片衬底面的方法主要涉及对未封装芯片在封装时裸露出衬底面，以及将已封装的芯片打开衬底面封装的处理。
[0003]对于如何打开芯片封装的具体流程和方法，当前已有一些专利公布了相关技术，但主要涉及如何打开芯片金属布线层面的流程和方法，如专利申请号为CN201110251983、CN201210001883、CN201310597783和CN201410250565中公开的内容均是针对不同封装类型，提出了一种打开芯片封装的具体流程和方法，以便用于后续的失效分析等操作。对于专利申请号为CN201310389464 ( 一种单粒子效应试验芯片的开孔方法)中公开的内容则是针对单粒子效应试验中，如何制备满足模拟试验源要求的SOI芯片样品的方法。但是，上述专利申请的公开文献中涉及的开封装方法，均不涉及如何在封装的过程中打开芯片衬底面的流程和方法。
【发明内容】
[0004]本发明的目的在于，为了实现在对裸芯片进行封装时，裸露出芯片的衬底面的处理，以便用于后续的试验或检测，提供一种暴露芯片衬底面的封装方法。
[0005]为实现上述目的，本发明提供一种暴露芯片衬底面的封装方法，该封装方法包括:
[0006]步骤I)以中心带孔的具有电连接焊盘和引脚的基板作为芯片的封装载体；
[0007]步骤2)选定芯片安装的基底，并粘接于作为封装载体的基板底部的镂空部位；
[0008]步骤3)将芯片的衬底面粘合于基底上，再利用引线将芯片的接点和基板的引脚键合，建立芯片和基板之间的电气连接；
[0009]步骤4)使用凝胶将芯片的正面与基板的顶部密封；
[0010]步骤5)通过化学腐蚀法或物理刻蚀法去除基底，直至露出芯片衬底面为止，使得芯片的娃衬底完全裸露出来。
[0011]作为上述技术方案的进一步改进，所述的基板采用PCB板或陶瓷板。
[0012]作为上述技术方案的进一步改进，所述的基底采用金属或玻璃材料制成。
[0013]作为上述技术方案的进一步改进，所述步骤5)中露出的芯片衬底面采用硫酸清净。
[0014]本发明的一种暴露芯片衬底面的封装方法的优点在于:
[0015]利用本发明的封装方法，能够在芯片封装过程中同时直接实现其衬底面的暴露处理，方便进行芯片的可靠性测试和失效分析；且能够保证芯片封装处理过程中芯片功能和结构不受影响。
【附图说明】
[0016]图1是本发明的一种暴露芯片衬底面的封装方法流程图。
[0017]图2a是本发明中选定的基板结构示意图。
[0018]图2b是本发明中选定的基底与基板粘接后的结构示意图。
[0019]图2c是本发明中的芯片与基板引线键合后的结构示意图。
[0020]图2d是本发明中的芯片通过凝胶密封后的结构示意图。
[0021]图2e是本发明中利用化学腐蚀法或物理刻蚀法去除基底后的结构示意图。
[0022]附图标记
[0023]1、芯片2、芯片衬底面3、封装载体
[0024]4、基底5、引脚6、引线
[0025]7、凝胶
【具体实施方式】
[0026]下面结合附图和实施例对本发明所述一种暴露芯片衬底面的封装方法进行详细说明。
[0027]如图1所示，本发明的一种暴露芯片衬底面的封装方法，具体包括如下步骤:
[0028]步骤I)以中心带孔的具有电连接焊盘和引脚的基板作为芯片I的封装载体3 ;如图2a所示。
[0029]步骤2)选定芯片安装的基底4，并粘接于作为封装载体3的基板底部的镂空部位；如图2b所示。
[0030]步骤3)将芯片I的衬底面粘合于基底4上，再利用引线6将芯片I的接点和基板的引脚5键合，建立芯片和基板之间的电气连接；如图2c所示。
[0031]步骤4)使用凝胶7将芯片I的正面与基板的顶部密封；如图2d所示。
[0032]步骤5)通过化学腐蚀法或物理刻蚀法去除基底4，直至露出芯片衬底面2为止，使得芯片的硅衬底完全裸露出来。如图2e所示。
[0033]另外，如图1所示，所述步骤5)中露出的芯片衬底面还可采用硫酸清洗干净。所述的基板可采用PCB板或陶瓷板，以提高基板的抗腐蚀能力，使得经硫酸等化学腐蚀试剂清洗后不影响芯片的可靠性检测。所述的基底可采用金属或玻璃材料制成，由于金属或玻璃材料具有易被腐蚀或刻蚀的特点，使得基底更容易通过化学腐蚀法或物理刻蚀法加以去除。
[0034]最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【主权项】
1.一种暴露芯片衬底面的封装方法，其特征在于，包括: 步骤I)以中心带孔的具有电连接焊盘和引脚的基板作为芯片的封装载体； 步骤2)选定芯片安装的基底，并将其粘接于基板底部的镂空部位； 步骤3)将芯片的衬底面粘接于基底上，利用引线将芯片的接点和基板的引脚键合，建立芯片与基板之间的电气连接； 步骤4)使用凝胶将芯片的正面与基板的顶部密封； 步骤5)通过化学腐蚀法或物理刻蚀法去除基底，直至露出芯片衬底面为止。2.根据权利要求1所述的暴露芯片衬底面的封装方法，其特征在于，所述的基板采用PCB板或陶瓷板。3.根据权利要求1所述的暴露芯片衬底面的封装方法，其特征在于，所述的基底采用金属或玻璃材料制成。4.根据权利要求1所述的暴露芯片衬底面的封装方法，其特征在于，所述步骤5)中露出的芯片衬底面采用硫酸清净。
【专利摘要】本发明提供了一种暴露芯片衬底面的封装方法，该封装方法通过利用本发明所述的封装方法，能够在芯片封装过程中直接实现其衬底面的暴露处理，方便进行芯片的可靠性测试和失效分析；且能够保证芯片封装处理过程中芯片功能和结构不受影响。解决了现有的芯片处理方法，无法做到在封装的过程中打开芯片衬底面的功能。
【IPC分类】H01L23/31, H01L21/60, H01L21/50, H01L21/56
【公开号】CN105070694
【申请号】CN201510524221
【发明人】封国强, 上官士鹏, 韩建伟, 马英起, 朱翔, 陈睿
【申请人】中国科学院国家空间科学中心
【公开日】2015年11月18日
【申请日】2015年8月24日