降低起始电压及导通电阻的mosfet组件的制作方法
【技术领域】
[0001]本发明涉及一种MOSFET组件，具体地，涉及一种降低起始电压(Low thresholdvoltage)及导通电阻的MOSFET组件。
【背景技术】
[0002]在传统功率MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)组件中，主要通过低参杂浓度和一定厚度的N型衬底区来提供组件足够的耐压能力，因此N型衬底区是主要的导通电阻来源，在SiC工艺中由于材料具有更高的临界崩溃电压，因此可以提高衬底参杂浓度及厚度来降低导通电阻，但是高衬底参杂浓度会造成组件空乏区分布特性的改变，为了抑止P井区的空乏区接触到N+source (源)区造成耐压能力的下降，在组件设计上需要提高P井区的参杂浓度和深度，但是这样的做法会大幅提高组件的起始电压和信道电阻。
[0003]如图1所示，传统高压MOSFET组件包括源极1、电介质层2、N+source (源)区3、多晶娃栅极4、栅极电介质层(gate-dielectric) 5、漏极6、P井区7、N型外延区8。传统高压MOSFET组件中的耐压能力主要由相当厚度且轻参杂的N型衬底所提供，因此来自N型衬底区的电阻会是MOSFET组件的导通电阻的主要来源。
[0004]由于材料具有较高的临界崩溃电场特性，因此可以提高N型衬底的参杂浓度和降低厚度来获得足够的耐压能力，但是提高N型衬底的参杂浓度需要相对的提高P井区的浓度和深度来避免空乏区延伸至Source (源)区域造成耐压能力的下降，这样会提高组件导通的起始电压(threshold voltage)和通道电阻(channel resistance) ο
【发明内容】
[0005]针对现有技术中的缺陷，本发明的目的是提供一种降低起始电压及导通电阻的MOSFET组件，其在提高N型衬底区的状况下，不需提高P井区的参杂浓度和深度，具有低导通电压和低导通电阻的特性。
[0006]根据本发明的一个方面，提供一种降低起始电压及导通电阻的MOSFET组，其特征在于，包括源极、电介质层、N+源区、多晶硅栅极、栅极电介质层、漏极、P井区、N型外延区、P型区域，电介质层位于源极和多晶硅栅极之间，N+源区位于栅极电介质层的侧面，栅极电介质层位于多晶硅栅极的外围，漏极位于N型外延区的下方，P型区域位于P井区内，P井区位于N+源区的下方。
[0007]优选地，所述栅极电介质层的底端和N型外延区之间设有P型植入区。
[0008]优选地，所述P型区域的长度大于N+源区的长度。
[0009]与现有技术相比，本发明具有如下的有益效果:本发明在提高N型衬底区的状况下，不需提高P井区的参杂浓度和深度，具有低导通电压和低导通电阻的特性。
【附图说明】
[0010]通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0011]图1为传统高压MOSFET组件的结构示意图。
[0012]图2为本发明降低起始电压及导通电阻的MOSFET组件的结构示意图。
【具体实施方式】
[0013]下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。
[0014]如图2所示，本发明降低起始电压及导通电阻的MOSFET组件包括源极1、电介质层2、N+source (源)区3、多晶娃栅极4、栅极电介质层(gate-dielectric) 5、漏极6、P井区7、N型外延区8、P型区域9，电介质层2位于源极I和多晶娃栅极4之间，N+source (源)区3位于栅极电介质层(gate-dielectric) 5的侧面，栅极电介质层(gate-dielectric) 5位于多晶硅栅极4的外围，漏极6位于N型外延区8的下方，P型区域9位于P井区7内，P井区7位于N+source (源)区3的下方。所述P型区域的长度大于N+源区的长度，这样方便区分，另外大幅降低组件的导通电阻。
[0015]栅极电介质层(gate-dielectric) 5的底端和N型外延区8之间设有P型植入区10。P型植入区10通过P型离子植入改变栅极下方电流分布来保护栅极下方栅极电介质层(gate-dielectric)，可以更进一步提升组件的可靠度。
[0016]本发明在P井区内增加一个重参杂的P型区域，在增加N型衬底的参杂浓度的状况下，不需特别提高P井区的深度和参杂浓度，即可抑止空乏区延伸至N+Source区域，因此可以大幅降低组件的导通电阻。本发明可以提供不随N型衬底的参杂浓度而须改变的的P井区浓度和深度的特性，在降低的N型衬底电阻的条件下不须牺牲信道电阻和提高起始电压，特别是在SiC工艺中。
[0017]以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。
【主权项】
1.一种降低起始电压及导通电阻的MOSFET组，其特征在于，包括源极、电介质层、N+源区、多晶硅栅极、栅极电介质层、漏极、P井区、N型外延区、P型区域，电介质层位于源极和多晶硅栅极之间，N+源区位于栅极电介质层的侧面，栅极电介质层位于多晶硅栅极的外围，漏极位于N型外延区的下方，P型区域位于P井区内，P井区位于N+源区的下方。2.根据权利要求1所述的降低起始电压及导通电阻的MOSFET组，其特征在于，所述栅极电介质层的底端和N型外延区之间设有P型植入区。3.根据权利要求1所述的降低起始电压及导通电阻的MOSFET组，其特征在于，所述P型区域的长度大于N+源区的长度。
【专利摘要】本发明提供了一种降低起始电压及导通电阻的MOSFET组，包括源极、电介质层、N+源区、多晶硅栅极、栅极电介质层、漏极、P井区、N型外延区、P型区域,电介质层位于源极和多晶硅栅极之间，N+源区位于栅极电介质层的侧面，栅极电介质层位于多晶硅栅极的外围，漏极位于N型外延区的下方，P型区域位于P井区内，P井区位于N+源区的下方。本发明在提高N型衬底区的状况下，不需提高P井区的参杂浓度和深度，具有低导通电压和低导通电阻的特性。
【IPC分类】H01L29/06, H01L29/78
【公开号】CN105161537
【申请号】CN201510466253
【发明人】廖奇泊, 陈俊峰, 周雯
【申请人】上海晶亮电子科技有限公司
【公开日】2015年12月16日
【申请日】2015年7月31日