一种fpga芯片及其制作方法
【技术领域】
[OOOU 本发明设及FPGA忍片设计领域，尤其设及一种基于3D非易失性存储器的FPGA忍 片及其制作方法。
【背景技术】 阳00引 FPGA即现场可编程口阵列，它是专用电路领域中一种半定制电路，既解决定制电 路的不足，又克服原有可编程器件口电路数有限的缺点。一种现有的FPGA忍片实现方式 如图1所示，采用静态随机存取存储器（SRAM)作为编程单元（program bit),而比特流 化itstream)形式的配置信息存在于外部的非易失性存储器中。每次上电都需要从外部的 非易失性存储器中将配置信息编程到相应的编程单元中，运种FPGA忍片成本低，实现方式 简单，但是存在安全隐患，外部的配置信息容易遭到非法窃取。
[0003] 另一种FPGA忍片实现方式如图2所示，FPGA忍片内部集成了非易失性存储器（例 如Flash),每次上电直接从内部的非易失性存储器中将配置信息编程到相应的编程单元 中，安全性更高，编程速度也更快，但由于Flash的工艺兼容性W及可缩放性问题，实现成 本会大大提升，且很难满足大容量编程应用。另一种3D堆叠的FPGA忍片如图3所示，非易 失性存储忍片作为一颗独立的忍片包含存储阵列和外围实现电路，并与FPGA忍片通过多 忍片封装技术形成一颗封装忍片，运种FPGA实现方式能满足大容量编程应用，但成本也很 高，并且存在热稳定性的问题。
[0004]随着工艺节点越来越小，存储器忍片的微缩制程面临极限。为了得到更高的存储 密度和读取速度，各大生产厂商逐渐纷纷投入3D存储器工艺开发。3D存储器技术的特点 并非是通过忍片的堆叠或3D封装来实现，而是就存储单元采用的是3D工艺。例如，传统的 平面NAND闪存存储器，其存储单元浮栅晶体管为平面晶体管，所有源端和漏端位于同一平 面，而3D NAND存储单元采用的是立体晶体管，其源端和漏端分别在不同的平面，因而存储 密度更高，但存储忍片的密度甚至能够达到几百GB量级。如图4所示，是3D新型存储器的 基本结构，垂直的矩阵型模块是的存储阵列采用了立体晶体管，垂直在存储阵列下方是3D 新型存储器的外围电路部分。
[00化]因此，本领域的技术人员致力于开发一种基于3D非易失性存储器的FPGA忍片及 其实现方法，解决3D非易失性存储器向FPGA忍片集成的过程中出现的多个问题。
【发明内容】
[0006] 有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是如何在现有的FPGA 忍片上集成3D非易失性存储器，具体地，在娃片之上实现3D非易失性存储器阵列，而娃衬 底上除了实现3D非易失性存储器的外围电路，还可W实现FPGA逻辑电路。
[0007]为实现上述目的，本发明提供了一种FPGA忍片，包括3D非易失性存储器，FPGA逻 辑电路和所述3D非易失性存储器的外围电路在同一个娃衬底上。
[0008] 进一步地，所述3D非易失性存储器为3D NAND闪存存储器、3D相变存储器、3D磁 存储器、3D铁电存储器、3D阻变存储器中的一种。
[0009] 进一步地，所述3D非易失性存储器的存储阵列被配置为存储FPGA的配置信息或 被配置为作为FPGA的编程单元，或被配置为充当FPGA的存储块。
[0010] 进一步地，所述外围电路包括译码电路、读写电路、控制电路、输出输入电路。
[0011] 本发明还提供了一种FPGA忍片的制作方法，包括W下步骤：
[0012] 在同一个娃衬底上制作FPGA逻辑电路和所述3D非易失性存储器的外围电路。
[0013] 进一步地，所述3D非易失性存储器为3D NAND闪存存储器、3D相变存储器、3D磁 存储器、3D铁电存储器、3D阻变存储器中的一种。
[0014] 进一步地，所述3D非易失性存储器的存储阵列用于存储FPGA的配置信息或用于 作为FPGA的编程单元，或用于充当FPGA的存储块。
[001引进一步地，所述外围电路包括译码电路、读写电路、控制电路、输出输入电路。
[0016] 本发明运种FPGA忍片实现方法大大增加了娃片利用率，提高了忍片集成度，降低 了 FPGA实现成本。
[0017] W下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，W 充分地了解本发明的目的、特征和效果。
【附图说明】
[0018] 图1是一种现有的FPGA忍片实现方式不意图；
[0019] 图2是另一种现有的FPGA忍片实现方式示意图；
[0020] 图3是另一种现有的3D堆叠的FPGA忍片实现方式示意图；
[0021] 图4是一种3D新型存储器的基本结构示意图；
[0022] 图5是本发明的一个较佳实施例的S维立体图和纵向界面图。
【具体实施方式】
[0023] 本发明提出一种使基于3D非易失性存储器的FPGA忍片实现方法，忍片实现的基 本结构图如图5所示。其中，左侧为本发明的FPGA忍片S维立体图，右侧为本发明的FPGA 忍片的纵向截面图。娃片之上用W实现3D非易失性存储器（NVM)的存储阵列。所述3D非 易失性存储器的存储阵列可W是3D NAND闪存存储阵列，3D相变存储器存储阵列，3D磁存 储器存储阵列，3D铁电存储器存储阵列，3D阻变存储器存储阵列等。本发明所述3D非易 失性存储器的存储阵列可W存储FPGA的配置信息（configuration context),也可W作为 FPGA的编程单元，也可W充当FPGA的存储块（memcxry block)等。娃衬底上除了实现3D非 易失性存储器外围电路（比如，译码电路、读写电路、控制电路、输出输入电路等）之外，还 将实现FPGA逻辑电路。其中，娃衬底上逻辑电路的面积要大于或者等于娃片之上的3D非 易失性存储阵列的面积。本发明运种基于3D非易失性存储器的FPGA忍片实现方法，在一 颗忍片上集成了 3D非易失性存储器和FPGA，充分利用了娃片面积，大大的提高了忍片集成 度，从而降低了 FPGA的实现成本。
[0024] 将本发明的FPGA忍片与传统的FPGA忍片相比较，如下表： 阳0巧]
[0026] 从上表可W看出，本发明的FPGA忍片的各方面性能都要比传统的FPGA忍片好很 多。首先，在编程速度上，由于3D非易失性存储器与FPGA在同一颗忍片上，相比图1和图 3中的FPGA要快的多。其次，在存储密度上，3D非易失性存储器要比传统的非易失性存储 器存储密度大的多。在忍片面积上，本发明运种采用3D存储器工艺的FPGA忍片相比传统 的基于平面非易失性存储器的FPGA忍片W及S维堆叠的FPGA忍片面积要小得多，因此实 现成本也要低得多。由于3D非易失性存储器优越的可缩放性，本发明运种基于3D非易失 性存储器的FPGA忍片随着工艺尺寸降低也能够进一步缩放。
[0027] W上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创 造性劳动就可W根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员 依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可W得到的技术 方案，皆应在由权利要求书所确定的保护范围内。
【主权项】
1. 一种FPGA芯片，包括3D非易失性存储器，其特征在于，FPGA逻辑电路和所述3D非 易失性存储器的外围电路在同一个硅衬底上。2. 如权利要求1所述的FPGA芯片，其特征在于，所述3D非易失性存储器为3DNAND闪 存存储器、3D相变存储器、3D磁存储器、3D铁电存储器、3D阻变存储器中的一种。3. 如权利要求1所述的FPGA芯片，其特征在于，所述3D非易失性存储器的存储阵列被 配置为存储FPGA的配置信息或被配置为作为FPGA的编程单元，或被配置为充当FPGA的存 储块。4. 如权利要求1所述的FPGA芯片，其特征在于，所述外围电路包括译码电路、读写电 路、控制电路、输出输入电路。5. -种FPGA芯片的制作方法，其特征在于，包括以下步骤：在同一个硅衬底上制作 FPGA逻辑电路和所述3D非易失性存储器的外围电路。6. 如权利要求5所述的FPGA芯片的制作方法，其特征在于，所述3D非易失性存储器 为3DNAND闪存存储器、3D相变存储器、3D磁存储器、3D铁电存储器、3D阻变存储器中的一 种。7. 如权利要求5所述的FPGA芯片的制作方法，其特征在于，所述3D非易失性存储器的 存储阵列用于存储FPGA的配置信息或用于作为FPGA的编程单元，或用于充当FPGA的存储 块。8. 如权利要求5所述的FPGA芯片的制作方法，其特征在于，所述外围电路包括译码电 路、读写电路、控制电路、输出输入电路。
【专利摘要】本发明公开了一种使基于3D非易失性存储器的FPGA芯片制作方法，具体地，在硅片之上实现3D非易失性存储器阵列，而硅衬底上除了制作3D非易失性存储器的外围电路，还同时制作FPGA逻辑电路。本发明这种基于3D非易失性存储器的FPGA芯片实现方法，在一颗芯片上集成了3D非易失性存储器和FPGA，充分利用了硅片面积，大大的提高了芯片集成度，从而降低了FPGA的实现成本。
【IPC分类】H01L27/115, H01L27/112, H01L21/8247
【公开号】CN105390501
【申请号】CN201510834192
【发明人】景蔚亮, 陈邦明
【申请人】上海新储集成电路有限公司
【公开日】2016年3月9日
【申请日】2015年11月25日