层叠型陶瓷电子部件的制作方法

层叠型陶瓷电子部件的制作方法
【专利摘要】本发明提供一种即使介电层薄也具有优异的可靠性以及抗热冲击性的层叠型陶瓷电子部件。所述层叠型陶瓷电子部件的结构的特征在于：具备：长方体形状的素体主体，其具有沿着长度方向和宽度方向延伸的第1主面和第2主面、沿着长度方向和高度方向延伸的第1侧面和第2侧面、沿着宽度方向和高度方向延伸的第1端面和第2端面；和一对内部电极层，其以露出于所述第1端面或者所述第2端面的方式在所述陶瓷素体的内部夹着介电层在高度方向上相互相对，所述介电层的厚度从中央部向着所述第1侧面和第2侧面变大。
【专利说明】
层叠型陶瓷电子部件
技术领域
[0001] 本发明设及层叠型陶瓷电容器等层叠型陶瓷电子部件。
【背景技术】
[0002] 对于层叠陶瓷电容器的小型大容量化的需求依然很高，进一步正在进行介电层的 薄层化?多层化。但是，如果介电层变薄，则由于施加于介电层的电场强度增大而变得容易 发生绝缘电阻值的劣化，并有可靠性恶化的问题。而且，由于介电层的机械强度降低，从而 还有抗热冲击性恶化的问题。在专利文献1中，通过减小介电层的厚度偏差从而抑制可靠性 的恶化。在专利文献2中，通过将靠近外层的介电层加厚至少2倍W上从而抑制在端部的由 于电场集中引起的故障。
[0003] 现有技术文献
[0004] 专利文献
[0005] 专利文献1:日本特开2001-217135号公报
[0006] 专利文献2:日本特开2000-173852号公报

【发明内容】

[0007] 发明所要解决的技术问题
[000引在专利文献1所记载的方法中，因为不能够回避在内部电极层端部附近产生的电 场集中，所W不能充分地抑制绝缘电阻的劣化。另外，没有记载有关抗热冲击性的技术问 题。
[0009] 如果是专利文献2所记载的方法，则能够抑制在端部的由于电场集中引起的绝缘 电阻的劣化，但是，由于介电层变厚导致部件尺寸大型化。另外，也没有记载有关抗热冲击 性的技术问题。
[0010] 本发明鉴于运样的实际情况，其目的在于提供一种即使介电层薄也具有优异的可 靠性W及抗热冲击性的层叠型陶瓷电子部件。
[0011] 解决技术问题的手段
[0012] 为了解决W上所述的技术问题，本发明的层叠型陶瓷电子部件的特征在于:具备： 长方体形状的素体主体，其具有沿着长度方向和宽度方向延伸的第1和第2主面、沿着长度 方向和高度方向延伸的第1和第2侧面、沿着宽度方向和高度方向延伸的第1和第2端面;和 一对内部电极层，其W露出于所述第1端面或者所述第2端面的方式在所述陶瓷素体的内部 夹着介电层在高度方向上相互相对，所述介电层的厚度从中央部向着所述第1和第2侧面变 大。
[0013] 通过内部电极层端部所夹着的介电层的厚度变厚，从而缓和了电场集中，并且可 靠性有所提高。
[0014] 另外，将所述介电层的中央部的厚度设定为di，将所述第1和第2侧面方向的介电 层端部的厚度设定为Cb, Cb相对于山的比（cb/山)从层叠最外层向着层叠方向中央区域变大。
[0015] 不与外部电极连接的介电层端部越是往层叠方向中央区域放热性越低，从而起因 于电场集中的高溫化导致绝缘电阻的劣化容易进行，但是因为通过成为上述的分布从而重 点改善了容易发生劣化的层叠方向中央区域，所W可靠性会进一步提高。
[0016] 另外，在所述层叠方向中央区域中，介电层中央部的厚度di与所述第1和第2侧面 方向的介电层端部的厚度d2之比（ds/di)优选为1.15~1.30。
[0017] 因为通过控制在上述范围从而能够抑制由于高电场强度被施加于相对薄的介电 体中央部而引起的故障并且抑制在端部所发生的故障，所W可靠性提高。
[0018] 另外，所述内部电极层的厚度优选从中央部向着所述第IW及第2侧面变小。
[0019] 因为在侧面部与层叠有内部电极层和介电层的内层部的接合边界部中能够减小 侧面部与内层部的热膨胀系数的差，所W能够抑制由于热冲击造成的开裂。
[0020] 另外，在将所述内部电极层的中央部的厚度设定为ei并且将所述第1和第2侧面方 向的内部电极层端部的厚度设定为62的时候，与所述介电层的中央部的厚度di、所述第1和 第2侦晒方向的介电层端部的厚度Cb之间优选满足0.9<(d2+e2)/(di+eiHl.0的关系。由此 能够更进一步提高抗热冲击性。
[0021] 根据本发明，能够提供一种即使介电层薄也具有优异的可靠性W及抗热冲击性的 层叠陶瓷电容器等层叠型陶瓷电子部件。
【附图说明】
[0022] 图1是表示本发明的实施例所设及的层叠陶瓷电容器的立体概略图。
[0023] 图2是沿着图1所示的层叠陶瓷电容器的I-I线的截面概略图。
[0024] 图3是沿着图1所示的层叠陶瓷电容器的ii-n线的截面概略图。
[0025] 图4是表示图3的一部分的放大截面图。
[0026] 图5是本发明的一个实施方式所设及的热压烧成炉的概略图。
[0027] 图6是本发明的一个实施方式所设及的热压烧成炉的烧成时的概略图。
[0028] 图7是比较例1、比较例2W及本发明的实施例1所设及的沿着图3所示的Il-n线的 截面上的介电层的宽度方向的厚度分布的图。
[0029] 图8是本发明的实施例1、实施例2W及实施例3所设及的沿着图3所示的Il-n线的 截面上的介电层的层叠方向的厚度比分布的图。
[0030] 符号的说明
[0031 ] 1…层叠型陶瓷电子部件、2…介电层、3…内部电极层、4…外层部、5…端部、6…夕F 部电极、7…侧面部、10…素体主体、IOa…第1主面、1化…第2主面、IOc…第1侧面、IOd…第2 侦晒、IOe…第1端面、IOf…第2端面、20…加压冲头加热室、21…加压室、22…冲头、23…工 作台、24…加热器、25…推板、26…接受板、27…层叠体试样、28…高强度板、29…陶瓷台。
【具体实施方式】
[0032] W下参照附图并就本发明的优选的实施方式进行说明。但是，本发明并不限定于 W下的实施方式。另外，对于相同部件赋予相同的符号，省略重复的说明。另外，附图是示意 性的，部件互相之间的尺寸的比率和部件的形状等可W与实物不同。
[0033] 〈层叠型陶瓷电子部件(层叠陶瓷电容器）〉
[0034] 作为本发明的层叠型陶瓷电子部件的一个实施方式，在图1、图及图3中表示层 叠陶瓷电容器的立体图W及截面示意图。
[0035] 图1是本发明的一个实施方式所设及的层叠陶瓷电容器1(实施例1)的立体图。素 体主体10被形成为长方体形状。素体主体10具备第1和第2主面10a，10b、第1和第2侧面IOc, IOcU W及第1和第2端面lOe，IOf。第1和第2主面10a，IOb沿着长度方向L和宽度方向W延伸。 第1和第2侧面IOc, IOd沿着长度方向L和高度方向T延伸。第1和第2端面IOe，IOf沿着宽度方 向W和高度方向T延伸。
[0036] 图2是沿着图1所示的层叠陶瓷电容器的I-I线的截面示意图。层叠陶瓷电容器1通 过介电层2而层叠有配置于素体主体10内部的内部电极层3,并且素体主体10的层叠方向的 最外部由外层部4构成。在第1和第2端面上W交替与露出于相反侧的端面的内部电极层3导 通的方式配置一对外部电极6。图3是沿着图1所示的层叠陶瓷电容器的ii-n线的截面概略 图。介电层2W及内部电极层3的两端部由侧面部7构成。
[0037] 素体主体10的形状没有特别地限制，可W根据目的W及用途进行适当选择，但是 形状通常为长方体。素体主体10的表面形状可W是凹面形状或者凸面形状。关于尺寸也没 有限制，可W根据目的W及用途适当选择，通常为长(0.4~3.2mm) X宽（0.2~2.5mm) X高 (0.15~1.9mm)的程度。
[003引介电层2例如由将BaTi化、CaZr03、（Bio.5化o.5)Ti03、化师化等作为主成分的介电体 陶瓷组合物构成。
[0039] 在本实施方式中，上述介电体颗粒可W根据所希望的特性含有添加成分元素。进 一步，也可W包含含有Si、B、Li的氧化物。
[0040] 图4是表示图3的一部分的放大截面图。在本发明的一个实施方式中，介电层2的厚 度从中央部向着第1和第2侧面变大。关于所述介电层2的中央部的厚度di、第1和第2侧面方 向的端部的厚度Cb, Cb相对于山的比（cb/di)为IW上。从中央部到端部的介电层2的厚度分布 没有特别地限制，可W伴随增减但作为整体变大。另外，从两端部到20WI1内侧的厚度优选比 从端部到另一个端部的厚度的平均值大。
[0041 ]介电层厚度能够用5,000倍（视野区域25iimX20Ml)的扫描型电子显微镜（SEM: Scanning Electron Microscope)分割图像来对素体主体10的截面进行测定。更具体地说， 能够在宽度方向或者层叠方向上在20WI1间隔的地方测定介电层2的厚度。
[0042] 山为多个介电层2在中央部的厚度的平均值。Cb为多个介电层2在侧面部方向的端 部的厚度的平均值。如果将从一方层叠最外层开始数第k层的介电层2中央部的厚度设定为 di-k并且将不与外部电极6连接的端部的厚度设定为cb-k，则优选在k=l~n满足di-k<d2-k。
[0043] 层叠方向中央区域是指在将介电层2的层叠数设定为n的时候，将第n/2层(但是在 n为奇数的情况下是第n/2+0.5层)作为中屯、并且包含上下各[0.05Xn]层W下的区域。（[] 表示高斯符号）。
[0044] 第k层中的介电层厚度比（cb-k/di-k)优选层叠方向中央区域的介电体厚度比 (d2-n/2/dl-n/2；)大于层叠最外层的介电体厚度比（d2-l/dl-l似及(d2-n/dl-n)，并且为从层叠最 外层向着层叠方向中央区域变大的分布。另外，不需要是平滑的分布，只要伴随增减但作为 整体变大即可。另外，第n/2层的介电体厚度比不需要成为最大值，并且如果成为最大值的 层存在于层叠方向中央区域的范围内，则能够得到本发明的效果。
[0045] 另外，对于层叠方向中央区域中的中央部的厚度的平均值di、侧面部方向的端部 的厚度的平均值cb，（cb/di)优选为1.15~1.30。
[0046] di、d2可W根据目的或用途适当决定。优选为0.15~0.祉m，更加优选为0.2~0.扣 m。夹着介电层2的2层的内部电极层3的长度可W不同，在该情况下，只要将从位于内侧的内 部电极层3的端部起与夹着介电层2的另一个内部电极的距离设定为Cb即可。
[0047] 介电层2的层叠数可W根据目的或用途适当决定。优选为100层W上。更加优选为 200层W上。
[0048] 内部电极层3所含有的导电材料没有特别地限定，例如能够使用Ni、Cu、Ni-Cu合 金、Ag-Pd合金專。
[0049] 内部电极层3的厚度可W根据目的或用途适当决定。内部电极层3的中央部的厚度 优选为向着侧面部7变小的分布。从中央部到端部的内部电极3的厚度分布没有特别地限 审IJ，只要伴随增减并且作为整体变小即可。内部电极层3的中央部的厚度eiW及侧面部方向 的端部的厚度62可W根据目的或用途适当决定。优选为0.6皿W下，更加优选为0.4皿W下。 ei是多个内部电极层3在中央部的厚度的平均值。62是多个内部电极层3在侧面部方向的端 部的厚度的平均值。
[0050] 在中央部、端部的介电层2、内部电极层3的厚度优选满足0.9< (d2+e2)/(di+ei)< 1.0的关系。另外，在内部电极层3的末端区域被氧化的情况下，可W将没有被氧化的区域的 末端部作为62。
[0051] 外层部4W及侧面部7可W由与介电层2不同的介电体陶瓷组合物构成。另外，也可 W由玻璃或树脂材料构成。外层部4W及侧面部7的厚度可W根据目的或用途适当决定，优 选为1皿~50]im，进一步优选为扣m~40]im，更加优选为2皿~20]im。也可W W消除由多个介 电层2W及内部电极层3的厚度、长度的分布而引起的表面凹凸的方式对外层部4W及侧面 部7进行加工。
[0052] 外部电极6所含有的导电材料没有特别地限定，在本发明中能够使用廉价的M、 Cu、运些的合金。或者，也可W在外部电极6上设置由分别将热固化性树脂和导电性颗粒作 为主成分的导电性树脂构成的树脂电极层。
[0053] 〈层叠陶瓷电容器的制造方法〉
[0054] 本实施方式的层叠陶瓷电容器与现有的层叠陶瓷电容器同样地可W通过W使用 了膏体的通常的印刷法或薄片法制作生巧忍片（green chip),在将其烧成之后，印刷或者 转印外部电极并进行烧结来制造。W下就制造方法进行具体地说明。
[0055] 首先，准备用于形成介电体陶瓷层的介电体陶瓷原料，将其涂料化，制作出介电体 陶瓷层用膏体。
[0化6] 作为介电层陶瓷原料，首先，准备将BaTi〇3、化化化、（Bi〇.5^〇.5)Ti〇3、NaNM3、KNb^ 等作为主成分的粉末。作为运些的原料，可W使用上述成分的氧化物或其混合物、复合氧化 物。另外，可W从成为上述的氧化物或复合氧化物的各种化合物中适当选择使用，也可W将 运些混合使用。作为各种化合物，例如可W列举碳酸盐、草酸盐、硝酸盐、氨氧化物、有机金 属化合物等。
[0057]另外，介电体陶瓷原料可W使用通过所谓的固相法、草酸盐法，另外，各种液相法 (例如，水热合成法、醇盐法、溶胶凝胶法等)制得的物质等W各种方法制得的介电体陶瓷原 料。
[0058] 进一步，在介电体陶瓷组合物中含有除了上述的主成分W外的成分的情况下，作 为该成分的原料，可W使用运些成分的氧化物或其混合物、复合氧化物。
[0059] 接着，将有机载体(organic vehicle)混合于上述的介电体陶瓷原料中来制作出 介电层用膏体。有机载体是将粘合剂溶解于有机溶剂中而成的混合物。粘结剂没有特别地 限定，可W从乙基纤维素、聚乙締醇缩下醒等公知的各种粘结剂中适当选择。有机溶剂也没 有特别地限定，可W根据印刷法或薄片法等从二氨松油醇、下基卡必醇、丙酬、甲苯等各种 有机溶剂中适当选择。
[0060] 内部电极层用膏体通过混合由导电性金属或合金构成的导电材料和上述的有机 载体来进行制作。作为用作导电材料的金属，可W使用Ni Xu、Ni-化合金、Ag-Pd合金等。
[0061] 然后，通过印刷法等将介电层用膏体制成生巧薄片形状，将内部电极层用膏体印 刷到该生巧薄片上，形成内部电极层图案。
[0062] 层叠多层由此获得的完成内部电极层图案印刷的生巧薄片，W成为长方体状的方 式切断。
[0063] 本发明的一个实施方式所设及的生巧忍片工序通过例如刮刀法将介电层用膏体 涂布于侧面排列的面整体来制作在烧成后成为侧面部7的区域，从而获得生巧忍片。但是， 本发明的效果在于结构体，只要是能够制造本发明的结构体的方法，也可W在层叠工序中 形成成为侧面部7的区域。
[0064] 接着，将所获得的生巧忍片提供给脱粘结剂工序，通过加热除去有机成分。之后， 经过烧成工序、退火工序从而成为素体主体10。
[0065] 作为脱粘结剂工序中的条件，优选将升溫速度设定为10~300°C/小时、优选将保 持溫度设定为500~800°C、优选将溫度保持时间设定为0.5~24小时。另外，气氛为空气或 者还原性气氛。
[0066] 本发明的一个实施方式所设及的烧成工序中，为了使介电层2W及内部电极层3成 为所希望的厚度分布，可W使用特殊的热压烧结法，所述热压烧结法通过溫度W及加压分 布的控制或烧成夹具的选定从而能够将溫度分布W及应力分布赋予烧成工序中的试样内 部。但是，本发明的效果在于结构体，只要是能够制作本发明的结构体的方法，可W使用任 何介电体陶瓷膏体、内部电极膏体、各种烧成方法，例如可W例示漉道害烧成、热等静压 化Ot isos1:atic pressing)烧成、间歇式炉烧成等。
[0067] 本发明的一个实施方式所设及的热压烧成装置如图5、图6所示是连续式高速热压 烧成。
[0068] 如图5所示，本发明的一个实施方式所设及的连续式高速热压烧成炉由加压冲头 加热室20、加压室21、冲头22、工作台23、加热器24、推板25、接受板26构成，层叠体试样27放 置于高强度板28上，高强度板安装于陶瓷台29上和冲头22的底部。
[0069] 如图6所示，本发明的连续式高速热压烧成炉通过用加压冲头加热室20从Iioor 被加热到1300°C的冲头22和高强度板28对通过推板25被送到工作台23并且放置于陶瓷台 29和高强度板28上的层叠体试样27进行加压加热，由此进行烧结。烧结后的层叠体试样通 过接受板26送出至加压室21之外。
[0070] 作为烧成条件，例如可W列举升溫速度为7000°C/hW上且looooor/hW下、并且 加压量为1.0 MPa W上且SOMPa W下的条件。
[0071] 烧成气氛优选为经过加湿的化气(氧分压：1.0 X 1(T7~1.0 X 1(T中a)。如果氧分压 过低，则在脱粘结剂工序中残留的碳也会在烧成工序中残留并且退火条件会移动到高溫 侦U，因而不优选。相反地，如果过高，则导电性金属会发生氧化，从而不优选。
[0072] 作为上述的高强度板，可W列举碳化鹤、碳化娃、氮化娃等抗热冲击性强并且弯曲 强度大的材料。从与试样的反应性的观点出发，优选使用碳化娃。
[0073] 作为上述的加压冲头，可W列举碳化娃、氮化侣等比导热率高的材料。从耐热性、 比导热率的观点出发，优选使用碳化娃。
[0074] 作为上述的陶瓷台，可W列举稳定化氧化错、氧化侣、氮化娃等比导热率低的材 料。从抗热冲击性、比导热率的观点出发，优选使用稳定化氧化错、氮化娃。
[0075] 退火过程中的保持溫度优选为650~Iioor，保持时间优选为0.1~20小时。另外， 退火工序的气氛优选为经过加湿的化气(氧分压：1.0 X 1(T3~1.OPa)。
[0076] 在上述的脱粘结剂工序、烧成工序W及退火工序中，在将化气或混合气体等加湿 的情况下，可W使用例如湿润剂等。
[0077] 脱粘结剂工序、烧成工序W及退火工序可W连续进行，也可W独立地进行。另外， 也可W根据需要实施多次烧成工序和退火工序。
[0078] 另外，也可W在实施了 1次W上的烧成工序、退火工序之后通过涂布介电层用膏体 或玻璃并进行热处理从而形成外层部4W及侧面部7。
[0079] 通过例如滚筒研磨或喷砂等对由此获得的素体主体10实施端面研磨，印刷或转印 外部电极用膏体并进行烧成，从而形成外部电极6。然后，根据需要通过电锻等在外部电极6 的外面形成包覆层。
[0080] 由此制造的本发明的层叠型陶瓷电子部件可W通过焊接等而被安装于印制基板 上等，从而用于各种电子设备等。
[0081] 另外，本发明并不限定于上述实施方式，可W在本发明的范围内进行各种改变。
[0082] 例如，在上述实施方式中作为本发明所设及的层叠型陶瓷电子部件列举了层叠陶 瓷电容器，但是作为本发明所设及的层叠型陶瓷电子部件，不限定于层叠陶瓷电容器，可W 列举层叠压敏电阻、层叠热敏电阻等。
[0083] 实施例
[0084] W下基于更详细的实施例来说明本发明，但是本发明并不限定于运些实施例。
[0085] 在本实施例中，制造具有组成为（8日日.96〔日日.日4)(1'1日.942^).日6)〇3+1旨0(0.1质量份）+ Mn0(0.3质量份)+Y203(0.4质量份)+Si〇2(0.3质量份)+V205(0.05质量份）的介电层2的层叠 型陶瓷电子部件。
[0086] 首先，通过球磨机对粒径为0.1 ~1皿的 BaTi〇3、CaTi〇3、BaZr〇3、MgC〇3、MnC〇3、Y203、 Si化的材料粉末进行16小时的湿式混合并进行干燥，由此准备了介电粉末。
[0087] 用球磨机混合所获得的介电体陶瓷原料100质量份、聚乙締醇缩下醒树脂10质量 份、作为增塑剂的邻苯二甲酸二辛醋(D0P)5质量份、作为溶剂的丙醇100质量份并进行膏体 化，从而得到介电层用膏体。
[0088] 接着，相对于100质量份的平均粒径为0.10皿的Ni颗粒，通过S漉研磨机将有机载 体(将乙基纤维素8质量份和矿物油精40质量份溶解于二氨松油醇52质量份而得到的混合 物)40质量份进行混炼并进行膏体化，从而获得内部电极层用膏体。
[0089] 使用所获得的介电体陶瓷层用膏体，通过刮刀法在PET薄膜上进行薄片成形，并进 行干燥，由此形成生巧薄片。在其上印刷了内部电极用膏体之后，从PET薄膜上剥离薄片。接 着，将内部电极层图案层印刷完成的生巧薄片（242片）、外层部用生巧薄片(没有印刷内部 电极层用膏体)层叠，进行压合，从而获得生巧层叠体。
[0090] 接着，适用切割机来切断所获得的多个生巧层叠体，W侧面部7配置于相同平面的 方式进行排列，通过刮刀法涂布介电层用膏体。通过对另一个侧面部7也同样地进行涂布， 从而制得生巧忍片。
[0091] 接着，实施脱粘结剂工序。
[0092] 脱粘结剂工序在下述条件下进行。
[0093] 升溫速度:50°C/小时
[0094] 保持溫度:750°C
[0095] 保持时间：2小时
[0096] 降溫速度:200 °C/小时
[0097] 气氛：6.0X10-1 中 a
[0098] 用高强度板28夹持脱粘结剂后的忍片，使用热压烧成装置进行烧成，从而获得烧 结体忍片。
[0099] 对于所获得的高强度板28上的脱粘结剂后的层叠体忍片，使用图5所示的热压烧 成装置在下述的条件下进行烧成。
[0100] 升溫速度:25000 °C/小时
[0101] 保持溫度:1100°C
[0102] 保持时间:0.2小时
[0103] 降溫速度:2000°C/小时
[0104] 加压量:IOMPa
[0105] 气氛:2.0Xl〇-5pa
[0106] 作为上述的热压烧成装置的夹具材料种类，在本实施例中作为冲头22使用碳化 娃，作为陶瓷台29使用氮化娃。
[0107] 使用无加压的间歇式炉在下述的条件下对由此烧结的层叠体进行退火。
[010引升降溫速度:200 °C/小时
[0109] 保持溫度:900°C
[0110] 保持时间：1小时
[0111] 气氛:2.0Xl〇-2pa
[0112] 另外，脱粘结剂工序、烧成工序W及退火工序的气氛为此与加湿后的化的混合气 氛。
[0113] 用滚筒研磨来对退火后的烧结体忍片实施端面研磨，烧结Cu端子电极用膏体形成 端子电极6,从而形成实施例1所设及的层叠陶瓷电容器。
[0114] 所获得的层叠陶瓷电容器的不包括端子电极部的尺寸为0.6mm X 0.3mm X 0.22mm。
[0115] 〈介电体厚度评价〉
[0116] 对于所获得的层叠陶瓷电容器，W与形成有端子电极的面平行的面进行切断，用 扫描型电子显微镜(SEM似5,000倍（I视野区域，长25皿X宽20皿)对截面进行分割观察。介 电层2的宽度方向的厚度分布通过在每个视野测量任意部分的介电体厚度300点并求得平 均值，从而导出每20WI1的介电体厚度。将相对于实施例1的测定结果示于图7中。将相对于介 电层241层的测定结果的介电层2中央部的厚度平均值设定为山，将侧面部方向端部的厚度 平均值设定为Cb。另外，求得从介电层2的端部到另一个端部的平均值，将其设定为dAVE。将 结果示于表1中。
[0117] 〈可靠性评价〉
[0118] 实施高溫加速寿命试验（HALT:Highly Accelerated Life Test)。对于30个试样， 进行在溫度为140°C下施加4V电压的高溫负载寿命试验，测定从开始试验到绝缘电阻值成 为10 5〇的时间的平均故障时间(1刊。:1日日111'1111日1'〇化1111的）和偏差大小的指标的111值。 MTTF优选为20h W上，m值优选为3 W上。MTTF进一步优选为40h W上，m值进一步优选为4 W 上。
[0119] 〈比较例1〉
[0120] 除了将生巧薄片的厚度变更成0.9倍W外，与实施例1同样地制作生巧薄片。另外， 除了在烧成工序中使用间歇式炉并且在无加压条件下进行W外，其它条件与实施例1相同。 [0121 ]在下述条件下进行烧成。
[0122] 升溫速度:20000 °C/小时
[0123] 保持溫度:1100 °C
[0124] 保持时间：1.0小时
[0125] 降溫速度:1000°C/小时
[0126] 气氛:2.0Xl〇-5pa
[0127] 〈比较例2〉
[01%]除了在生巧薄片的层叠工序中形成素体主体10的侧面部7,之后在85°C、1000kgf/ cm2的条件下进行等压加压成形，并且W介电层2的端部的厚度与中央部相比变薄的方式进 行处理W外，W与比较例1相同的条件进行制作。
[01巧]将实施例1、比较例1、比较例2的结果示于表1、图7中。
[0130][表 1] 「011
L0132」看到表1、阁7明显可知，如果介电层2是向着侧面部变厚的分布，则可靠性为良好。 另一方面，比较例1中，介电层2的厚度平均值大于实施例并且是偏差小的厚度分布，但是 MTTF短并且m值也低。
[0133] 比较例2中，介电层2是向着侧面部变薄的分布，并且可靠性进一步恶化。运样可 知，介电层2的绝缘强度的劣化受端部的电场集中所支配。或者，如果是实施例1的分布，贝U 由于介电层2的厚度平均值没有变厚，所W不使静电容量下降并且能够获得良好的可靠性。
[0134] 〈实施例2〉
[0135] 除了在使用图5所示的热压烧成装置的烧成工序中，使上部的高强度板28为碳化 娃并且使下部的高强度板28为与碳化娃相比热导率低的碳化鹤W外，与实施例1同样地进 行制作。接触于热导率高的上部的面成为高溫，在烧成中的试样的上下产生溫度梯度，由此 形成介电体中央部与端部的厚度比从外层侧向着另一个外层侧变大的分布。
[0136] 〈实施例3〉
[0137] 在使用热压烧成装置的烧成工序中，在W下所示的条件下进行加压量，除此W外， W与实施例1相同的方法进行制作。
[013引加压量:烧成工序开始时:3MPa
[0139] 到达900°C到结束时：10MPa
[0140] 对于实施例1~3的试样，将从一个外层开始数第k层的介电层2中央部的厚度设定 为di-k，将侧面部方向端部的厚度设定为cb-k，每20层测定第k层的介电体厚度比(cb-k/di-k)。 将厚度分布的测定结果示于图8中。
[0141] [表 2]
[0143] 看到表2、图8明显可知，介电层2的中央部的厚度与端部的厚度之比成为从层叠最 外层向着层叠方向中央区域变大的分布的实施例3中，m值高并且偏差小。
[0144] 〈实施例4~8〉
[0145] 在使用热压烧成装置的烧成工序中，W表3所示的条件进行从保持溫度90(TC到结 束时的加压W外，W与实施例3相同的方法进行制作。测定在层叠方向中央区域(第109层到 第133层）中的介电层2的中央部的厚度与侧面部方向端部的厚度之比(cb/di)，与可靠性试 验结果一起示于表3中。
[0146] [表 3]
[01471
[0148] 看到表3明显可知，在层叠方向中央区域中的di与端部的厚度Cb之比（cb/di)为 1.15~1.30的范围内的实施例4~7具有特别优异的可靠性。
[0149] 〈实施例9~11〉
[0150] 在使用热压烧成装置的烧成工序中，从溫度保持工序开始到结束慢慢降低加压 量。将保持工序开始W及保持工序结束时的加压量示于表4中。
[0151 ]在冷却工序中维持保持工序结束时的加压量。
[0152] W其它条件与实施例1相同的条件下实行热压烧成。
[0153] 如果在介电层2的致密化结束之前使热压烧成工序的加压量慢慢降低，则利用内 部电极层3向试样的中屯、部收缩而形成内部电极层3的中央部的厚度向着侧面部变小的分 布。
[0154] 〈内部电极层厚度评价〉
[0155] 对于所获得的层叠陶瓷电容器，与介电层厚度评价同样地使用扫描型电子显微镜 (SEM)来测量相对于内部电极层全部242层的测定结果的内部电极层3中央部的厚度平均值 ei、侧面部方向端部的厚度平均值62。
[0156] 〈抗热冲击性评价〉
[0157] 使用设定成30(TC的焊锡槽，将层叠陶瓷电容器浸溃于焊锡槽中约1秒钟，使用立 体显微镜WlOO倍的倍率对浸溃后的试样进行观察，确认有无开裂，获取不良个数。试样个 数为100个。另外，如果100个中不良个数为5个W下，则在家用设备用途中具有充分的可靠 性。
[015引[表4]
[0159]
[0160] 看到表4明显可知，如果内部电极层3的中央部的厚度向着侧面部变小，则抗热冲 击性提高。
[0161] 〈实施例12~14〉
[0162] 在使用热压烧成装置的烧成工序中，从保持工序结束后开始降低至到800°C期间 慢慢降低加压量。除了 W表5所示的条件进行800°C下的加压量W外，W与实施例11相同的 方法进行制作。测定对于介电层241层的测定结果的介电层2中央部的厚度平均值di、端部 的厚度平均值cb、对于内部电极层(全部242层）的测定结果的内部电极层3中央部的厚度平 均值61、端部的厚度平均值62,求得化+62)/(山+61)。耐热冲击试验中，将浸溃到焊锡槽的次 数增加到3次，给予更严酷的热冲击。将对于实施例11~14的结果示于表5中。
[0163] [表 5]
[0164]
[01化]看到表5明显可知，如果满足0.9< (d2+e2)/(di+ei) < 1.0的关系，则抗热冲击性更 进一步提局。
[0166] 产业上利用的可能性
[0167] 本发明能够提供一种可靠性W及抗热冲击性优异的层叠型陶瓷电子部件。另外， 本发明并不限于层叠陶瓷电容器，也能够适用于其它表面安装型电子部件，例如压敏电阻、 热敏电阻、LC复合部件等。
【主权项】
1. 一种层叠型陶瓷电子部件，其特征在于： 具备： 长方体形状的素体主体，其具有沿着长度方向和宽度方向延伸的第1主面和第2主面、 沿着长度方向和高度方向延伸的第1侧面和第2侧面、沿着宽度方向和高度方向延伸的第1 端面和第2端面;和 一对内部电极层，其以露出于所述第1端面或者所述第2端面的方式在所述陶瓷素体的 内部夹着介电层在高度方向上相互相对， 所述介电层的厚度从中央部向着所述第1侧面和第2侧面变大。2. 如权利要求1所述的层叠型陶瓷电子部件，其特征在于： 将所述介电层的中央部的厚度设定为cU，将所述第1侧面和第2侧面方向的介电层端部 的厚度设定为d2，d2相对于di之比d2/di从层叠最外层向着层叠方向中央区域变大。3. 如权利要求2所述的层叠型陶瓷电子部件，其特征在于： 在所述层叠方向中央区域中，介电体中央部的厚度di与所述第1侧面和第2侧面方向的 介电层端部的厚度d2之比d2/di为1.15~1.30。4. 如权利要求1~3中任一项所述的层叠型陶瓷电子部件，其特征在于： 所述内部电极层的厚度从中央部向着所述第1侧面和第2侧面变小。5. 如权利要求4所述的层叠型陶瓷电子部件，其特征在于： 在将所述内部电极层的中央部的厚度设定Sei并且将所述第Ι?面和第2?面方向的内 部电极层端部的厚度设定为e2的时候，与所述介电层的中央部的厚度cU、所述第1和第2侧面 方向的介电层端部的厚度d2之间满足0.9< (d2+e2)/(di+ei) < 1.0的关系。
【文档编号】H01G4/30GK105845438SQ201610069480
【公开日】2016年8月10日
【申请日】2016年2月1日
【发明人】远藤诚, 石田庆介, 山口孝, 山口孝一, 田边新平
【申请人】Tdk株式会社