非挥发性存储器的制造方法
【专利摘要】本发明公开一种非挥发性存储器的制造方法，包括：在基底上依序形成介电层、第一导体层以及蚀刻终止层。图案化蚀刻终止层，以形成开口。在基底上形成填满开口的第二导体层。在第二导体层上形成顶盖层，并图案化顶盖层、第二导体层以及蚀刻终止层，以形成堆叠结构并暴露出第一导体层。在堆叠结构的侧壁上形成间隙壁，并于堆叠结构一侧的第一导体层上形成图案化的掩模层。移除间隙壁后，以图案化的顶盖层与图案化的掩模层为掩模，移除部分第一导体层而形成选择栅极与浮置栅极。间隙壁可用来定义选择栅极与浮置栅极的间距。
【专利说明】
非挥发性存储器的制造方法
技术领域
[0001]本发明涉及一种半导体元件的制造方法，且特别是涉及一种非挥发性存储器的制造方法。
【背景技术】
[0002]当半导体进入深次微米(Deep Sub-Micron)的制作工艺时，元件的尺寸逐渐缩小，对于存储器元件而言，也就是代表存储单元尺寸愈来愈小。另一方面，随着信息电子产品(如电脑、移动电话、数字相机或个人数字助理(Personal Digital Assistant，PDA))需要处理、存储的数据日益增加，在这些信息电子产品中所需的存储器容量也就愈来愈大。对于这种尺寸变小而存储器容量却需要增加的情形，如何制造尺寸缩小、高积成度，又能兼顾其品质的存储器元件是产业的一致目标。
[0003]非挥发性存储器元件由于具有使存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种存储器元件。
[0004]—种现有的非挥发性存储器，由两串接的两金属氧化物半导体晶体管分别作为选择晶体管与浮置栅极晶体管所构成。选择晶体管的选择栅极与浮置栅极晶体管的浮置栅极是利用同一层多晶硅，通过光刻蚀刻的方式来形成的。
[0005]然而，通过光刻蚀刻的方式来形成选择栅极与浮置栅极时，受到光刻制作工艺的限制，所形成的图案的最小图案宽度及图案之间的最小间隔有其极限。因而无法进一步的缩小选择栅极与浮置栅极之间的间距。
【发明内容】
[0006]本发明的目的在于提供一种非挥发性存储器的制造方法，可以缩小控置栅极与浮置栅极的间距，并提升元件的集成度。
[0007]为达上述目的，本发明的一种非挥发性存储器的制造方法，包括下列步骤。提供基底，此基底上依序形成有介电层、第一导体层、第二导体层以及顶盖层。图案化顶盖层以及第二导体层，以形成堆叠结构，并暴露出第一导体层。在堆叠结构的侧壁形成间隙壁，并于堆叠结构一侧的第一导体层上形成图案化的掩模层。移除间隙壁后，以图案化的顶盖层与图案化的掩模层为掩模，移除部分第一导体层与部分介电层而形成选择栅极与浮置栅极。
[0008]在本发明的一实施例中，上述于堆叠结构的侧壁形成间隙壁的步骤，包括:在基底上形成绝缘层，并进行各向异性蚀刻制作工艺，移除部分绝缘层。
[0009]在本发明的一实施例中，上述间隙壁的材质包括氮化硅。
[0010]在本发明的一实施例中，上述顶盖层的材质为选自氧化硅、氮化硅以及其组合的其中之一。
[0011]在本发明的一实施例中，上述于堆叠结构一侧的第一导体层上形成图案化的掩模层的步骤如下。在第一导体层上形成掩模材料层，并形成图案化光致抗蚀剂层覆盖部分堆叠结构与掩模材料层。以图案化光致抗蚀剂层为掩模，移除部分掩模材料层。移除图案化光致抗蚀剂层。
[0012]在本发明的一实施例中，上述于第一导体层上形成图案化掩模材料层的步骤包括进行热氧化制作工艺。
[0013]本发明的一种非挥发性存储器的制造方法，包括下列步骤。提供基底，此基底上依序形成有介电层、第一导体层以及蚀刻终止层。图案化蚀刻终止层，以形成开口。在基底上形成第二导体层，第二导体层填满开口。在第二导体层上形成顶盖层。图案化顶盖层、第二导体层以及蚀刻终止层，以形成堆叠结构，并暴露出第一导体层，其中开口位于堆叠结构中。在堆叠结构的侧壁形成间隙壁。在堆叠结构一侧的第一导体层上形成图案化的掩模层。移除间隙壁后，以图案化的顶盖层与图案化的掩模层为掩模，移除部分第一导体层与部分介电层而形成选择栅极与浮置栅极。
[0014]在本发明的一实施例中，上述蚀刻终止层的材质为选自氧化硅、氮化硅以及其组合的其中之一。
[0015]在本发明的一实施例中，上述于堆叠结构的侧壁形成间隙壁的步骤，包括:在基底上形成绝缘层，并进行各向异性蚀刻制作工艺，移除部分绝缘层。
[0016]在本发明的一实施例中，上述间隙壁的材质包括氮化硅。
[0017]在本发明的一实施例中，上述顶盖层的材质为选自氧化硅、氮化硅以及其组合的其中之一。
[0018]在本发明的一实施例中，上述于堆叠结构一侧的第一导体层上形成图案化的掩模层的步骤如下。在第一导体层上形成掩模材料层，形成图案化光致抗蚀剂层覆盖部分堆叠结构与掩模材料层。以图案化光致抗蚀剂层为掩模，移除部分掩模材料层。移除图案化光致抗蚀剂层。
[0019]在本发明的一实施例中，上述于第一导体层上形成掩模材料层的步骤包括进行热氧化制作工艺。
[0020]在本发明的一实施例中，上述于图案化顶盖层、第二导体层以及蚀刻终止层的步骤中，包括:以图案化的顶盖层为掩模，进行第一蚀刻制作工艺，移除第二导体层直到暴露出蚀刻终止层；以及以图案化的顶盖层为掩模，进行第二蚀刻制作工艺，移除蚀刻终止层直到暴露出第一导体层。
[0021]基于上述，本发明的非挥发性存储器的制造方法中，在第一导体层与第二导体层之间形成有蚀刻终止层，因此进行了两次掺杂多晶硅的沉积制作工艺。若未形成有蚀刻终止层，则第一导体层与第二导体层可视作为单一膜层，只要进行一次掺杂多晶硅的沉积制作工艺。
[0022]本发明的非挥发性存储器的制造方法中，在第一导体层与第二导体层之间形成有蚀刻终止层，相较于现有的逻辑电路制作工艺，多使用了三个光掩模。在另一实施例中，在第一导体层与第二导体层之间未形成有蚀刻终止层，则相较于现有的逻辑电路制作工艺，只多使用了二个光掩模。
[0023]本发明的非挥发性存储器的制造方法中，选择栅极与浮置栅极的间距，由间隙壁的厚度来决定，因而可以进一步的缩小选择栅极与浮置栅极之间的间距，提高元件的集成度。
[0024]为让本发明的特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
【附图说明】
[0025]图1为本发明的一实施例的非挥发性存储器的剖视图；
[0026]图2A为本发明的一实施例的非挥发性存储器的编程操作模式示意图；
[0027]图2B为本发明的一实施例的非挥发性存储器的抹除操作模式示意图；
[0028]图2C为本发明的一实施例的非挥发性存储器的读取操作模式示意图；
[0029]图3A至图3F为本发明的一实施例的非挥发性存储器的制造流程剖视图。
[0030]符号说明
[0031]100:基底
[0032]102a、102b、102c:掺杂区
[0033]104:介电层
[0034]104a:选择栅极介电层
[0035]104b:穿隧介电层
[0036]110、110a、110b:导体层
[0037]lll、llla、lllb:蚀刻终止层
[0038]112:开口
[0039]114:导体层
[0040]116:顶盖层
[0041]120、120a:掩模层
[0042]122:间隙壁
[0043]124:图案光致抗蚀剂层
[0044]D:漏极
[0045]FG:浮置栅极
[0046]FT:浮置栅极晶体管
[0047]S:源极
[0048]SG:选择栅极
[0049]ST:选择晶体管
【具体实施方式】
[0050]图1所绘示为本发明的一实施例的非挥发性存储器的剖视图。
[0051]首先，请参照图1，以说明本发明的非挥发性存储器。非挥发性存储器设置于基底100上，包括串接设置的选择晶体管ST以及浮置栅极晶体管FT。
[0052]选择晶体管ST包括:选择栅极介电层104a、选择栅极(包括导体层IlOa与导体层114)、掺杂区102a及掺杂区102b。掺杂区102a及掺杂区102b设置于选择栅极两侧的基底100中。在导体层IlOa与导体层114之间可选择性地设置蚀刻终止层111，其中蚀刻终止层111中具有开口 112，导体层114经由开口 112电连接导体层110a。蚀刻终止层111例如由蚀刻终止层Illa及蚀刻终止层Illb所构成。在导体层114上可选择性地设置顶盖层 116。
[0053]浮置栅极晶体管FT包括:穿隧介电层104b、浮置栅极(导体层IlOb)、掺杂区102b及掺杂区102c。在导体层IlOb上可选择性地设置掩模层120a。选择晶体管ST以及浮置栅极晶体管FT共用掺杂区102b。
[0054]接着，请参照图2A、图2B与图2C，以明了本发明优选实施例的非挥发性存储器的操作模式，其包括编程(Program，图2A)、抹除(Erase，图2B)与读取(Read，图2C)等操作模式。
[0055]如图2A所示，当对存储单元进行编程操作时，在选择栅极SG施加电压Vpl，以打开选择栅极SG下方的通道，Vpl例如是I?Vcc伏特左右的电压；在漏极区D施加电压Vp2，其例如是8?12伏特左右；源极区S例如为O伏特左右的电压。如此，在编程时，电子由源极区向漏极区移动，且在漏极区端被高通道电场所加速而产生热电子，其动能足以克服穿隧氧化层的能量阻障，使得热电子从漏极端注入浮置栅极FG中，而编程存储单元。
[0056]如图2B所示，当对存储单元进行抹除操作时，对漏极区D施加电压Vel，其例如是8伏特至12伏特左右；源极区S、选择栅极SG为浮置或O伏特。如此，即可在浮置栅极FG与漏极区D之间建立一个大的电场，而得以利用F-N穿隧效应将电子从浮置栅极FG拉出至漏极区D。
[0057]如图2C所示，当对存储单元进行读取时，在选择栅极SG施加电压Vrl，其例如是I伏特?Vcc ;在漏极区D施加电压Vr2，其例如是I伏特?Vcc左右。由于此时浮置栅极FG中总电荷量为负的存储单元的通道关闭且电流很小，而浮置栅极FG中总电荷量略正的存储单元的通道打开且电流大，故可通过存储单元的通道开关/通道电流大小来判断存储于此存储单元中的数字信息是「I」还是「O」。
[0058]图3A至图3H所绘示为本发明优选实施例的一种非挥发性存储单元的制造流程图，其用以说明本发明的非挥发性存储器的制造方法。
[0059]首先，请参照图3A，提供基底100。此基底100的材质例如是硅基底。在基底100上形成介电层104以及导体层110。介电层104的材质例如是氧化硅。介电层104的形成方法例如是对硅基底进行热氧化制作工艺。导体层110的材质例如是掺杂的多晶硅，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可采用临场(in-situ)注入掺质的方式，利用化学气相沉积法形成之。
[0060]请参照图3B，在导体层110上可以选择性形成蚀刻终止层111。蚀刻终止层111可为单层结构也可为多层结构。蚀刻终止层111的材质为选自氧化硅、氮化硅以及其组合的其中之一。在本实施例中，蚀刻终止层111例如由蚀刻终止层Illa及蚀刻终止层Illb所构成。蚀刻终止层Illa的材质例如是氧化硅。蚀刻终止层Illb的材质例如是氮化硅。
[0061]图案化蚀刻终止层111，以形成开口 112。图案化蚀刻终止层111的方法例如是进行光刻蚀刻制作工艺。然后，在蚀刻终止层111上形成导体层114，导体层114填满开口112。导体层114的材质例如是掺杂的多晶硅，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之；或者也可采用临场(in-situ)注入掺质的方式，利用化学气相沉积法形成之。蚀刻终止层111例如作为多晶硅的蚀刻终止层。
[0062]请参照图3C，在导体层114上形成顶盖层116。顶盖层116的材质例如是氧化硅/氮化硅/氧化硅(“0N0”)。顶盖层116的形成方法例如是先以热氧化法形成一层氧化硅层，接着利用化学气相沉积法形成一层氮化硅层，其后再于氮化硅层上形成顶氧化硅层。
[0063]然后，图案化顶盖层116、导体层114、蚀刻终止层111，并暴露出导体层110，以形成多数个堆叠结构，其中开口 112位于堆叠结构中。图案化顶盖层116、导体层114以及蚀刻终止层111的方法包括下述步骤。先图案化顶盖层116。图案化顶盖层116的方法例如是进行光刻蚀刻制作工艺。然后，以图案化的顶盖层116为掩模，进行一蚀刻制作工艺，移除导体层114直到暴露出蚀刻终止层111。再以图案化的顶盖层116为掩模，进行另一蚀刻制作工艺，移除蚀刻终止层111直到暴露出导体层110。
[0064]在另一实施例中，在导体层110与导体层114之间未形成有蚀刻终止层111时，则直接图案化顶盖层116以及导体层114，以形成堆叠结构，并暴露出导体层110。
[0065]请参照图3D，在堆叠结构的侧壁形成间隙壁122。在堆叠结构的侧壁形成间隙壁122的方法例如是先在基底100上覆盖绝缘层，然后移除部分绝缘层，以于堆叠结构的侧壁形成间隙壁122。绝缘层的材质例如是氮化硅。绝缘层的形成方法例如是化学气相沉积法。移除部分绝缘层的方法例如是各向异性蚀刻法。
[0066]然后，在基底100上形成一层掩模层120。掩模层120的材质例如是氧化娃，掩模层120的形成方法例如是进行一热氧化制作工艺。
[0067]请参照图3E，在基底100上形成图案化光致抗蚀剂层124。此图案化光致抗蚀剂层124覆盖部分堆叠结构与部分掩模层120。图案化光致抗蚀剂层124例如是经由涂布光致抗蚀剂材料、进行曝光及显影而形成。以图案化光致抗蚀剂层124为掩模，移除部分掩模层120，而形成图案化的掩模层120a。
[0068]请参照图3F，移除图案化光致抗蚀剂层124。移除图案化光致抗蚀剂层124的方法例如是湿式去光致抗蚀剂法或干式去光致抗蚀剂法。然后，移除堆叠结构侧壁上的间隙壁122，移除方法例如使用热磷酸作为蚀刻剂。
[0069]接着，以图案化的顶盖层116与图案化的掩模层120a为掩模，移除部分导体层110而形成选择栅极(包括导体层112与导体层IlOb)与浮置栅极(导体层110b)。然后，进一步移除部分介电层104而形成选择栅极介电层104a与穿隧介电层104b。在上述实施例中，选择栅极介电层104a与穿隧介电层104b的厚度相同。当然，选择栅极介电层104a与穿隧介电层104b的厚度也可以不同。
[0070]在选择栅极与浮置栅极两侧的基底100中形成掺杂区102a(源极/漏极区)及掺杂区102c (源极/漏极区)，并于选择栅极与浮置栅极之间的基底100中形成掺杂区102b。掺杂区102a (源极/漏极区)、掺杂区102b、掺杂区102c (源极/漏极区)的形成方法例如是离子注入法。后续完成非挥发性存储器的制作工艺为现有技术者所周知，在此不再赘述。
[0071]在上述实施例中，以在导体层110与导体层114之间形成有蚀刻终止层111为例做说明，因此进行了两次掺杂多晶硅的沉积制作工艺。在另一实施例中，在导体层110与导体层114之间未形成有蚀刻终止层111，则导体层110与导体层114可视作为单一膜层，只要进行一次掺杂多晶硅的沉积制作工艺。
[0072]在上述实施例中，相较于现有的逻辑电路制作工艺，多使用了三个光掩模。在另一实施例中，在导体层110与导体层114之间未形成有蚀刻终止层111，则相较于现有的逻辑电路制作工艺，只多使用了二个光掩模。
[0073]在上述实施例中，选择栅极与浮置栅极的间距，由间隙壁122的厚度来决定，因而可以进一步的缩小选择栅极与浮置栅极之间的间距，提高元件的集成度。
[0074]虽然结合以上优选实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以附上的权利要求所界定的为准。
【主权项】
1.一种非挥发性存储器的制造方法，包括: 提供一基底，该基底上依序形成有一介电层、一第一导体层、一第二导体层以及一顶盖层； 图案化该顶盖层以及该第二导体层，以形成一堆叠结构，并暴露出该第一导体层； 在该堆叠结构的侧壁上形成一间隙壁； 在该堆叠结构一侧的该第一导体层上形成图案化的一掩模层； 移除该间隙壁；以及 以图案化的该顶盖层与图案化的该掩模层为掩模，移除该第一导体层而形成一选择栅极与一浮置栅极。2.如权利要求1所述的非挥发性存储器的制造方法，其中于该堆叠结构的侧壁形成该间隙壁的步骤，包括: 在该基底上形成一绝缘层；以及 进行一各向异性蚀刻制作工艺，移除部分该绝缘层。3.如权利要求1所述的非挥发性存储器的制造方法，其中该间隙壁的材质包括氮化娃。4.如权利要求1所述的非挥发性存储器的制造方法，其中该顶盖层的材质为选自氧化硅、氮化硅以及其组合的其中之一。5.如权利要求1所述的非挥发性存储器的制造方法，其中于该堆叠结构一侧的该第一导体层上形成图案化的一掩模层的步骤，包括: 在该第一导体层上形成一掩模材料层； 形成一图案化光致抗蚀剂层覆盖部分该堆叠结构与该掩模材料层； 以该图案化光致抗蚀剂层为掩模，移除部分该掩模材料层；以及 移除该图案化光致抗蚀剂层。6.如权利要求5所述的非挥发性存储器的制造方法，其中于该第一导体层上形成该掩模材料层的步骤包括进行一热氧化制作工艺。7.一种非挥发性存储器的制造方法，包括: 提供一基底，该基底上依序形成有一介电层、一第一导体层以及一蚀刻终止层； 图案化该蚀刻终止层，以形成一开口 ； 在该基底上形成一第二导体层，该第二导体层填满该开口 ； 在该第二导体层上形成一顶盖层； 图案化该顶盖层、该第二导体层以及该蚀刻终止层，以形成一堆叠结构，并暴露出该第一导体层，其中该开口位于该堆叠结构中； 在该堆叠结构的侧壁形成一间隙壁； 在该堆叠结构一侧的该第一导体层上形成图案化的一掩模层； 移除该间隙壁；以及 以图案化的该顶盖层与图案化的该掩模层为掩模，移除部分该第一导体层而形成一选择栅极与一浮置栅极。8.如权利要求7所述的非挥发性存储器的制造方法，其中该蚀刻终止层的材质为选自氧化硅、氮化硅以及其组合的其中之一。9.如权利要求7所述的非挥发性存储器的制造方法，其中于该堆叠结构的侧壁形成该间隙壁的步骤，包括: 在该基底上形成一绝缘层；以及 进行一各向异性蚀刻制作工艺，移除部分该绝缘层。10.如权利要求7所述的非挥发性存储器的制造方法，其中该间隙壁的材质包括氮化娃。11.如权利要求7所述的非挥发性存储器的制造方法，其中该顶盖层的材质为选自氧化硅、氮化硅以及其组合的其中之一。12.如权利要求7所述的非挥发性存储器的制造方法，其中于该堆叠结构一侧的该第一导体层上形成图案化的一掩模层的步骤，包括: 在该第一导体层上形成一掩模材料层； 形成一图案化光致抗蚀剂层覆盖部分该堆叠结构与该掩模材料层； 以该图案化光致抗蚀剂层为掩模，移除部分该掩模材料层；以及 移除该图案化光致抗蚀剂层。13.如权利要求12所述的非挥发性存储器的制造方法，其中于该第一导体层上形成该掩模材料层的步骤包括进行一热氧化制作工艺。14.如权利要求7所述的非挥发性存储器的制造方法，其中于图案化该顶盖层、该第二导体层以及该蚀刻终止层的步骤中，包括: 以图案化的该顶盖层为掩模，进行一第一蚀刻制作工艺，移除该第二导体层直到暴露出该蚀刻终止层；以及 以图案化的该顶盖层为掩模，进行一第二蚀刻制作工艺，移除该蚀刻终止层直到暴露出该第一导体层。
【文档编号】H01L21/8247GK105845629SQ201510013250
【公开日】2016年8月10日
【申请日】2015年1月12日
【发明人】宋达, 何青松
【申请人】力晶科技股份有限公司