多层陶瓷组件及具有该多层陶瓷组件的板的制作方法
【专利摘要】本发明公开一种多层陶瓷组件及具有该多层陶瓷组件的板，所述多层陶瓷组件包括多个绝缘层和内电极交替地设置在其中的陶瓷主体。内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且所述多个绝缘层介于第一内电极与第二内电极之间。第一虚设电极和第二虚设电极设置在绝缘层上，与内电极分开预定间隔并暴露于陶瓷主体的第一端表面和第二端表面。多层陶瓷组件满足0.273≤ω/D≤0.636，其中，D为第一内电极的端部与陶瓷主体的第二端表面之间的距离，ω为第一虚设电极的宽度。
【专利说明】
多层陶瓷组件及具有该多层陶瓷组件的板
[0001 ] 本申请要求于2015年2月10日提交到韩国知识产权局的第10-2015-0020152号韩 国专利申请的优先权的权益，所述申请的全部内容通过引用被包含于此。
技术领域
[0002] 本公开设及一种多层陶瓷组件W及具有该多层陶瓷组件的板。
【背景技术】
[0003] 通常，包括陶瓷材料的电子组件(例如，电容器、电感器、压敏电阻、热敏电阻、压电 元件等)包括:陶瓷主体，由陶瓷材料形成；内电极，形成在陶瓷主体的内部;外电极，设置在 陶瓷主体的外表面上，W连接到内电极。
[0004] 在多层陶瓷组件中，多层陶瓷电容器包括：多个堆叠的绝缘层；内电极，被设置为 彼此面对，并且各个绝缘层介于内电极之间；外电极，电连接到内电极。
【发明内容】
[000引本公开的一方面提供一种多层陶瓷组件W及具有该多层陶瓷组件的板，其中，可 通过改善由于内电极相对于形成有内电极的绝缘层的厚度差而出现的台阶部来改善陶瓷 主体的形状。
[0006] 根据本公开的一方面，一种多层陶瓷组件包括多个绝缘层和内电极交替地堆叠在 其中的陶瓷主体。内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第一内电 极和第二内电极，并且绝缘层介于第一内电极与第二内电极之间。第一虚设电极设置在设 置有第一内电极的绝缘层上，与第一内电极分开预定间隔并暴露于陶瓷主体的第二端表 面。第二虚设电极设置在设置有第二内电极的绝缘层上，与第二内电极分开预定间隔并暴 露于陶瓷主体的第一端表面。多层陶瓷组件满足0.273含ω/D含0.636,其中，D为第一内电 极的端部与陶瓷主体的第二端表面之间的距离，ω为第一虚设电极的宽度。
[0007] 第一内电极和第二内电极可包括：电容形成部，通过彼此相邻的内电极叠置形成， W形成电容；引出部，分别从电容形成部延伸并暴露于陶瓷主体的端表面，其中，0.970 < Τ2/Τ1含0.982,其中，Τι为陶瓷主体的电容形成部所位于的区域的最大厚度，Τ2为陶瓷主体 的引出部所位于的区域的最小厚度。
[000引多层陶瓷组件可满足2.0<At/Ab< 10.0,其中，Ab为多个内电极中的最低的内电极 的翅曲高度，At为多个内电极中的最高的内电极的翅曲高度。
[0009] 内电极的暴露于陶瓷主体的端表面的端部相对于陶瓷主体的端表面的弯曲角度 可W处于75°至95°之间。
[0010] 第一虚设电极和第二虚设电极中的每个可具有比内电极的宽度短的长度。
[0011] 多层陶瓷组件可满足0.380 < 1/W< 0.761，其中，W为内电极的宽度，1为第一虚设 电极的长度或第二虚设电极的长度。
[0012] 根据本公开的一方面，一种多层陶瓷组件包括:陶瓷主体，多个绝缘层和内电极交 替地堆叠在陶瓷主体中，内电极包括分别暴露于陶瓷主体的第一端表面和第二端表面的第 一内电极和第二内电极，并且所述多个绝缘层介于第一内电极与第二内电极之间；第一虚 设电极，设置在设置有第一内电极的绝缘层上，与第一内电极分开预定间隔并暴露于陶瓷 主体的第二端表面;第二虚设电极，设置在设置有第二内电极的绝缘层上，与第二内电极分 开预定间隔并暴露于陶瓷主体的第一端表面，其中，第一内电极和第二内电极包括：电容形 成部，通过彼此相邻的内电极叠置形成，W形成电容；引出部，分别从电容形成部延伸并暴 露于陶瓷主体的端表面，其中，0.970含T2/T1含0.982,其中，Τι为陶瓷主体的电容形成部所 位于的区域的最大厚度，Τ2为陶瓷主体的引出部所位于的区域的最小厚度。
[0013] 根据本公开的一方面，一种具有多层陶瓷组件的板包括：电路板，具有形成在电路 板上的多个电极垫;如上所述的多层陶瓷组件，安装在电路板上。
【附图说明】
[0014] 通过下面结合附图进行的详细描述，本公开的上述和其他方面、特点及其他优点 将会被更加清楚地理解，其中：
[0015] 图1是示出根据本公开的示例性实施例的多层陶瓷组件的局部剖切透视图；
[0016] 图2是根据本公开的示例性实施例的多层陶瓷组件的陶瓷主体的分解透视图；
[0017] 图3Α和图3Β是示出根据本公开的示例性实施例的多层陶瓷组件的内电极和虚设 电极的俯视图；
[0018] 图4是沿着图1的Ι-Γ线截取的剖视图；
[0019] 图5是沿着根据本公开的另一示例性实施例的多层陶瓷组件的长度-厚度化-Τ)方 向的剖视图；
[0020] 图6Α和图6Β是示出根据本公开的另一示例性实施例的多层陶瓷组件的内电极和 虚设电极的俯视图；
[0021] 图7是示出图1的多层陶瓷电子组件安装在电路板上的透视图。
【具体实施方式】
[0022] 在下文中，将参照附图详细地描述本公开的实施例。
[0023] 然而，本公开可按照多种不同的形式实施，并且不应该被解释为局限于在此阐述 的实施例。更确切地说，提供运些实施例W使本公开将是彻底的和完整的，并将本公开的范 围充分地传达给本领域的技术人员。
[0024] 在附图中，为了清晰起见，可夸大元件的形状和尺寸，并且相同的标号将始终用于 指示相同或相似的元件。 咖巧]多层陶瓷组件
[0026] 本公开的示例性实施例设及一种多层陶瓷组件，使用陶瓷材料的电子组件包括电 容器、电感器、压电元件、压敏电阻、热敏电阻等。在下文中，将多层陶瓷电容器作为多层陶 瓷组件的示例进行描述。
[0027] 图1是示出根据本公开的示例性实施例的多层陶瓷组件的局部剖切透视图。
[0028] 参照图1，根据本公开的示例性实施例的多层陶瓷组件100包括陶瓷主体50,多个 绝缘层10和内电极20交替地堆叠在陶瓷主体50中。第一外电极31和第二外电极32形成在陶 瓷主体50的外表面上并电连接到内电极20。
[0029] 在根据本公开的示例性实施例的多层陶瓷组件100中，"长度方向"指图1的"L"方 向，"宽度方陆'指图1的方向，"厚度方陆'指图1的叩'方向。
[0030] 陶瓷主体50具有沿厚度T方向彼此相对的第一主表面St和第二主表面Sb、沿宽度W 方向彼此相对的第一侧表面Swi和第二侧表面Sw2W及沿长度L方向彼此相对的第一端表面 Sli和第二端表面Sl2。
[0031] 陶瓷主体50包括绝缘层lOW及第一内电极21和第二内电极22,其中，第一内电极 21和第二内电极22被设置为彼此面对，并且各个绝缘层10介于第一内电极21与第二内电极 22之间。
[0032] 绝缘层10可包括具有高介电常数的介电材料(例如，碳酸领(BaTi〇3)基介电材料 或铁酸锁（SWi〇3)基介电材料），但是不限于此，并且可使用可获得足量的电容的任何材 料。
[0033] 绝缘层10可通过包括碳酸领（BaTi〇3)基介电材料而形成，并且根据本公开的目 的，绝缘层10还通过包括各种陶瓷添加剂、增塑剂、粘合剂、分散剂等形成。
[0034] 绝缘层10的厚度不具体地限制，例如，绝缘层10的厚度可W为Iwii或更小。
[0035] 为了实现超高的电容，可堆叠300层或更多层的绝缘层10,但是不限于此。
[0036] 多个绝缘层10处于烧结状态，并且相邻的绝缘层10之间的边界可一体化，从而在 不使用扫描电子显微镜(SEM)的情况下会难W识别各个层。
[0037] 第一内电极21和第二内电极22交替地堆叠，并且各个绝缘层10介于第一内电极21 与第二内电极22之间，第一内电极21和第二内电极22分别暴露于陶瓷主体50的第一端表面 Sli和第二端表面Sl2。
[0038]暴露于第一端表面Sli的第一内电极21连接到第一外电极31，暴露于第二端表面 Sl2的第二内电极22连接到第二外电极32。
[0039] 第一内电极21和第二内电极22可通过包括例如贵金属材料（例如，钮(Pd)、钮银 (Pd-Ag)合金等)和导电金属(例如，儀(Ni)、铜(化)等)形成。
[0040] 第一外电极31和第二外电极32可通过包括例如单一金属（例如，铜(Cu)、儀(Ni)、 钮(Pd)、销(Pt)、金(Au)、银(Ag)、铁(Fe)、铁(Ti))或碳(C)或者上述金属的合金形成。
[0041] 除了内电极20之外，根据本公开的示例性实施例的多层陶瓷组件100包括对电容 无贡献的虚设电极24。
[0042] 通过交替地堆叠绝缘层和内电极形成的多层陶瓷组件会由于内电极的厚度而具 有台阶差，从而形成为具有整体凸出的形状（中部比边缘部厚），而不具有六面体形状。
[0043] 整体凸出的形状会导致包括倾斜缺陷或墓碑（tombstone)缺陷的缺陷，对于倾斜 缺陷，多层陶瓷组件在卷带袋(taping pocket)中倾斜，从而会导致在将多层陶瓷组件安装 在板上的过程中可能不被握住，对于墓碑缺陷，由于焊料的表面张力导致多层陶瓷组件倾 斜。
[0044] 根据本公开的示例性实施例，当形成对电容无贡献的虚设电极24时，可缓解上述 问题。
[0045] 下面将详细地描述根据本公开的示例性实施例的虚设电极24和陶瓷主体50的形 状。
[0046] 图2是根据本公开的示例性实施例的多层陶瓷组件的陶瓷主体的分解透视图。
[0047] 参照图2,陶瓷主体50包括第一虚设电极23,其中，第一虚设电极23设置在第一内 电极21设置在其上的绝缘层10上，W与第一内电极21分开预定间距。第二虚设电极24设置 在第二内电极22设置在其上的绝缘层10上，W与第二内电极22分开预定间距。
[0048] 第一虚设电极23和第二虚设电极24均不接触第一内电极21和第二内电极22,也对 电容形成无贡献。
[0049] 第一虚设电极23暴露于陶瓷主体50的第二端表面Sl2,第二虚设电极24暴露于陶瓷 主体50的第一端表面Sli。
[0050] 虽然第一虚设电极23和第二虚设电极24对电容形成无贡献，但是第一虚设电极23 和第二虚设电极24改善了由于内电极的厚度导致的台阶差，从而陶瓷主体可具有接近于六 面体的形状。因此，可防止上述缺陷。
[0051] 图3是示出根据本公开的示例性实施例的多层陶瓷组件的内电极和虚设电极的俯 视图。
[0052] 参照图3,当第一内电极21的端部与陶瓷主体50的第二端表面Sl2之间的距离或第 二内电极22的端部与陶瓷主体50的第一端表面Sli之间的距离为D且第一虚拟电极23或第二 虚拟电极24的宽度为ω时，满足0.273含ω /D含0.636。
[0053] 当ω/D小于0.273时，虚拟电极的宽度过小，因此，改善内电极的台阶差的效果欠 佳，从而会难W改善陶瓷主体的形状，并且会出现墓碑缺陷。此外，会出现绝缘层与内电极 之间的脱层缺陷，并且内电极的暴露于陶瓷主体的端表面的端部的弯曲增大，从而电连接 性下降并且内电极接触电阻增大。
[0054] 同时，当ω /D大于0.636时，与内电极与端表面之间的间距相比，虚设电极的宽度 过大，因此，会出现由于内电极和虚设电极的连接而导致的短路缺陷W及绝缘层与内电极 之间的脱层缺陷。
[0055] 在本公开的示例性实施例中，虚设电极23和24的宽度ω与距离D(内电极21和22的 端部分别与端表面Sl2和Sli之间的距离）的比值（ω /D)满足0.273至0.636，从而防止墓碑缺 陷、短路缺陷和脱层缺陷，提高电连接性并且减小连接电阻。
[0056] 图4是沿着图1的Ι-Γ线截取的剖视图。
[0057] 参照图4,第一内电极21和第二内电极22包括：电容形成部，相邻的内电极叠置W 形成电容；引出部，从电容形成部延伸并暴露于陶瓷主体50的端表面Sli和Sl2。
[0058] 引出部不具体地限制，而是例如具有比内电极的沿陶瓷主体50的长度L方向形成 电容形成部的长度短的长度。
[0059] 在本公开的示例性实施例中，当位于内电极20的电容形成部所处于的区域中的陶 瓷主体50c的最大厚度为Τι且位于引出部所处于的区域中的陶瓷主体50e的最小厚度为T2 时，满足0.970 < T2/T1 < 0.982。
[0060] 当T2/T1小于0.970时，陶瓷主体具有其中部比其边缘部厚的凸形，而不是具有六面 体形状。因此，会出现在将多层陶瓷组件安装在板上时不能握住多层陶瓷组件的缺陷或墓 碑缺陷。
[0061] 当T2/T1大于0.982时，陶瓷主体可具有接近于六面体的形状，但是虚设电极的宽度 ω过大。因此，会出现绝缘层与内电极之间的脱层缺陷W及短路缺陷。
[0062] 在本公开的示例性实施例中，虚设电极23和24的宽度ω可处于0.273 < ω/〇< 0.636范围内，从而陶瓷主体50具有满足0.970含Τ2/Τ1含0.982的形状。由此形成的陶瓷主体 50具有接近于六面体的形状，从而防止在将多层陶瓷组件安装在板上时难W握住多层陶瓷 组件的缺陷W及墓碑缺陷。
[0063] 在对绝缘层和内电极进行堆叠和烧结的过程中，内电极会变形并占据内电极与虚 设电极之间未形成电极图案的空间。运里，可将内电极的翅曲部分中的最凹部和最凸部与 水平面之间的高度差限定为翅曲高度At和Ab。
[0064] 内电极的翅曲朝向设置在上部的内电极具有增大的高度，并且随着虚设电极的宽 度ω增大，所述翅曲具有增大的高度。
[0065] 在根据本公开的示例性实施例的多层陶瓷组件100中，当多个堆叠的内电极20中 的设置在最低位置的内电极20 '的翅曲高度为Ab且多个堆叠的内电极20中的设置在最高位 置的内电极20"的翅曲高度为At时，满足2.0 < At/Ab。0.0。
[0066] 当At/Ab的比值小于2.0时，不会明显地出现内电极的翅曲缺陷，但是虚设电极的宽 度ω会过小，从而改善内电极的台阶差的效果欠佳。因此，会难W改善陶瓷主体的形状，并 且会出现墓碑缺陷。此外，绝缘层与内电极之间会出现脱层缺陷。
[0067] 当At/Ab大于10.0时，设置在上部的内电极会出现过多的翅曲缺陷。因此，绝缘层与 内电极之间会出现脱层缺陷。
[0068] 图5是沿着根据本公开的另一示例性实施例的多层陶瓷组件的长度-厚度化-T)方 向的截面图。
[0069] 参照图5,在本公开的示例性实施例中，由内电极20的暴露于陶瓷主体50的端表面 Sli和Sl2的端部和陶瓷主体的端表面Sli和Sl2形成的弯曲角度满足75°至95°。
[0070] 当未形成虚拟电极时，在对绝缘层和内电极进行堆叠和烧结的过程中，内电极的 引出部(设置在电极图案的密度低的区域中）向下弯曲。
[0071 ]内电极的弯曲程度朝向上面的内电极增大。当内电极几乎不弯曲时，内电极的弯 曲角度为大约90°，随着弯曲程度增大，所述弯曲角度减小。
[0072] 在本公开的示例性实施例中，通过形成如上所述的第一虚设电极23和第二虚设电 极24,可防止内电极的弯曲，并且可减小弯曲角度的下降。
[0073] 图6是示出根据本公开的另一示例性实施例的多层陶瓷组件的内电极和虚设电极 的俯视图。
[0074] 参照图6,根据本公开的另一示例性实施例的多层陶瓷组件100具有第一虚设电极 23和第二虚设电极24,其中，第一虚设电极23和第二虚设电极24均具有比第一内电极21或 第二内电极22的宽度W短的长度1。
[0075] 通过将第一虚设电极23或第二虚设电极24的长度形成为短于第一内电极21或第 二内电极22的宽度W，可减小电极图案的暴露于陶瓷主体的外表面的面积，从而在对外电极 进行锻覆的过程中减少陶瓷主体中出现裂纹。
[0076] 第一虚设电极23或第二虚设电极24的长度1与第一内电极21或第二内电极22的宽 度W的比值1/W可满足0.380。/胖< 0.761。
[OOW]当1/W小于0.380时，虚设电极的长度过短。因此，改善内电极的台阶差的效果欠 佳，从而会难W改善陶瓷主体的形状，并且会出现墓碑缺陷。此外，绝缘层与内电极之间会 出现脱层缺陷。
[0078] 当1/W大于0.761时，电极图案的暴露于陶瓷主体的外表面的面积大，从而在对外 电极进行锻覆的过程中陶瓷主体中会出现裂纹的缺陷。
[0079] 除了第一虚设电极23和第二虚设电极24的长度1之外，可同样地应用与上述的根 据本公开的示例性实施例的多层陶瓷组件的构造相同的构造。 巧080]具有电子组件的板
[0081] 图7是示出安装在电路板上的图1的多层陶瓷电子组件的透视图。
[0082] 参照图7,设置有根据本公开的示例性实施例的多层陶瓷组件100的板1000包括： 电路板210,包括位于其上部的彼此分开的多个电极垫220;多层陶瓷组件100,安装在电路 板210上。
[0083] 设置在多层陶瓷组件100的外表面上的第一外电极31和第二外电极32中的每个可 在设置为与电极垫220接触的状态下通过焊料230焊接，从而电连接到电路板210。
[0084] 运里，根据本公开的示例性实施例的多层陶瓷组件100包括如上所述形成的第一 虚设电极23和第二虚设电极24,从而改善由于内电极的厚度导致的台阶差，因此陶瓷主体 的形状可形成为接近于六面体。因此，可防止在将多层陶瓷组件100安装在电路板210上时， 在多层陶瓷组件100由于焊料230的表面张力而倾斜时出现的墓碑缺陷增大。
[0085] 同时，图7仅示出了多层陶瓷组件100的内电极20被安装为水平地设置到电路板 210的安装表面Sm，但是不限于此，也可将内电极20安装为竖直地设置到电路板210的安装 表面Sm。
[0086] 除了上面的描述之外，运里将省略与如上所述的根据本公开的示例性实施例的电 子组件的描述重复的描述。
[0087] 下面的表1示出了变化的内电极20的端部与陶瓷主体的端表面Sli、Sl2之间的距离 D、虚设电极的宽度ω W及测量的1)比值ω /D、2)比值T2/T1W及3)比值At/Ab的结果，其中， ω /D是虚设电极的宽度ω与内电极的端部与端表面之间的距离D的比值，T2/T1是位于内电 极的引出部所处于的区域中的陶瓷主体50e的最小厚度Τ2与位于内电极的电容形成部所处 于的区域中的陶瓷主体50c的最大厚度Τι的比值，At/Ab是设置在最高位置的内电极20"的翅 曲高度At与设置在最低位置的内电极20'的翅曲高度Ab的比值。
[0088] 此外，下面的图2示出了相应地测量的墓碑缺陷、短路缺陷W及脱层缺陷发生率的 值。
[0089] [表1]
[0090]
[0091] (*:对比示例）
[0092] [表 2]
[0093]
[0094]
[0095] (*:对比示例）
[0096] 下面的表3示出了变化的内电极的宽度W、虚设电极的长度1、虚设电极的长度1与 内电极的宽度W的比值1/WW及相应地测量的锻覆过程中发生的裂纹缺陷、墓碑缺陷、脱层 缺陷的值。
[0097] [表 3]
[009引
[0099]
[0100] (*:对比示例）
[0101] 如上所述，根据本公开的示例性实施例，可通过改善由于内电极相对于其上形成 有内电极的绝缘层的厚度差而出现的台阶部来将陶瓷主体的形状改善为具有接近于六面 体形状的形状，从而防止在将多层陶瓷组件安装在板上时出现缺陷。
[0102] 如表2所示，相对于对比示例，多层陶瓷组件的示例性实施例在墓碑缺陷、短路缺 陷W及脱层的发生率方面具有意想不到的改善。此外，如表3所示，根据示例性实施例的多 层陶瓷组件在锻覆期间裂纹的发生率、墓碑缺陷的发生率W及脱层缺陷的发生率方面具有 意想不到的改善。
[0103] 虽然上面已示出并描述了示例性实施例，但是对于本领域技术人员将明显的是， 在不脱离由权利要求限定的本发明的范围的情况下，可W进行修改和改变。
【主权项】
1. 一种多层陶瓷组件，包括： 陶瓷主体，多个绝缘层和内电极交替地堆叠在陶瓷主体中，内电极包括分别暴露于陶 瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且所述多个绝缘层介于 第一内电极与第二内电极之间； 第一虚设电极，设置在设置有第一内电极的绝缘层上，与第一内电极分开预定间隔并 暴露于陶瓷主体的第二端表面； 第二虚设电极，设置在设置有第二内电极的绝缘层上，与第二内电极分开预定间隔并 暴露于陶瓷主体的第一端表面， 其中，0.273 < ω/DS 0.636，其中，D为第一内电极的端部与陶瓷主体的第二端表面之 间的距离，ω为第一虚设电极的宽度。2. 如权利要求1所述的多层陶瓷组件，其中，第一内电极和第二内电极包括：电容形成 部，通过彼此相邻的内电极叠置形成，以形成电容；引出部，分别从电容形成部延伸并暴露 于陶瓷主体的端表面， 其中，0.970 < Τ2/Τ! < 0.982，其中，Τ!为陶瓷主体的电容形成部所位于的区域的最大厚 度，T2为陶瓷主体的引出部所位于的区域的最小厚度。3. 如权利要求1所述的多层陶瓷组件，其中，2.0 <At/Ab< 10.0,其中，Ab为多个内电极 中的最低的内电极的翘曲高度，At为多个内电极中的最高的内电极的翘曲高度。4. 如权利要求1所述的多层陶瓷组件，其中，内电极的暴露于陶瓷主体的端表面的端部 相对于陶瓷主体的端表面的弯曲角度处于75°至95°之间。5. 如权利要求1所述的多层陶瓷组件，其中，第一虚设电极和第二虚设电极中的每个具 有比内电极的宽度短的长度。6. 如权利要求1所述的多层陶瓷组件，其中，0.380 S1/W < 0.761，其中，W为内电极的宽 度，1为第一虚设电极的长度或第二虚设电极的长度。7. -种多层陶瓷组件，包括： 陶瓷主体，多个绝缘层和内电极交替地堆叠在陶瓷主体中，内电极包括分别暴露于陶 瓷主体的第一端表面和第二端表面的第一内电极和第二内电极，并且所述多个绝缘层介于 第一内电极与第二内电极之间； 第一虚设电极，设置在设置有第一内电极的绝缘层上，与第一内电极分开预定间隔并 暴露于陶瓷主体的第二端表面； 第二虚设电极，设置在设置有第二内电极的绝缘层上，与第二内电极分开预定间隔并 暴露于陶瓷主体的第一端表面， 其中，第一内电极和第二内电极包括：电容形成部，通过彼此相邻的内电极叠置形成， 以形成电容；引出部，分别从电容形成部延伸并暴露于陶瓷主体的端表面， 其中，0.970 < T2/T! < 0.982，其中，T!为陶瓷主体的电容形成部所位于的区域的最大厚 度，T2为陶瓷主体的引出部所位于的区域的最小厚度。8. 如权利要求7所述的多层陶瓷组件，其中，0.273 < ω /D < 0.636，其中，D为第一内电 极的端部与陶瓷主体的第二端表面之间的距离，ω为第一虚设电极的宽度。9. 如权利要求7所述的多层陶瓷组件，其中，2.0 <At/Ab < 10.0,其中，Ab为多个内电极 中的最低的内电极的翘曲高度，At为多个内电极中的最高的内电极的翘曲高度。10. 如权利要求7所述的多层陶瓷组件，其中，内电极的暴露于陶瓷主体的端表面的端 部相对于陶瓷主体的端表面的弯曲角度处于75°至95°之间。11. 如权利要求7所述的多层陶瓷组件，其中，0.380 < 1/W < 0.761，其中，W为内电极的 宽度，1为第一虚设电极的长度或第二虚设电极的长度。12. -种具有多层陶瓷组件的板，包括： 电路板，具有形成在电路板上的多个电极垫； 权利要求1的多层陶瓷组件，安装在电路板上。
【文档编号】H01G4/012GK105869886SQ201510810008
【公开日】2016年8月17日
【申请日】2015年11月20日
【发明人】金东建, 金泳河, 崔才烈, 奉世焕, 吴永献, 李仁户
【申请人】三星电机株式会社