一种GaN基混合PIN肖特基二极管及其制备方法
【专利摘要】本发明属于半导体器件技术领域，具体为一种GaN基混合PIN肖特基二极管及其制备方法。本发明的GaN基混合PIN肖特基二极管包括：GaN衬底；GaN外延层，形成于所述GaN衬底上；多个GaN结构层，形成于所述GaN外延层上；第一金属结构，形成于所述GaN结构层以及各GaN结构层之间的所述GaN外延层上，与所述GaN外延层之间形成肖特基接触。此外，还包括第二金属结构，位于所述GaN衬底的背面，与所述GaN衬底形成欧姆接触。本发明能够在不损失芯片面积情况下获得更高的反向击穿电压；同时，避免了由于位错问题导致的器件性能的退化，可以很好的应用于功率电子领域。
【专利说明】
一种GaN基混合PIN肖特基二极管及其制备方法
技术领域
[0001]本发明属于半导体器件技术领域，具体涉及混合PIN肖特基二极管及其制备方法。
【背景技术】
[0002]随着信息技术的飞速发展，诸如功率开关、功率整流器等大功率电子器件已广泛应用于国民经济各个领域。作为传统硅基功率器件的替代品，基于第三代宽禁带半导体GaN材料的功率器件因其优异的材料特性和器件结构备受瞩目，GaN材料拥有较大的禁带宽度和电子迀移率，较好的热稳定性和化学稳定性，因而在大功率和高频领域有着广泛的应用前景而受到关注和研究。现今，GaN基高电子迀移率晶体管已经取得了突破性进展，然而对于GaN基混合P IN肖特基(MPS )功率二极管的研究仍面临诸多挑战。
[0003]相比于平面结构的GaN基功率器件，垂直结构的GaN基功率器件有着显著的优势:不需要通过牺牲芯片面积来获得较高的反向击穿电压，并且由于电场峰值远离器件表面，器件有很好的可靠性以及优良的热稳定性。
[0004]MPS 二极管兼具PIN 二极管和肖特基二极管(SBD)的优势。当前，GaN基MPS功率二极管一般在硅衬底上制备。然而，由于硅与GaN之间存在较大的位错密度以及在硅衬底上制备出较薄的GaN漂移区需要很高的工艺复杂度，基于此法制备的GaN MPS器件很难获得良好的电学指标。
【发明内容】
[0005]本发明的目的在于提供一种电学指标良好、制备工艺简单的GaN基混合PIN肖特基二极管及其制备方法。
[0006]本发明提供GaN基混合PIN肖特基二极管，包括:
GaN衬底，其具有第一导电类型和第一掺杂浓度；
第一导电类型GaN外延层，其具有第二掺杂浓度，形成于所述GaN衬底上，其中，所述第二掺杂浓度小于所述第一掺杂浓度；
多个第二导电类型GaN结构层，其以一定间隔形成于所述第一导电类型GaN外延层上；多个第二导电类型GaN结构层，其以一定间隔形成于所述第一导电类型GaN外延层上；
以及，第一金属结构，形成于所述第二导电类型GaN结构层以及各第二导电类型GaN结构层之间的所述第一导电类型GaN外延层上，与所述第一导电类型GaN外延层之间形成肖特基接触。
[0007]进一步，本发明还包括:第二金属结构，位于所述GaN衬底的背面，与所述GaN衬底形成欧姆接触。
[0008]进一步，所述第一导电类型为η型，所述第二导电类型为P型。
[0009]进一步，η型GaN衬底的掺杂浓度大于I X 118Cnf3，η型GaN外延层掺杂浓度为I?10XlO16Cnf30
[00?0] 优选为，η型GaN外延层的厚度为3?50 μηι，ρ型GaN结构层的厚度为0.1?Ιμπι。[0011 ]本发明还提供上述GaN基混合PIN肖特基一■极管的制备方法，具体步骤包括:
提供具有第一导电类型和第一掺杂浓度的GaN衬底；
在所述GaN衬底上形成具有第二掺杂浓度的第一导电类型GaN外延层;在所述第一导电类型GaN外延层上形成以一定间隔分布的多个第二导电类型GaN结构层；以及，
在所述第二导电类型GaN结构层以及各所述第二导电类型GaN结构层之间的第一导电类型GaN外延层上形成第一金属结构，与所述第一导电类型GaN外延层之间形成肖特基接触。
[0012]进一步，在形成第一金属结构前，包括如下步骤:在所述GaN衬底的背面形成第二金属结构，所述GaN衬底与所述第二金属结构间形成欧姆接触。
[0013]进一步，形成多个第二导电类型GaN结构层，包括如下步骤:在所述第一导电类型GaN外延层上外延形成第二导电类型GaN外延层;在所述第二导电类型GaN外延层上形成牺牲层；以及，对所述第二导电类型GaN层进行图案化，使部分所述第一导电类型GaN外延层暴露，形成以一定间隔分布的多个第二导电类型GaN结构层。
[0014]进一步，所述第一导电类型为η型，所述第一掺杂浓度大于IX 1018cm—3。
[0015]进一步，所述第二导电类型为P型，P型GaN结构层的掺杂浓度为2X 1017cm—3。
[0016]根据本发明，能够直接在GaN基片上制备出垂直结构的MPS器件，避免了由于位错问题导致的器件性能的退化。同时，可以在不损失芯片面积的前提下，获得大的击穿电压，避免了横向结构的功率器件由于电流崩塌效应对器件可靠性的影响，有助于更好的应用在功率电子领域。
【附图说明】
[0017]图1是形成第一导电类型GaN外延层后的器件结构示意图。
[0018]图2是形成第二导电类型GaN外延层后的器件结构示意图。
[0019]图3是形成牺牲层后的器件结构示意图。
[0020]图4是形成多个第二导电类型GaN结构层后的器件结构示意图。
[0021 ]图5是形成第一金属结构后的器件结构示意图。
[0022]图6是形成第二金属结构后的器件结构示意图。
[0023]图7是GaN基混合PIN肖特基二极管制备方法的一个实施例的流程图。
[0024]图8是形成多个第二导电类型GaN结构层的流程图。
[0025]图9是GaN基混合PIN肖特基二极管制备方法的另一实施例的流程图。
【具体实施方式】
[0026]为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。在本发明的描述中，需要理解的是，术语〃上〃、〃下〃 〃〃顶〃、〃底〃等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。术语〃第一"、"第二 "仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有〃第一〃、〃第二〃的特征可以明示或者隐含地包括一个或者更多个该特征。
[0027]以下结合附图，针对本发明所涉及的GaN基混合MPS二极管进行说明。
[0028]如图5所示，GaN基混合PIN肖特基二极管包括:
GaN衬底100，其具有第一导电类型，例如可以为η型重掺杂的GaN衬底，掺杂浓度大于IX 1018cm—3，当然根据需要也可以为P型GaN衬底。
[0029]第一导电类型GaN外延层101，其形成于GaN衬底100上，具有与GaN衬底100相同的导电类型，掺杂浓度小于GaN衬底100的掺杂浓度，例如可以为2 X 116Cnf3 AaN外延层的厚度例如可以是20 pmo
[0030]多个第二导电类型GaN结构层102S其以一定间隔形成于GaN外延层101上，具有与GaN外延层101相反的导电类型。也就是说当GaN外延层101的导电类型为η型时，GaN结构层102的导电类型为P型，当GaN外延层101的导电类型为P型时，GaN结构层102的导电类型为η型。GaN结构层102的掺杂浓度可以根据不同情况而进行设定，例如P型掺杂的GaN结构层，掺杂浓度为2 X 117Cnf3XaN结构层102丨的厚度例如可以是0.5μπι。
[0031 ] 第一金属结构104，形成于GaN结构层102'以及各GaN结构层102'之间的GaN外延层101上，与GaN外延层101之间形成肖特基接触。第一金属结构104例如可以为金属镍/金复合金属结构，可以包括金、钯、银、镍及其组合等的金属。
[0032]优选地，GaN基混合MPS 二极管还包括第二金属结构105，位于GaN衬底100的背面，与GaN衬底100形成欧姆接触，如图6所示。第二金属结构105例如可以为金属钛/金复合金属结构，可以包括金、钛、钨、钽、钯及其组合等的金属。
[0033]在上述结构中可以通过掺杂硅、氧等形成η型GaN外延层，通过掺杂括镁、铍、锌等形成P型GaN外延层。
[0034]以下参照图7，针对本GaN基混合MPS二极管的制备方法的一个实施例进行说明。
[0035]在步骤SI中，提供具有第一导电类型的GaN衬底100。在本实施例中GaN衬底100的导电类型为η型，掺杂浓度优选为重掺杂，更为优选的，掺杂浓度大于I X 1018cm—3。
[0036]在步骤S2中，在GaN衬底100上形成第一导电类型GaN外延层101，即与GaN衬底100导电类型相同，掺杂浓度小于GaN衬底100的掺杂浓度。在本实施例中采用金属有机物化学气相淀积法(MOCVD)在GaN衬底100上外延20_厚的η型轻掺杂GaN外延层，掺杂浓度优选为2X 1016cm—3。可以通过掺杂硅、氧等形成η型GaN外延层。在图1中示出了形成第一导电类型GaN外延层101后的器件结构示意图。
[0037]在步骤S3中，在第一导电类型GaN外延层101上形成以一定间隔分布的多个第二导电类型GaN结构层102'。更具体地说，如图8所示，包括以下步骤:
步骤S31，在第一导电类型GaN外延层101上外延形成第二导电类型GaN外延层102，其具有与GaN外延层101相反的导电类型。也就是说当GaN外延层101的导电类型为η型时，GaN结构层102的导电类型为P型，当GaN外延层101的导电类型为P型时，GaN结构层102的导电类型为η型。在本实施例中，采用MOCVD法外延P型掺杂GaN外延层102，掺杂浓度优选为2Χ 117Cm―3，厚度优选为0.5μπι。可以通过掺杂括镁、铍、锌等形成P型GaN外延层。在图2中示出了形成第二导电类型GaN外延层102后的器件结构示意图。
[0038]步骤S32，在第二导电类型GaN外延层102上形成牺牲层103。图3是形成牺牲层后的器件结构示意图。例如，采用等离子体增强化学气相淀积法(PECVD)生长?10nm厚的氮化硅作为牺牲层103。当然也可以采用其他合适材料例如氧化硅等和常规生成方法形成牺牲层。
[0039]步骤S33，对第二导电类型GaN外延层102进行图案化。悬涂负性光刻胶，进行图形曝光，采用BCl3、Ar作为刻蚀气体，对牺牲层103以及第二导电类型GaN外延层102进行干法刻蚀，使部分第一导电类型GaN外延层101暴露，形成以一定间隔分布的多个第二导电类型GaN结构层102\最后，去除光刻胶及牺牲层103。图4示出了形成多个第二导电类型GaN结构层后的器件器件结构示意图。但是本发明不限定于此，可以采用本领域中常规光刻工艺实现第二导电类型GaN外延层102的图形化。
[0040]接下来，在步骤S4中，在第二导电类型GaN结构层102'以及第二导电类型GaN结构层102'之间的第一导电类型GaN外延层101上形成第一金属结构104。其中，第一金属结构104与第一导电类型GaN外延层101形成肖特基接触，与第二导电类型GaN结构层1021形成欧姆接触。例如，悬涂正性光刻胶，曝光出顶部电极区域，在器件顶部蒸镀金属镍/金复合金属结构。但是本发明不限定于此，第一金属结构层104可以包括金、钯、银、镍及其组合等的金属，其生成方法也可以采用本领域常用的任意合适的方法，例如溅射、蒸镀等。图5示出了形成第一金属结构后的器件结构示意图。
[0041 ]在GaN基混合MPS二极管制备方法的另一实施例中，还包括步骤S5，如图9所示，在GaN衬底100的背面形成第二金属结构105，GaN衬底100与第二金属结构105间形成欧姆接触。但是，本发明不限定于此，在另一实施例中，在步骤S4进行步骤S5，也就是说在形成第一金属结构104的前在GaN衬底100的背面形成第二金属结构105。第二金属结构105可以为一层或更多层欧姆金属。例如，第二金属结构105可以包含钛/金欧姆金属。可以使用包括但不限于铝、镍、金及其组合等的其他金属和/或合金。第二金属结构105可以使用各种方法(例如溅射、蒸镀等)中的任意方法来形成。图6是形成第二金属结构后的器件结构示意图。
[0042]上述实施例中，以n+型GaN衬底为例对GaN基混合MPS二极管的制备方法进行了说明，但是本发明不限定于此，根据需要还可以选用P型GaN衬底。
[0043]根据本发明，能够直接在GaN基片上制备出垂直结构的MPS器件，避免了由于位错问题导致的器件性能的退化。同时，可以在不损失芯片面积的前提下，获得大的击穿电压，避免了横向结构的功率器件由于电流崩塌效应对器件可靠性的影响，有助于更好的应用在功率电子领域。
[0044]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
【主权项】
1.一种GaN基混合PIN肖特基二极管，其特征在于，包括: GaN衬底，其具有第一导电类型和第一掺杂浓度； 第一导电类型GaN外延层，其具有第二掺杂浓度，形成于所述GaN衬底上，其中，所述第二掺杂浓度小于所述第一掺杂浓度； 多个第二导电类型GaN结构层，其以一定间隔形成于所述第一导电类型GaN外延层上；以及， 第一金属结构，形成于所述第二导电类型GaN结构层以及各第二导电类型GaN结构层之间的所述第一导电类型GaN外延层上，与所述第一导电类型GaN外延层之间形成肖特基接触。2.根据权利要求1所述的GaN基混合PIN肖特基二极管，其特征在于，还包括:第二金属结构，位于所述GaN衬底的背面，与所述GaN衬底形成欧姆接触。3.根据权利要求1或2所述的GaN基混合PIN肖特基二极管，其特征在于，所述第一导电类型为η型，所述第二导电类型为P型。4.根据权利要求3所述的GaN基混合PIN肖特基二极管，其特征在于，η型GaN衬底的掺杂浓度大于I X 118Cnf3，η型GaN外延层掺杂浓度为I?10 X 116Cnf3。5.根据权利要求3所述的GaN基混合PIN肖特基二极管，其特征在于，η型GaN外延层的厚度为3?50 μηι，ρ型GaN结构层的厚度为0.1?Ιμπι。6.—种GaN基混合PIN肖特基二极管的制备方法，其特征在于，包括如下步骤: 提供具有第一导电类型和第一掺杂浓度的GaN衬底； 在所述GaN衬底上形成具有第二掺杂浓度的第一导电类型GaN外延层； 在所述第一导电类型GaN外延层上形成以一定间隔分布的多个第二导电类型GaN结构层；以及， 在所述第二导电类型GaN结构层以及各所述第二导电类型GaN结构层之间的第一导电类型GaN外延层上形成第一金属结构，与所述第一导电类型GaN外延层之间形成肖特基接触。7.根据权利要求6所述GaN基混合PIN肖特基二极管的制备方法，其特征在于， 在形成第一金属结构前，包括如下步骤:在所述GaN衬底的背面形成第二金属结构，所述GaN衬底与所述第二金属结构间形成欧姆接触。8.根据权利要求6或7所述的GaN基混合PIN肖特基二极管的制备方法，其特征在于，形成多个第二导电类型GaN结构层包括如下步骤: 在所述第一导电类型GaN外延层上外延形成第二导电类型GaN外延层； 在所述第二导电类型GaN外延层上形成牺牲层；以及， 对所述第二导电类型GaN层进行图案化，使部分所述第一导电类型GaN外延层暴露，形成以一定间隔分布的多个第二导电类型GaN结构层。9.根据权利要求6或7所述的GaN基混合PIN肖特基二极管的制备方法，其特征在于，所述第一导电类型为η型，所述第一掺杂浓度大于I X 1018cm—3。10.根据权利要求9所述的GaN基混合PIN肖特基二极管的制备方法，其特征在于，所述第二导电类型为P型，P型GaN结构层的掺杂浓度为2 X 117Cnf3。
【文档编号】H01L29/868GK105870205SQ201610259220
【公开日】2016年8月17日
【申请日】2016年4月25日
【发明人】陈琳, 戴亚伟, 张宇, 李起鸣, 孙清清, 张卫
【申请人】复旦大学, 镓特半导体科技（上海）有限公司