一种基于自对准工艺的SiC MOSFET制造方法
【专利摘要】本发明公开了一种基于自对准工艺的SiC MOSFET制造方法，其包括如下步骤：首先选择n型siC外延材料；根据不同的光刻设备在外延材料表面制作对准标记；在外延材料上制作pwell层注入掩膜图形层；进行Al离子注入，在SiC内形成矩形掺杂分布的p阱区；进行P离子注入，或者注入N离子，形成n++型源区；去掉掩膜，进行RCA清洗；并再次制作掩膜，在所述n++型源区内露出Al注入区域；再次进行Al离子注入；进行结终端的掩膜制作与注入；进行RCA清洗后，再用HF或BOE去除表面的SiC层；进行栅介质生长；制作高掺杂的多晶硅层；淀积钝化层；淀积电极金属，刻蚀掉非电极处的金属。本方法可以形成非常短的沟道，并且原胞内两侧沟道对称，整个器件内沟道长度均匀；且工艺简单可控。
【专利说明】
一种基于自对准工艺的SiC MOSFET制造方法
技术领域
[0001 ] 本发明涉及一种基于自对准工艺的SiC MOSFET制造方法。
【背景技术】
[0002]SiC材料中的离子很难扩散，无法用扩散的方式进行掺杂。因此，SiC MOSFET不能像Si DM0SFET—样用双扩散的方式形成掺杂，自对准的形成沟道。一般情况下，SiC MOSFET器件的沟道形成方法是重新进行掩膜刻蚀和离子注入，通过Pwell与源区N++两次掩膜和注入，形成沟道。但是，由于SiC MOSFET器件目前的MOS栅界面态密度非常高，沟道迀电阻很大，因此必须设计短的沟道长度。这就对光刻对准工艺有非常高的要求，两次光刻之间的对准偏差会对器件性能和可靠性都产生影响。
[0003]因此，如何解决上述问题成为本领域技术人员亟需解决的技术难题。
[0004]
【发明内容】
[0005]针对现有技术中存在的问题，本发明的目的在于提供一种基于自对准工艺的SiCMOSFET制造方法，该方法可以形成非常短的沟道，并且原胞内两侧沟道对称，整个器件内沟道长度均匀;且工艺简单可控。
[0006]为实现上述目的，本发明采用以下技术方案:
一种基于自对准工艺的SiC MOSFET制造方法，所述制造方法包括如下步骤:
1)根据MOSFET的耐压强度选择η型siC外延材料；
2)根据不同的光刻设备在外延材料表面制作对准标记；
3 )在外延材料上制作pwe 11层注入掩膜图形层；
4)进行Al离子注入，在SiC内形成矩形掺杂分布的P阱区；
5)进行P离子注入，或者注入N离子，形成η++型源区；
6)去掉掩膜，进行RCA清洗;并再次制作掩膜，在所述η++型源区内露出Al注入区域；
7)再次进行Al离子注入；
8)进行结终端的掩膜制作与注入；
9)进行RCA清洗后，再用HF或BOE去除表面的SiC层；
10)进行栅介质生长；
11)制作高掺杂的多晶硅层；
12)淀积钝化层；
13 )淀积电极金属，刻蚀掉非电极处的金属。
[0007]进一步，步骤3)中的掩膜材料是介质;介质掩膜的倾角确定过程为:首先根据仿真软件Trim得到Al、Ν(或P)在Si02中的注入深度;然后根据设计的沟道长度和Α1、Ν(或P)在Si02中的注入深度确定介质掩膜的倾角。
[0008]进一步，步骤4)中Al离子注入的注入能量为40-400Kev的一系列能量。
[0009]进一步，步骤5)中P离子注入，或者注入N离子的注入能量为20_100keV内的一系列能量;注入浓度大于I E17 cm—3。
[0010]进一步，步骤7)中Al离子注入浓度大于步骤5)中P离子或N离子的注入浓度;注入能量为20-200keV的一系列的能量。
[0011 ]进一步，步骤9)具体为:首先进行热氧化工艺，热氧化生成10-20nm的Si02，再用HF或BOE去除表面的一层SiC层。
[0012]进一步，步骤10)具体为:用干氧氧化的方法生长50-60nm的S12层，温度在1200°C-1350 °C ;氧化后再进行退火，退火温度在1200 °C-1350 °C，气氛在N2O或NO。
[0013]本发明具有以下优点:
本申请的方法可以形成非常短的沟道，并且原胞内两侧沟道对称，整个器件内沟道长度均匀;且工艺简单可控。
[0014]
【附图说明】
[0015]图1为本发明的介质掩膜的倾角计算示例图；
图2为本发明在外延材料上制作pwell层注入掩膜图形层的结构示意图；
图3为本发明进行第一次Al离子注入的结构示意图；
图4为本发明形成η++型源区的结构示意图；
图5为本发明进行第二次Al离子注入的结构示意图；
图6为本发明进行结终端的掩膜制作与注入工艺的结构示意图；
图7为本发明栅介质生长的结构示意图；
图8为本发明制作高掺杂的多晶硅层的结构示意图；
图9为本发明淀积钝化层的结构示意图；
图10为本发明淀积电极金属的结构示意图。
[0016]
【具体实施方式】
[0017]下面，参考附图，对本发明进行更全面的说明，附图中示出了本发明的示例性实施例。然而，本发明可以体现为多种不同形式，并不应理解为局限于这里叙述的示例性实施例。而是，提供这些实施例，从而使本发明全面和完整，并将本发明的范围完全地传达给本领域的普通技术人员。
[0018]为了易于说明，在这里可以使用诸如“上”、“下”“左” “右”等空间相对术语，用于说明图中示出的一个元件或特征相对于另一个元件或特征的关系。应该理解的是，除了图中示出的方位之外，空间术语意在于包括装置在使用或操作中的不同方位。例如，如果图中的装置被倒置，被叙述为位于其他元件或特征“下”的元件将定位在其他元件或特征“上” O因此，示例性术语“下”可以包含上和下方位两者。装置可以以其他方式定位(旋转90度或位于其他方位)，这里所用的空间相对说明可相应地解释。
[0019]如图1所示，本发明为一种基于自对准工艺的SiCMOSFET制造方法;设计了SiC的平面型短沟道MOSFET器件结构，应用自对准的方法，用相同的掩膜分别进行不同类型离子的两次注入，形成沟道。这种方法可以形成非常短的沟道，并且原胞内两侧沟道对称，整个器件内沟道长度均匀。工艺简单可控。介质掩膜的倾角控制是本工艺的关键，需要根据设计的沟道长度和Al、N(或P)在S12中的注入深度而定。Al、N(或P)在Si02中的注入深度可以根据仿真软件Trim准备得到。如果Al离子在Si02中的注入深度为1.2μπι，Ν(或P)在S12中的注入深度为0.2μηι，而设计的沟道长度为0.5μηι，则可以计算得到掩膜的倾角为64°。其他能量的计算方法类似。
[0020]本方法分为如下步骤:
步骤一:首先是准备η型siC外延材料，材料的浓度与厚度根据MOSFET的耐压而定。对600V-10kV的器件而言，一般浓度在lE14-2E16cm—3之间，厚度在5um-120um之间。
[0021 ]步骤二:在外延材料表面制作对准标记，对准标记的形式根据不同的光刻设备而定，如nikon、ASML、或其他光刻设备，制作方法为领域内的工程师所熟知。
[0022]步骤三:如图2所示，在外延材料上制作pwell层注入掩膜图形(层)，掩膜材料是介质，厚度要满足注入阻挡的要求，如2mi S12可以阻挡400keV的Al离子注入。介质掩膜的倾角控制是本工艺的关键，需要根据设计的沟道长度和A1、N(或P)在S12中的注入深度而定。Al、N(或P)在S12中的注入深度可以根据仿真软件Trim准备得到。如果Al离子在S12中的注入深度为1.2μηι，Ν(或P)在S12中的注入深度为0.2μηι，而设计的沟道长度为0.5μηι，则可以计算得到掩膜的倾角为64°。
[0023]步骤四:如图3所示，进行Al离子注入。注入能量为40-400Kev的一系列能量，目的是在SiC内形成矩形掺杂分布的P阱区。注入能量可以更大，但同时掩膜的厚度也要相应的增加，同时掩膜的倾角要重新计算得到。掺杂分布的形式可以是整个注入区都均匀分布，如
0.5-5E17cm—3，或者在离表面附近10nm内为0.5-5E17 cm—3，在10nm外浓度可以高一些。表面附近的浓度根据器件阈值电压的设计而定。在掩膜的倾角部分，也是得到带倾角的注入形貌。
[0024]步骤五:如图4所示，进行P离子注入，也可以注入N离子，形成η++型源区。注入能量为20-100keV内的一系列能量，目的是形成高掺杂的η型源区，降低电阻和形成低欧姆接触。浓度可以为大于I Ε17 cm—3。同样，在掩膜的倾斜部分，高度比较低的地方也透过掩膜注入到了 SiC体内。根据与P型透过倾斜部分注入到SiC体内的长度差，就得到了沟道部分。
[0025]步骤六:去掉掩膜，进行RCA清洗。再次制作掩膜，在η++源区内露出Al注入区域。
[0026]步骤七:如图5所示，进行Al离子注入。注入能量为20_200keV之间，也是一系列的能量组，浓度大于以上P注入的浓度，目的是形成高导电区，降低导通电阻与欧姆接触电阻。
[0027]步骤八:如图6所示，进行结终端的掩膜制作与注入工艺。结终端结构可以是场限环(FLR)结构或结终端扩展(JTE)结构，或其他。制作方式是本领域内工程师所熟知，本申请以场限环结构示意。
[0028]步骤九:进行RCA清洗，HF或BOE处理。进行热氧化工艺，热氧化大概生成10-20nm的S12,再用HF或BOE去除。这样就去除了表面很薄的一层SiC层。
[0029]步骤十:如图7所示，栅介质生长。用热氧化的方法生长50-60nm的S12层，本申请采用干氧氧化的方法，温度在1200°C_1350°C为佳。氧化后再进行退火(POA)，退火温度也是在1200°C-1350°C为佳，气氛在N2O或NO为佳。POA退火可以有效钝化界面缺陷，减少界面态。是MOSFET的关键工艺。
[0030]以下的工艺流程为常规的MOSFET制作流程，为本领域内工程师所熟知。
[0031 ]步骤十一:如图8所不，制作尚惨杂的多晶娃层。多晶娃惨杂可以是CVD生长时临场掺杂，也可以在淀积后再进行注入退火形成掺杂，这个工艺为本领域内工程师所熟知。然后进行多晶硅的刻蚀和图形化，形成栅接触。
[0032]步骤十二:如图9所示，淀积钝化层，如200nmSi02。背面淀积金属，进行快速热退火形成欧姆接触。源区进行光刻、刻蚀，刻蚀出介质窗口，在窗口内淀积金属并通过光刻刻蚀的方法图形化。再进行快速热退火，在源区形成欧姆接触。淀积第二层钝化层，如S12/SiN，厚度分别为200nm/300nm，或者可以是S1xNy，在源区、栅电极区刻蚀出窗口。此工艺为本领域内工程师所熟知。
[0033]步骤十三:如图10所示，淀积电极金属，如Ti/Al，厚度分别为100-200nm/4-5ym，刻蚀掉非电极处的金属。进行聚酰亚胺的涂布和图形化，再进行烘烤固化，形成有效的表面钝化保护层。此工艺为本领域内工程师所熟知。最后淀积背面的电极金属，如可以为TiNiAg或VNiAg等。此工艺为本领域内工程师所熟知。此图中栅电极处的金属没有示意，但是本领域内工程师所熟知。
[0034]上面所述只是为了说明本发明，应该理解为本发明并不局限于以上实施例，符合本发明思想的各种变通形式均在本发明的保护范围之内。
【主权项】
1.一种基于自对准工艺的SiCMOSFET制造方法，其特征在于，所述制造方法包括如下步骤: 1)根据MOSFET的耐压强度选择η型siC外延材料； 2)根据不同的光刻设备在外延材料表面制作对准标记； 3)在外延材料上制作pwelI层注入掩膜图形层； 4)进行Al离子注入，在SiC内形成矩形掺杂分布的P阱区； 5 )进行P离子注入，或者注入N离子，形成η++型源区； 6)去掉掩膜，进行RCA清洗;并再次制作掩膜，在所述η++型源区内露出Al注入区域； 7)再次进行Al离子注入； 8)进行结终端的掩膜制作与注入； 9)进行RCA清洗后，再用HF或BOE去除表面的SiC层； 10)进行栅介质生长； 11)制作高掺杂的多晶硅层； 12)淀积钝化层； 13 )淀积电极金属，刻蚀掉非电极处的金属。2.根据权利要求1所述的基于自对准工艺的SiCMOSFET制造方法，其特征在于，步骤3)中的掩膜材料是介质;介质掩膜的倾角确定过程为:首先根据仿真软件Trim得到AUN(SP)在Si02中的注入深度;然后根据设计的沟道长度和Al、N(或P)在Si02中的注入深度确定介质掩膜的倾角。3.根据权利要求1所述的基于自对准工艺的SiCMOSFET制造方法，其特征在于，步骤4)中Al离子注入的注入能量为40-400Kev的一系列能量。4.根据权利要求1所述的基于自对准工艺的SiCMOSFET制造方法，其特征在于，步骤5)中P离子注入，或者注入N离子的注入能量为20-100keV内的一系列能量；注入浓度大于IEl7 cm—3。5.根据权利要求1所述的基于自对准工艺的SiCMOSFET制造方法，其特征在于，步骤7)中Al离子注入浓度大于步骤5)中P离子或N离子的注入浓度;注入能量为20-200keV的一系列的能量。6.根据权利要求1所述的基于自对准工艺的SiCMOSFET制造方法，其特征在于，步骤9)具体为:首先进行热氧化工艺，热氧化生成10_20nm的S12,再用HF或BOE去除表面的一层SiC 层。7.根据权利要求1所述的基于自对准工艺的SiCMOSFET制造方法，其特征在于，步骤10)具体为:用干氧氧化的方法生长50-60nm的S12层，温度在1200°c-1350°c;氧化后再进行退火，退火温度在1200 0C-1350 °C,气氛在N2O或NO。
【文档编号】H01L21/04GK105895511SQ201610275559
【公开日】2016年8月24日
【申请日】2016年4月29日
【发明人】倪炜江
【申请人】北京世纪金光半导体有限公司