一种超薄封装元件及其制作工艺的制作方法
【专利摘要】本发明公开了一种超薄封装元件，包括塑封体以及封装在塑封体内的芯片、金属凸点、镀银层、镀NiPdAu层和铜连接层，芯片、金属凸点、镀银层、铜连接层和镀NiPdAu层构成了电路的电源和信号通道，所述的铜连接层有多个，每个铜连接层的上表面和下表面分别设置有镀银层和镀NiPdAu层，所述的多个镀银层相互独立，所述的芯片焊接面设置有多个金属凸点，芯片通过金属凸点与多个镀银层同时连接，由于可以免电镀、免贴膜，生产成本可以大幅降低，产品更有竞争力；还公开了上述封装元件的制作工艺，通过电镀银之后倒装上芯的方法，缩短了制作周期，更好地实现芯片与载体的互联，使I/O更加密集，成本更低。
【专利说明】一种超薄封装元件及其制作工艺
[0001]
技术领域
[0002]本发明属于集成电路封装技术领域，具体涉及一种超薄封装元件及其制作工艺。
【背景技术】
[0003]集成电路的QFN(Quad Flat No-leadPackage，方形扁平无引脚封装)和DFN(DualFlat Package，双侧引脚扁平封装)近几年随着通讯设备(如基站、交换机)、智能手机、便携式设备(如平板电脑)、可穿戴设备(如智能手表、智能眼镜、智能手环等)的普及而迅速发展，特别适用于有高频、高带宽、低噪声、高导热、小体积、高速度等电性需求的大规模集成电路的封装。
[0004]QFN/DFN有效地利用了引线脚的封装空间，从而大幅度地提高了封装效率。该封装由于引线短小、塑封体尺寸小、封装体薄，可以使CPU体积缩小30%-50%，同时具有良好的散热性能。
[0005]传统的QFN/DFN主要存在以下不足:一是设计及制作周期长，成本比较高；二是凸点的排布以及I/O的密集程度受到框架设计及框架制造工艺的限制；三是框架在腐蚀变薄后，在模具内有滑动的风险，封装可靠性得不到保障；四是传统的QFN/DFN产品厚度仍然比较大，无法满足当前的便携式设备对小体积、高密度封装的需求。
【发明内容】
[0006]本发明的目的之一是针对上述现有技术的不足，提供一种基于Flip-chip连接的免贴膜、免电镀的超薄的封装元件。
[0007]本发明解决其技术问题所采用的技术方案是:一种超薄封装元件，包括塑封体以及封装在塑封体内的芯片、金属凸点、镀银层、镀NiPdAu层和铜连接层，芯片、金属凸点、镀银层、铜连接层和镀NiPdAu层构成了电路的电源和信号通道，所述的铜连接层有多个，每个铜连接层的上表面和下表面分别设置有镀银层和镀NiPdAu层，所述的多个镀银层相互独立，所述的芯片焊接面设置有多个金属凸点，芯片通过金属凸点与多个镀银层同时连接。
[0008]所述的一种超薄封装元件，其镀银层和镀NiPdAu层的厚度为3 — 5um。
[0009]所述的一种超薄封装元件，其塑封体的厚度小于0.35mm。
[0010]所述的一种超薄封装元件，其铜连接层下端的一组相对边设置有倒角。
[0011 ] 所述的一种超薄封装元件，其倒角为直角倒角。
[0012]本发明的另一个目的是提供一种上述超薄的封装元件的制作工艺，该生产方法制作出来的封装元件制作周期短、成本较低、I/O的密集程度和封装可靠性更高。
[0013]本发明解决其技术问题所采用的技术方案是:一种超薄封装元件的制作工艺，按照如下步骤进行
a)、框架镀NiPdAu:在引线框架上镀一层3 — 5um厚度的NiPdAu ； b)、生长铜倒角连接层:在镀NiPdAu层上生长一层厚度为50—10um的铜连接层，并将铜连接层下端的一组相对边腐蚀成倒角形状；
c)、铜连接层镀银:在铜连接层上表面镀一层厚度为3— 5um的镀银层；
d)、晶圆减薄:减薄至厚度为50μ m— 200 μ m，粗糙度Ra为0.10—0.05mm ；
e)、划片:厚度在150μπι以上晶圆与普通集成电路扁平封装件划片工艺相同，但厚度在150 μm以下晶圆，使用双刀划片机划片；
f)、芯片上做金属凸点以及上芯:在芯片上用植球的方式做出金属凸点，
倒装上芯后直接和引线框架连通；
g)、塑封:塑封料填充满铜连接层下端的倒角凹槽，形成有效的防拖拉结构；
h)、框架腐蚀:用化学溶液腐蚀掉全部引线框架，直至露出镀NiPdAu层；
i)、切割，包装。
[0014]所述的一种超薄封装元件的制作工艺，其步骤b)中的铜连接层采用A194。
[0015]本发明的有益效果是:封装元件将镀NiPdAu层作为与外部电路的信号连接通道，相当于普通封装的“管脚”，可以省去电镀环节，增加了一层铜连接层，塑封之后，塑封料填充满铜倒角层的凹槽，形成有效的防拖拉结构，同时降低了塑封料压力，增加了塑封料与金属框架的接合面积，提高了封装的可靠性。
[0016]本发明通过电镀银之后倒装上芯的方法，实现了框架图形设计可在框架制作时期就完成，缩短了制作周期，更好地实现芯片与载体的互联，使I/o更加密集，成本更低。
【附图说明】
[0017]图1为引线框架的剖面图；
图2为引线框架镀NiPdAu后的剖面图；
图3为引线框架的镀NiPdAu层上生长出铜连接层并腐蚀出倒角后的剖面图；
图4为铜连接层上镀银后的剖面图；
图5为芯片减薄划片后的剖面图；
图6为芯片植金属凸点后的剖面图；
图7为倒装上芯后的剖面图；
图8为产品塑封后的剖面图；
图9为产品腐蚀框架后的产品成品的剖面图。
[0018]各附图标记为:1 一引线框架，2—金属凸点，3—芯片，4一塑封体，5—链银层，6—镀NiPdAu层，7—铜连接层。
【具体实施方式】
[0019]下面结合附图对本发明作进一步详细说明。
[0020]参照图9所示，本发明公开了一种超薄封装元件，包括塑封体4以及封装在塑封体4内的芯片3、金属凸点2、镀银层5、镀NiPdAu层6和铜连接层7，芯片3、金属凸点2、镀银层5、铜连接层7和镀NiPdAu层6构成了电路的电源和信号通道，所述的铜连接层7有多个，每个铜连接层7的上表面和下表面分别设置有镀银层5和镀NiPdAu层6，所述的多个镀银层5相互独立，所述的芯片3焊接面设置有多个金属凸点2，芯片3通过金属凸点2与多个镀银层5同时连接。
[0021]进一步，所述的镀银层5和镀NiPdAu层6的厚度为3—5um，大大降低了 QFN/DFN封装产品的厚度，可将塑封体4的厚度设置为小于0.35mm,而传统的QFN/DFN封装体厚度在
0.7mm以上，本发明提供的技术可使封装体厚度减小100%。
[0022]更进一步，铜连接层7下端的一组相对边设置有倒角，作为一种优选的实施例，还可以将倒角设置成直角倒角，不仅形成有效的防拖拉结构，塑封之后塑封料填充满铜倒角层的凹槽，形成有效的防拖拉结构，极大地降低了框架在腐蚀变薄后，在模具内滑动的风险，还大大方便了铜连接层7的加工，同时，降低了塑封料压力，增加了塑封料与金属框架的接合面积，封装可靠性大幅提升。
[0023]—种超薄封装元件的制作工艺，按照如下步骤进行:
第一步、框架镀NiPdAu
如图1所示，在引线框架I上镀一层3 — 5um厚度的NiPdAu，从而得到如图2所示的镀NiPdAu 层 6。
[0024]第二步、生长铜倒角连接层
如图3所示，在镀NiPdAu层6上生长一层厚度为50 — 10um的铜连接层7，并将铜连接层7下端的一组相对边腐蚀成倒角形状，作为一种具体的实施例，铜连接层7采用牌号为A194的铜。
[0025]第三步、铜连接层7镀银
如图4所示，在铜连接层7上表面镀一层厚度为3 — 5um的镀银层5。
[0026]第四步、晶圆减薄
减薄至厚度为50 μ m一200 μ m，粗糙度Ra为0.10一0.05mm。
[0027]第五步、划片
厚度在150μπι以上晶圆与普通集成电路扁平封装元件划片工艺相同，但厚度在150 μπι以下晶圆，使用双刀划片机划片。
[0028]第六步、芯片3上做金属凸点2以及上芯
如图5、图6所示，在芯片3上用植球的方式做出金属凸点2，倒装上芯后直接和引线框架I连通，得到如图7所示产品。
[0029]第七步、塑封
塑封料填充满铜连接层7下端的倒角凹槽，形成有效的防拖拉结构，
得到如图8所示产品。
[0030]h)、框架腐蚀
用化学溶液腐蚀掉全部引线框架1，直至露出镀NiPdAu层6，得到如图9 所不广品。
[0031]i)、切割，包装。
[0032]此步骤同常规方法。
[0033]本发明采用普通框架即可完成产品制作流程，无需过多加工框架载体，缩短设计周期，降低成本；在凸点排布及I/O数不受框架设计及制作限制的前提下，实现了凸点排布可任意定义，更好地实现芯片与载体的互连；在图形镀银层和框架基板之间增加一层铜倒角互连层，塑封之后形成有效的防拖拉结构，极大地降低了框架在腐蚀变薄后，在模具内滑动的风险；同时降低了塑封料压力，增加了塑封料与金属框架的接合面积，封装可靠性大幅提升。
[0034]传统的QFN/DFN框架，为了防止塑封时发生“溢胶”，在框架背面贴有一层膜，而本发明由于框架上面镀了一层NiPdAu，可以起到隔离塑封料的作用，塑封后腐蚀掉框架，同样可以起到防止“溢胶”的作用，这样就可以省去框架厂商“贴膜”的过程。
[0035]由于本发明提供的封装元件可以免电镀、免贴膜，生产成本可以大幅降低，产品更有竞争力。
[0036]上述实施例仅例示性说明本发明的原理及其功效，以及部分运用的实施例，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
【主权项】
1.一种超薄封装元件，其特征在于:包括塑封体(4)以及封装在塑封体(4)内的芯片(3)、金属凸点(2)、镀银层(5)、镀NiPdAu层(6)和铜连接层(7)，芯片(3)、金属凸点(2)、镀银层(5)、铜连接层(7)和镀NiPdAu层(6)构成了电路的电源和信号通道，所述的铜连接层(7)有多个，每个铜连接层(7)的上表面和下表面分别设置有镀银层(5)和镀NiPdAu层(6)，所述的多个镀银层(5)相互独立，所述的芯片(3)焊接面设置有多个金属凸点(2)，芯片(3)通过金属凸点(2)与多个镀银层(5)同时连接。2.根据权利要求1所述的一种超薄封装元件，其特征在于，所述的镀银层(5)和镀NiPdAu层(6)的厚度为3 — 5um。3.根据权利要求2所述的一种超薄封装元件，其特征在于，所述的塑封体(4)的厚度小于 0.35mmη4.根据权利要求3所述的一种超薄封装元件，其特征在于，所述的铜连接层(7)下端的一组相对边设置有倒角。5.根据权利要求4所述的一种超薄封装元件，其特征在于，所述的倒角为直角倒角。6.—种如根据权利要求1所述超薄的封装元件的制作工艺，其特征在于，按照如下步骤进行: a)、框架镀NiPdAu 在引线框架(I)上镀一层3 — 5um厚度的NiPdAu ; b)、生长铜倒角连接层 在镀NiPdAu层(6)上生长一层厚度为50 — 10um的铜连接层(7)，并将铜连接层(7)下端的一组相对边腐蚀成倒角形状； c)、铜连接层(7)镀银 在铜连接层(7)上表面镀一层厚度为3 — 5um的镀银层(5); d)、晶圆减薄 减薄至厚度为50 μ m一200 μ m，粗糙度Ra为0.10一0.05mm ； e)、划片 厚度在150μπι以上晶圆与普通集成电路扁平封装元件划片工艺相同，但厚度在.150 μm以下晶圆，使用双刀划片机划片； f)、芯片(3)上做金属凸点(2)以及上芯 在芯片(3)上用植球的方式做出金属凸点(2)，倒装上芯后直接和引线框架(I)连通； g)、塑封 塑封料填充满铜连接层(7)下端的倒角凹槽，形成有效的防拖拉结构； h)、框架腐蚀 用化学溶液腐蚀掉全部引线框架(I )，直至露出镀NiPdAu层(6); i)、切割，包装 根据权利要求6所述的一种超薄封装元件的制作工艺，其特征在于，所述步骤b)中的铜连接层(7)采用A194。
【文档编号】H01L23/522GK105895615SQ201510002437
【公开日】2016年8月24日
【申请日】2015年1月5日
【发明人】宋波, 梁大钟, 施保球, 刘兴波
【申请人】广东气派科技有限公司