一种平面栅功率器件结构及其形成方法
【专利摘要】本发明提供了一种平面栅功率器件结构及其形成方法，通过光刻和刻蚀工艺形成接触孔后，先进行P型区注入以及退火工艺形成P型区，再刻蚀接触孔侧壁的掩蔽层，暴露出N型区的上表面，即可实现N型区的平面横向接触，保证N型区的接触面积，避免导通电阻等异常情况的出现，本发明在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可靠性满足要求。
【专利说明】
一种平面栅功率器件结构及其形成方法
技术领域
[0001] 本发明涉及集成电路技术领域，特别涉及一种平面栅功率器件结构及其形成方 法。
【背景技术】
[0002] 平面栅工艺在中高压功率M0SFET(金属-氧化物-半导体场效应晶体管)和IGBT(绝 缘栅双极型晶体管)等器件中一直为主流的技术。
[0003] 平面栅工艺的源区制作涉及多套光刻版和工艺制造过程。具体而言，源区加工共 涉及P阱(Pbody)、N+区、P+区、接触孔四层光刻版，成本较高。同时由于N+区、P+区、接触孔的 互套对准精度影响，多层次的对偏会影响到参数和可靠性问题。
[0004] 因此，如何在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可 靠性满足要求是本技术领域人员亟待解决的问题。
【发明内容】
[0005] 本发明的目的在于提供一种平面栅功率器件结构及其形成方法，减少光刻成本同 时使产品的参数和可靠性满足要求。
[0006] 为解决上述技术问题，本发明提供一种平面栅功率器件形成方法，包括：
[0007] 提供一半导体衬底，并在所述半导体衬底上形成栅极材料层；
[0008] 进行光刻和刻蚀工艺，在所述栅极材料层中形成第一窗口；
[0009] 进行P阱注入以及退火工艺，在所述半导体衬底中形成P阱；
[0010] 进行N型区注入以及退火工艺，在所述P阱中形成N型区；
[0011] 在所述栅极材料层上淀积掩蔽层，并进行光刻和刻蚀工艺形成第二窗口，所述第 二窗口暴露所述N型区，且所述第二窗口的横截面宽度小于所述第一窗口的横截面宽度；
[0012] 进行P型区注入以及退火工艺，在所述第二窗口的底部形成P型区，所述P型区穿透 所述N型区；
[0013] 刻蚀所述第二窗口侧壁的掩蔽层形成第三窗口，所述第三窗口暴露所述N型区的 上表面；以及
[0014] 在所述第三窗口中填充导电材料形成源极结构。
[0015] 可选的，在所述的平面栅功率器件形成方法中，所述掩蔽层是单层结构。所述掩蔽 层的材质是二氧化硅或硼磷硅玻璃。
[0016] 可选的，在所述的平面栅功率器件形成方法中，所述掩蔽层由第一子掩蔽层和形 成于所述第一子掩蔽层上的第二子掩蔽层组成。所述第一子掩蔽层的材质是氮化硅或氮氧 化硅，所述第二子掩蔽层的材质是二氧化硅或硼磷硅玻璃。
[0017] 可选的，在所述的平面栅功率器件形成方法中，形成第三窗口的步骤包括：
[0018] 湿法腐蚀所述第二窗口侧壁的第二子掩蔽层，形成第三窗口，所述第三窗口暴露 所述第一子掩蔽层；以及
[0019] 干法刻蚀所述第三窗口底部的第一子掩蔽层，使所述第三窗口暴露出所述N型区 的上表面。
[0020] 可选的，在所述的平面栅功率器件形成方法中，刻蚀所述第二窗口内的掩蔽层和 预定深度的N型区，形成所述第二窗口。所述预定深度为0. Ιμπι~Ιμπι。
[0021] 可选的，在所述的平面栅功率器件形成方法中，所述栅极材料层包括形成于所述 半导体衬底上的栅极介质层以及形成于所述栅极介质层上的栅极导电层。所述栅极介质层 的材质为二氧化硅，所述栅极导电层的材质为掺杂多晶硅。
[0022] 可选的，在所述的平面栅功率器件形成方法中，所述第一窗口暴露所述半导体衬 底，进行Ρ阱注入以及退火工艺之前，在所述第一窗口的底部形成注入阻挡层。
[0023] 可选的，在所述的平面栅功率器件形成方法中，所述第一窗口暴露所述栅极介质 层。
[0024] 本发明还提供一种平面栅功率器件，包括：
[0025]半导体衬底；
[0026] 形成于所述半导体衬底上的栅极材料层；
[0027] 形成于所述栅极材料层中的第一窗口；
[0028] 形成于所述第一窗口下方的半导体衬底中的Ρ阱；
[0029]形成于所述Ρ阱中的Ν型区；
[0030]形成于所述栅极材料层上的掩蔽层；
[0031 ]暴露所述Ν型区的第二窗口，所述第二窗口的横截面宽度小于所述第一窗口的横 截面宽度；
[0032] 形成于所述第二窗口底部的Ρ型区，所述Ρ型区穿透所述Ν型区；
[0033]与所述第二窗口连通的第三窗口，所述第三窗口的横截面宽度大于所述第二窗口 的横截面宽度，以暴露所述Ν型区的上表面;以及 [0034]填充于所述第三窗口中的源极结构。
[0035] 可选的，在所述的平面栅功率器件中，所述掩蔽层是单层结构。所述掩蔽层的材质 是二氧化硅或硼磷硅玻璃。
[0036] 可选的，在所述的平面栅功率器件中，所述掩蔽层由第一子掩蔽层和形成于所述 第一子掩蔽层上的第二子掩蔽层组成。所述第一子掩蔽层的材质是氮化硅或氮氧化硅，所 述第二子掩蔽层的材质是二氧化硅或硼磷硅玻璃。
[0037]可选的，在所述的平面栅功率器件中，形成第三窗口的步骤包括：
[0038]湿法腐蚀所述第二窗口侧壁的第二子掩蔽层，形成第三窗口，所述第三窗口的底 部暴露所述第一子掩蔽层；以及
[0039]干法刻蚀所述第三窗口底部的第一子掩蔽层，使所述第三窗口暴露出所述Ν型区 的上表面。
[0040]可选的，在所述的平面栅功率器件中，所述栅极材料层包括形成于所述半导体衬 底上的栅极介质层以及形成于所述栅极介质层上的栅极导电层。所述栅极介质层的材质为 二氧化硅，所述栅极导电层的材质为掺杂多晶硅。
[0041 ]可选的，在所述的平面栅功率器件中，所述第一窗口暴露所述半导体衬底，所述平 面栅功率器件还包括形成于所述第一窗口底部的注入阻挡层。
[0042] 可选的，在所述的平面栅功率器件中，所述第一窗口暴露所述栅极介质层。
[0043] 与现有技术相比，本发明提供的平面栅功率器件结构及其形成方法具有如下优 占 .
[0044] 1、在本发明提供的平面栅功率器件结构中，第三窗口暴露出Ν型区的上表面，使得 源极与Ν型区接触充分，可以解决Ν型区接触不足导致的电流密度减少的问题，避免导通电 阻(Rdson)等异常情况的出现;进一步的，所述掩蔽层由第一子掩蔽层和形成于所述第一子 掩蔽层上的第二子掩蔽层组成，所述第一子掩蔽层的材质是氮化硅或氮氧化硅，使得栅极 材料层侧壁被其充分保护，可避免由于光刻对偏或接触孔过腐蚀导致的源极和栅极短路， 从而避免栅源(GS)失效等异常的发生；
[0045] 2、在本发明提供的平面栅功率器件形成方法中，通过光刻和刻蚀工艺形成第二窗 口即接触孔后，先进行P型区注入以及退火工艺形成P型区，再刻蚀接触孔侧壁的掩蔽层，使 掩蔽层横向侵蚀，暴露出N型区的上表面，即可实现N型区的平面横向接触，保证N型区的接 触面积，避免导通电阻(Rdson)等异常情况的出现。即，通过P阱和接触孔光刻版，利用选择 性腐蚀技术，在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可靠性满 足要求。
【附图说明】
[0046] 图1是本发明一实施例中平面栅功率器件形成方法的流程示意图；
[0047] 图2~11是本发明一实施例中平面栅功率器件形成过程中的剖面结构示意图；
[0048] 图中标记：
[0049] 100-半导体衬底；
[0050] 101-P 阱；102-N 型区；103-P 型区；
[0051 ] 110-栅极材料层;111-栅极介质层;112-栅极导电层；
[0052] 130-注入阻挡层；
[0053] 150-掩蔽层;151-第一子掩蔽层;152-第二子掩蔽层；
[0054] 201-第一窗口； 202-第二窗口； 202-第二窗口。
【具体实施方式】
[0055] 为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明 的【具体实施方式】做详细的说明。
[0056] 在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以 很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况 下做类似推广，因此本发明不受下面公开的具体实施的限制。
[0057]参见图1，并结合图2至图11所示，本发明实施例提供一种平面栅功率器件结构形 成方法，包括如下步骤：
[0058] S11:提供一半导体衬底100,并在所述半导体衬底100上形成栅极材料层110;
[0059 ] S12:进行光刻和刻蚀工艺，在栅极材料层110中形成第一窗口 201;
[0060] S13:进行P阱注入以及退火工艺，在半导体衬底100中形成P阱101;
[0061] S14:进行N型区注入以及退火工艺，在P阱101中形成N型区102;
[0062] S15:在栅极材料层110上淀积掩蔽层150,并进行光刻和刻蚀工艺形成第二窗口 202，所述第二窗口 202暴露所述N型区102;
[0063] S16:进行P型区注入以及退火工艺，在第二窗口 202底部形成P型区103,所述P型区 103穿透所述N型区102;
[0064] S17:刻蚀第二窗口 202侧壁的掩蔽层150，形成第三窗口 203，所述第三窗口 203暴 露所述N型区102的上表面102a;以及
[0065] S18:在第三窗口 203中填充导电材料形成源极结构。
[0066] 在本发明提供的平面栅功率器件形成方法中，通过光刻和刻蚀工艺形成第二窗口 后，先进行P型区注入以及退火工艺形成P型区，再刻蚀所述第二窗口侧壁的掩蔽层，即使掩 蔽层横向侵蚀，暴露出N型区的上表面，即可实现N型区的平面横向接触，保证N型区的接触 面积，避免导通电阻等异常情况的出现。即，本发明通过P阱和接触孔光刻版，利用选择性腐 蚀技术，在减少光刻成本情况下保证器件的结构实现，同时使产品的参数和可靠性满足要 求。
[0067] 参见图11，结合图2至图9所示，本发明实施例提供一种平面栅功率器件结构，包 括：
[0068] 半导体衬底100;
[0069 ]形成于所述半导体衬底100上的栅极材料层110;
[0070] 形成于所述栅极材料层110中的第一窗口 201;
[0071] 形成于所述第一窗口 201下方的半导体衬底100中的P阱101;
[0072] 形成于所述P阱101中的N型区102;
[0073]形成于所述栅极材料层110上的掩蔽层150;
[0074]暴露所述N型区102的第二窗口 202，所述第二窗口 202的横截面宽度小于所述第一 窗口 201的横截面宽度；
[0075] 形成于所述第二窗口 202底部的P型区103，所述P型区103穿透所述N型区102;
[0076]与所述第二窗口 202连通的第三窗口 203，所述第三窗口 203的横截面宽度大于所 述第二窗口 202的横截面宽度，以暴露所述N型区102的上表面102a;以及 [0077]填充于所述第三窗口 203中的源极结构。
[0078]在本发明提供的平面栅功率器件结构中，所述第三窗口暴露出N型区的上表面，使 得源极与N型区接触充分，可以解决N型区接触不足导致的电流密度减少的问题，避免导通 电阻等异常情况的出现。
[0079] 所述栅极材料层110包括形成于所述半导体衬底100上的栅极介质层111以及形成 于所述栅极介质层111上的栅极导电层112。优选的，所述栅极介质层111的材质为二氧化 硅，所述栅极导电层112为掺杂多晶硅层。本实施例中，在刻蚀栅极导电层112之后，还刻蚀 所述栅极介质层111，因此所述第一窗口 201暴露所述半导体衬底100。相应的，所述平面栅 功率器件结构还包括形成于所述第一窗口201底部的注入阻挡层130。在另一实施例中，第 一窗口 201中的栅极介质层111予以保留部分或者全部，直接将该栅极介质层111作为P阱注 入工艺的注入阻挡层。
[0080] 所述掩蔽层150可以是单层结构，也可以是双层结构。若所述掩蔽层150是单层结 构，那么掩蔽层150优选采用二氧化硅或硼磷硅玻璃(BPSG)。若所述掩蔽层150为双层结构， 那么所述掩蔽层150由第一子掩蔽层151和形成于第一子掩蔽层151之上的第二子掩蔽层 152组成，所述第一子掩蔽层151起隔离作用，所述第二子掩蔽层152则起吸潮作用。所述第 一子掩蔽层151为氮化硅或氮氧化硅，所述第二子掩蔽层152为二氧化硅或硼磷硅玻璃 (BPSG)。本实施例中，由于所述掩蔽层150为双层结构，因而后续刻蚀时分两步进行:先是湿 法腐蚀第二窗口 202侧壁的第二子掩蔽层152，形成第三窗口 203，所述第三窗口的横截面宽 度W2大于第二窗口区的横截面宽度W1，所述第三窗口 203底部暴露出第一子掩蔽层151;接 着，干法刻蚀所述第三窗口 203底部的第一子掩蔽层151和注入阻挡层130，使第三窗口 203 底部暴露出N型区102的上表面102a。
[0081]下面结合图2至图11更详细的描述本发明实施例的平面栅功率器件结构及其形成 方法。
[0082]首先，结合图1和图2所不，提供一半导体衬底100。所述半导体衬底100可以是娃衬 底、锗硅衬底、m-v族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。本 实施例中，所述半导体衬底100采用的是硅衬底，并且，所述半导体衬底100中形成有耐压环 结构。当然，所述半导体衬底1 〇〇中还可以形成有M0SFET、IGBT、肖特基等公知的半导体器 件。此外，所述半导体衬底100还可以根据所需产品的特性进行一定杂质量的N型和/或P型 掺杂。
[0083] 接着，结合图1和3所示，在所述半导体衬底100上形成栅极材料层110。所述栅极材 料层110包括形成于所述半导体衬底100上的栅极介质层111以及形成于所述栅极介质层 111上的栅极导电层112。所述栅极介质层111的材质为二氧化硅，厚度为丨00A~2000A，采 用热氧化工艺形成。优选的，所述栅极介质层111采用掺氯氧化(即含有氯、氧的氛围下进行 氧化)工艺形成，掺氯氧化可以有效减少氧化层中杂质，提高栅极介质层质量。另外，由于栅 极介质层111生长温度越高质量越好，因此，栅极介质层111的生长温度优选在1000°c~ 1300 °C之间。所述栅极导电层112的厚度为1 〇〇(>A-15:0001。所述栅极导电层112优选为掺 杂多晶硅层。具体的，可以先淀积不掺杂多晶硅，后采用离子注入对不掺杂多晶硅进行掺 杂;或者，先淀积不掺杂多晶硅，后采用磷预淀积工艺对其进行掺杂;再或者，采用边淀积多 晶硅边掺杂的原位掺杂方式。
[0084] 接着，结合图1和图4所示，采用P阱光刻版(Pbody mask)进行光刻工艺，并刻蚀所 述栅极材料层110，形成第一窗口 201，此第一窗口 201可称为P阱(Pbody)窗口。本实施例中， 刻蚀栅极导电层112之后，还刻蚀所述栅极介质层111，形成的第一窗口 201暴露所述半导体 衬底100。在本发明另一实施例中，刻蚀栅极导电层112之后，也可以选择刻蚀部分栅极介质 层111或者不刻蚀栅极介质层111，从而将全部栅极介质层或者剩余的栅极介质层保留作为 后续P阱注入工艺的注入阻挡层。作为一个非限制的例子，本步骤采用的是干法各项异性刻 蚀，本领域技术人员可通过有限次试验获知具体的工艺参数。
[0085]接着，结合图1和图5所示，进行P阱注入以及退火工艺，在第一窗口 201下方的半导 体衬底100中形成P阱(Pbody)lOl。所述P阱101的横截面宽度大于第一窗口 201的横截面宽 度，此处，所提及的横截面宽度是指平行于半导体衬底100表面方向的截面宽度。P阱注入工 艺的注入能量优选为60Kev~150Kev，注入剂量优选为lE13/cm2~lE15/cm2,退火工艺的温 度优选为l〇〇〇°C~1300Γ。本实施例中，刻蚀栅极导电层之后，还刻蚀尽所述栅极介质层， 因此，进行P阱注入以及退火工艺之前，先在第一窗口 201底部生长注入阻挡层130,所述注 入阻挡层130可以利用氧化工艺形成。
【申请人】研究发现，由于所述注入阻挡层130需要作为 注入掩蔽层使用，厚度太薄无法起到减少注入损伤的作用，厚度太厚则会导致注入不充分， 因而优选的厚度是100A~800A，但应理解，亦可根据实际的注入能量、剂量来调整注入阻 挡层130的厚度。需要说明的是，本实施例中是将栅极介质层111刻蚀掉暴露出半导体衬底 100,故而额外形成注入阻挡层130,如果在前述步骤中栅极介质层111予以保留部分或者全 部，那么也可以直接将该栅极介质层111作为P阱注入工艺的注入阻挡层，无需再额外形成 注入阻挡层130。尤其是栅极介质层111厚度小于800A时，优选直接采用该栅极介质层111 作为注入阻挡层，此情形下栅极介质层111厚度适宜，且减少了工艺步骤。
[0086] 接着，结合图2和图6所示，进行N型区注入以及退火工艺，以在P阱101内形成N型区 102,所述N型区102的深度和横截面宽度小于所述P阱101的深度和横截面宽度。优选的，N型 区注入工艺中，注入的元素为As或P，注入能量为60Kev~150Kev，注入剂量lE14/cm2~ lE16/cm2,退火工艺的温度为900°C~1300°C。
[0087] 接着，结合图2和图7所示，在所述栅极导电层112上淀积掩蔽层150。所述掩蔽层 150可以是单层结构，例如是单层的二氧化硅或硼磷硅玻璃(BPSG)。所述掩蔽层150也可以 是双层结构，由第一子掩蔽层151和形成于第一子掩蔽层151之上的第二子掩蔽层152组成， 所述第一子掩蔽层151起隔离作用，所述第二子掩蔽层152则起吸潮作用。所述第一子掩蔽 层151例如为氮化硅或氮氧化硅层等，所述第一子掩蔽层151的厚度为1〇〇Α~500()Α。所述 第二子掩蔽层152例如为二氧化硅或BPSG，所述第二子掩蔽层152的厚度为 2000人~丨5000A。所述第二子掩蔽层152例如采用化学气相淀积(CVD)工艺形成，化学气相 源含SiH4、B2H6和PH3,其中，SiH4主要提供BPSG中的Si02，B2H6主要提供BPSG中的B成分（以 B203形式存在），PH3主要提供BPSG中的P成分（以P205形式存在），所述BPSG中Si02、B203、 P205形成三元氧化系统，以此可形成具有良好台阶覆盖能力、低温回流、吸杂吸潮作用的氧 化保护层。
【申请人】研究发现，BPSG流动依赖膜的组份、流动温度、流动时间和流动气氛。BPSG 中硼⑶质量浓度增加1 %，所需的回流温度降低40°C，同时，BPSG中B质量百分比超过5%后 薄膜吸湿性变强，导致薄膜不稳定，因此，所述BPSG中B的质量百分比优选为1 %~5%。申请 人进一步研究发现，BPSG中磷(P)的含量越高，其回流后的平坦化效果更佳，同时，BPSG中P 的含量越高，吸潮效果更佳，但吸潮会形成磷酸，会对后续的金属进行腐蚀，因此，所述BPSG 中P的含量优选不超过6%，例如，BPSG中P的质量百分比为2~6%。实验发现，BPSG中由于含 B和P，其腐蚀速率比纯二氧化硅要快。
[0088]接着，结合图2和图8所示，采用接触孔光刻版(contact mask)进行光刻工艺，刻蚀 第二窗口 202内的第二子掩蔽层152、第一子掩蔽层151、注入阻挡层130和一定深度的N型区 102,形成第二窗口 202，该第二窗口 202亦称为接触孔。此处所指光刻工艺包括涂胶、曝光以 及显影等工艺，具体的，本步骤中，先是在第二子掩蔽层152上涂胶，然后对光刻胶曝光形成 接触孔窗口图案，接着以光刻胶为掩膜从上往下依次刻蚀第二子掩蔽层152、第一子掩蔽层 151和深度为h的N型区102形成第二窗口 202。此步骤中形成的光刻胶可不必去除，留待后续 湿法腐蚀第二窗口 202侧壁的第二子掩蔽层152时作为掩膜，形成第三窗口 203之后再去除 该光刻胶即可。所述第二窗口 202暴露出N型区102,形成深度为h的台阶，如此，N型区102刻 蚀掉一部分，使后续的P型区能够穿透N型区。本实施例中，第二窗口 202的台阶的深度h为 0. him~him，但应理解，本发明并不限制该台阶的深度，可依据产品的特性调整所述台阶的 深度。在本发明其它实施例中，形成第二窗口202时也可以不刻蚀一定深度的Ν型区102,即， 仅是刻蚀第二窗口 202内的第二子掩蔽层152、第一子掩蔽层151和注入阻挡层130,从而形 成所述第二窗口。
[0089] 接着，结合图2和图9所示，进行Ρ型区注入以及退火工艺，以在第二窗口 202底部形 成Ρ型区103，所述Ρ型区103穿透所述Ρ型区102。具体的，Ρ型区注入工艺中，注入元素可以为 Bl 1或BF2，也可以是先注入Bl 1再注入BF2，注入能量优选为20Kev~lOOKev，注入剂量优选 为lE14/cm2~lE16/cm2。进一步的，所述P型注入采用的是零度角注入。所述退火工艺选择 炉管或快速退火(RTA)，退火温度为500°C~1000°C。
[0090] 接着，结合图2和图10所示，湿法腐蚀第二窗口 202侧壁的第二子掩蔽层152,形成 第三窗口 203。由于第二子掩蔽层152具有横向的腐蚀，因此所述第三窗口的横截面宽度W2 大于第二窗口区的横截面宽度W1。具体的，步骤S21中，只腐蚀第二子掩蔽层152，而并不腐 蚀第一子掩蔽层151，从而形成第三窗口 203，所述第三窗口 203底部暴露出第一子掩蔽层 151。为方便描述，将第三窗口 203底部暴露出来的第一子掩蔽层151的表面记为151a。
[0091] 接着，结合图2和图11所示，干法刻蚀所述第三窗口 203底部的第一子掩蔽层151和 注入阻挡层130，使第三窗口 203的底部暴露N型区102，为方便描述，将第三窗口 203暴露的N 型区102的上表面记为102a。如此，所述N型区102的上表面102a和部分侧面102b被暴露出 来。
[0092] 需要说明的是，本实施例中是以遮蔽层150为双层结构为例，因而分两步形成第三 窗口 203,若在其他实施例中，遮蔽层150为单层结构，那么可以利用一步湿法腐蚀工艺形成 第三窗口 203,并使得N型区102的上表面102a被暴露出来。
[0093]接下来，在第三窗口 203中淀积导电材料，所述导电材料填满所述第三窗口 203，以 形成源极。所述导电材料例如是铝金属。具体地，当在第三窗口203中淀积金属层后，功率器 件的源极结构完成，同时由于N型区102的接触充分(源极可与N型区102的上表面102a和部 分侧面102b接触），可以避免N型区102接触不足导致的电流密度减少，避免导通电阻等异常 的情况出现。进一步的，所述掩蔽层150由第一子掩蔽层151和形成于所述第一子掩蔽层151 上的第二子掩蔽层152组成，所述第一子掩蔽层151的材质是氮化硅或氮氧化硅，可起到隔 离的作用，使得栅极材料层侧壁被充分保护，避免由于光刻对偏或接触孔过腐蚀导致的源 极和栅极短路，从而避免栅源(GS)失效等异常的发生。
[0094]本发明所提供的功率器件源区结构及其形成方法，可以运用于功率M0SFET、 CM0SFET、BCD、大功率晶体管、IGBT和肖特基等产品中。
[0095]本发明实施例虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本 发明的保护范围应当以本发明权利要求所界定的范围为准。
【主权项】
1. 一种平面栅功率器件形成方法，其特征在于，包括： 提供一半导体衬底，并在所述半导体衬底上形成栅极材料层； 进行光刻和刻蚀工艺，在所述栅极材料层中形成第一窗口； 进行P阱注入以及退火工艺，在所述半导体衬底中形成P阱； 进行N型区注入以及退火工艺，在所述P阱中形成N型区； 在所述栅极材料层上淀积掩蔽层，并进行光刻和刻蚀工艺形成第二窗口，所述第二窗 口暴露所述N型区，且所述第二窗口的横截面宽度小于所述第一窗口的横截面宽度； 进行P型区注入以及退火工艺，在所述第二窗口的底部形成P型区，所述P型区穿透所述 N型区； 刻蚀所述第二窗口侧壁的掩蔽层形成第三窗口，所述第三窗口暴露所述N型区的上表 面；以及 在所述第三窗口中填充导电材料形成源极结构。2. 如权利要求1所述的平面栅功率器件形成方法，其特征在于，所述掩蔽层是单层结 构。3. 如权利要求2所述的平面栅功率器件形成方法，其特征在于，所述掩蔽层的材质是二 氧化硅或硼磷硅玻璃。4. 如权利要求1所述的平面栅功率器件形成方法，其特征在于，所述掩蔽层由第一子掩 蔽层和形成于所述第一子掩蔽层上的第二子掩蔽层组成。5. 如权利要求4所述的平面栅功率器件形成方法，其特征在于，所述第一子掩蔽层的材 质是氮化硅或氮氧化硅，所述第二子掩蔽层的材质是二氧化硅或硼磷硅玻璃。6. 如权利要求5所述的平面栅功率器件形成方法，其特征在于，形成第三窗口的步骤包 括： 湿法腐蚀所述第二窗口侧壁的第二子掩蔽层，形成第三窗口，所述第三窗口暴露所述 第一子掩蔽层；以及 干法刻蚀所述第三窗口底部的第一子掩蔽层，使所述第三窗口暴露出所述N型区的上 表面。7. 如权利要求1所述的平面栅功率器件形成方法，其特征在于，刻蚀所述第二窗口内的 掩蔽层和预定深度的N型区，形成所述第二窗口。8. 如权利要求7所述的平面栅功率器件形成方法，其特征在于，所述预定深度为O. Ιμπι ~Ium09. 如权利要求1所述的平面栅功率器件形成方法，其特征在于，所述栅极材料层包括形 成于所述半导体衬底上的栅极介质层以及形成于所述栅极介质层上的栅极导电层。10. 如权利要求9所述的平面栅功率器件形成方法，其特征在于，所述栅极介质层的材 质为二氧化硅，所述栅极导电层的材质为掺杂多晶硅。11. 如权利要求9所述的平面栅功率器件形成方法，其特征在于，所述第一窗口暴露所 述半导体衬底，进行P阱注入以及退火工艺之前，在所述第一窗口的底部形成注入阻挡层。12. 如权利要求9所述的平面栅功率器件形成方法，其特征在于，所述第一窗口暴露所 述栅极介质层。13. -种平面栅功率器件，其特征在于，包括： 半导体衬底； 形成于所述半导体衬底上的栅极材料层； 形成于所述栅极材料层中的第一窗口； 形成于所述第一窗口下方的半导体衬底中的P讲； 形成于所述P阱中的N型区； 形成于所述栅极材料层上的掩蔽层； 暴露所述N型区的第二窗口，所述第二窗口的横截面宽度小于所述第一窗口的横截面 宽度； 形成于所述第二窗口底部的P型区，所述P型区穿透所述N型区； 与所述第二窗口连通的第三窗口，所述第三窗口的横截面宽度大于所述第二窗口的横 截面宽度，以暴露所述N型区的上表面；以及 填充于所述第三窗口中的源极结构。14. 如权利要求13所述的平面栅功率器件，其特征在于，所述掩蔽层是单层结构。15. 如权利要求14所述的平面栅功率器件，其特征在于，所述掩蔽层的材质是二氧化硅 或硼磷硅玻璃。16. 如权利要求13所述的平面栅功率器件，其特征在于，所述掩蔽层由第一子掩蔽层和 形成于所述第一子掩蔽层上的第二子掩蔽层组成。17. 如权利要求16所述的平面栅功率器件，其特征在于，所述第一子掩蔽层的材质是氮 化硅或氮氧化硅，所述第二子掩蔽层的材质是二氧化硅或硼磷硅玻璃。18. 如权利要求17所述的平面栅功率器件，其特征在于，形成第三窗口的步骤包括： 湿法腐蚀所述第二窗口侧壁的第二子掩蔽层，形成第三窗口，所述第三窗口的底部暴 露所述第一子掩蔽层；以及 干法刻蚀所述第三窗口底部的第一子掩蔽层，使所述第三窗口暴露出所述N型区的上 表面。19. 如权利要求13所述的平面栅功率器件，其特征在于，所述栅极材料层包括形成于所 述半导体衬底上的栅极介质层以及形成于所述栅极介质层上的栅极导电层。20. 如权利要求19所述的平面栅功率器件，其特征在于，所述栅极介质层的材质为二氧 化硅，所述栅极导电层的材质为掺杂多晶硅。21. 如权利要求19所述的平面栅功率器件，其特征在于，所述第一窗口暴露所述半导体 衬底，所述平面栅功率器件还包括形成于所述第一窗口底部的注入阻挡层。22. 如权利要求19所述的平面栅功率器件，其特征在于，所述第一窗口暴露所述栅极介 质层。
【文档编号】H01L29/739GK105931970SQ201610521766
【公开日】2016年9月7日
【申请日】2016年6月30日
【发明人】杨彦涛, 王平, 赵金波, 曹俊, 苑羽中
【申请人】杭州士兰集成电路有限公司