具有扩展触头的碳纳米管晶体管的制作方法
【专利摘要】一种半导体器件，包含沿着第一方向延伸以界定长度且沿着与第一方向垂直的第二方向延伸以界定高度的基板。该基板包含电介质层以及形成于电介质层上的至少一个栅极叠层。源极触头被形成于栅极叠层的第一侧的相邻处，并且漏极触头被形成于栅极叠层的相对第二侧的相邻处。碳纳米管形成于源极触头和漏极触头上。纳米管的第一部分形成源极。第二部分形成漏极。第三部分被置于源极和漏极之间，以界定沿第一方向延伸的栅极沟道。源极和漏极沿第二方向延伸，并具有比栅极沟道长的长度。
【专利说明】具有扩展触头的碳纳米管晶体管
[0001]相关申请的交叉引用
[0002]本申请涉及共同受让人的、2014年I月31日提交的专利申请序列号14/169，340，该申请全文通过引用加入本申请。
技术领域
[0003]本发明涉及半导体器件，并且更具体地涉及碳纳米管晶体管。
【背景技术】
[0004]碳纳米管场效应晶体管(CNTFET)是代替或补充传统的硅晶体管技术的强有力候选者。CNTFET性能会显著地受触头的电阻影响。因此，在源/漏电极与CNT之间的总体接触面积会影响CNTFET的性能。
[0005]为了避免高接触电阻对总体晶体管性能的限制，常规的CNTFET需要金属触头在与栅极长度(U)平行的方向上(S卩，在X轴方向上)有较长的长度(U)，如图1所示。最近的器件缩放倾向继续要求减小半导体器件的间距，该间距被定义为在两个相邻器件的栅极的中心之间的距离。在制作多栅CNTFET时，需要相邻的金属触头之间的最小距离(dc)来防止相邻的半导体器件的短路。因此，在不增加半导体的总体间距的情况下具有增大长度的金属触头的器件结构是所希望的，以便确保合适的dc。
【发明内容】
[0006]根据至少一种实施例，半导体器件包含沿着第一方向延伸以界定长度且沿着与第一方向垂直的第二方向延伸以界定高度的基板。该基板包含电介质层以及形成于电介质层上的至少一个栅极叠层。源极触头被形成于栅极叠层的第一侧的相邻处，并且漏极触头被形成于栅极叠层的相对第二侧的相邻处。碳纳米管形成于源极触头和漏极触头上。碳纳米管包含第一部分、第二部分和第三部分。第一部分与源极触头接触，以形成源极。第二部分与漏极触头接触，以形成漏极。第三部分被置于第一及第二部分之间，以形成沿第一方向延伸的栅极沟道。源极和漏极各自沿着第二方向延伸，并且具有比栅极沟道的长度更长的长度。
[0007]根据另一种实施例，一种用于制作半导体器件的方法包括在基板的电介质层上形成至少一个栅极叠层。基板沿着第一方向延伸，以界定长度，并且沿着与第一方向垂直的第二方向延伸，以界定高度。该方法还包括在栅极叠层上形成功能化电介质层。该方法还包括在位于栅极叠层的第一侧的功能化电介质层的第一部分上形成源极触头，以及在位于栅极叠层的相对第二侧的功能化电介质层的第二部分上形成漏极触头。该方法还包括在源极触头和漏极触头上形成碳纳米管，以分别界定源极和漏极。栅极沟道沿着第一方向延伸以界定栅极长度，并且被置于源极和漏极之间。该方法还包括使碳纳米管的至少一个部分静电耦合于功能化电介质层上，使得源极和漏极沿着垂直于栅极长度的第二方向延伸。
[0008]另外的特征通过本发明的技术来实现。其他实施例将在本文中进行详细描述，并且被看作是所要求保护的本发明的一部分。为了本发明及特征的更好理解，请参考本发明的描述和附图。
【附图说明】
[0009]被看作是本发明的主题被特别地指出，并且在本说明书的结论部分的权利要求书中被明确要求权利保护。根据下面结合附图进行的详细描述，上述及其他特征是显而易见的，在附图中:
[0010]图1示出了常规的顶栅式碳纳米管FET的顶视图；
[0011]图2是包含形成于主体层的上表面上的电介质层的起始基板的剖视图；
[0012]图3示出了在使电介质层的某些部分凹进以形成源/漏区并于电介质层的上表面形成栅极叠层之后的图2的基板；
[0013]图4示出了在间隔件电介质层沉积于已蚀刻的电介质层的上表面上以覆盖栅极叠层之后的图3的基板；
[0014]图5示出了在间隔件电介质层被蚀刻以沿着栅极叠层的侧壁形成间隔件之后的图4的基板；
[0015]图6示出了在覆盖已蚀刻的电介质层的上表面、间隔件的侧壁及栅极叠层的上表面的共形的功能化电介质层的沉积之后的图5的基板；
[0016]图7示出了在覆盖着栅极叠层且靠着功能化电介质层的外表面而形成的金属触头层的沉积之后的图6的基板；
[0017]图8示出了在蚀刻金属触头层以形成从基板的电介质层朝栅极叠层的上部垂直延伸的金属触头之后的图7的基板；
[0018]图9示出了在碳纳米管沉积于金属触头的外表面以及位于金属触头之间的功能化电介质层的上表面上之后的图8的基板；
[0019]图10示出了在光刻阻挡层的沉积之后的图9的基板；
[0020]图11示出了在对光刻阻挡层进行图形化以使碳纳米管的一部分以及位于金属触头之间的功能化电介质层露出之后的图10的基板；
[0021]图12示出了在选择性地去除了功能化电介质层以形成碳纳米管的悬挂部分以及位于纳米管的悬挂部分与栅极叠层之间的空隙之后的图11的基板；
[0022]图13示出了在去除了光刻阻挡层的剩余部分之后且在共形的栅极电介质层的沉积之后的图12的基板；
[0023]图14示出了在覆盖栅极电介质层的阻挡电介质层沉积于基板上之后的图13的基板；
[0024]图15示出了在对阻挡电介质层进行图形化以形成源/漏空隙并去除位于空隙内的栅极电介质层以使碳纳米管和金属触头露出之后的图14的基板；
[0025]图16示出了在将导电材料沉积于空隙内以形成源极和漏极触头端子之后的图15的基板；
[0026]图17是示出根据另一种示例性的实施例的在碳纳米管的沉积之后的多栅半导体器件的剖视图；
[0027]图18是示出根据另一种示例性的实施例的在支撑电介质阻挡层的沉积之后的多栅半导体器件剖视图；
[0028]图19示出了在对支撑电介质阻挡层进行了蚀刻以形成靠着金属触头的外表面的支撑区之后的图18的多栅半导体器件；
[0029]图20示出了在碳纳米管沉积于支撑区的外表面以及位于栅极叠层上方的功能化电介质层的裸露表面上之后的图19的多栅半导体器件；
[0030]图21示出了在去除了支撑区以形成包含从基板的电介质层朝栅极叠层的上部垂直延伸的金属触头的多栅碳纳米管半导体器件之后的图20的多栅半导体器件；以及
[0031]图22是示出根据至少一种示例性实施例的用于制作半导体器件的方法的流程图。
【具体实施方式】
[0032]现在参照图2，该图中示出了起始基板100的剖视图。起始基板100沿着X轴延伸以界定长度，并且沿着Z轴延伸以界定高度。起始基板100包含主体层102以及形成于主体层102的上表面上的电介质层104。主体层102可以由包括例如硅(Si)在内的半导体材料形成。电介质层104可以是由包括(但不限于)氮化硅(Si3N4)在内的各种电介质材料形成，并且被配置用于提供电隔离。各种方法可以被用来沉积电介质层，包括(但不限于)化学气相沉积(CVD)0
[0033]转至图3，电介质层104凹进并且栅极叠层106使用常规的沉积和蚀刻工艺(包括(但不限于)光刻和反应离子蚀刻(RIE)工艺)形成于电介质层104上。使电介质层104凹进以形成源区108和漏区109。电介质层104凹进的深度可以根据器件应用而改变。栅极叠层106具有栅极长度(U)并且形成于位于S/D区108，109之间的电介质层104的上表面上。栅极叠层106可以由包括(但不限于)钽(Ta)、铌(Nb)、金(Au)、铝(Al)和多晶硅(PC)在内的各种材料形成。
[0034]现在参照图4，电介质层110被沉积于基板100上，用于覆盖已蚀刻的电介质层104和栅极叠层106。用于沉积电介质层110的各种方法可以被执行，包括，例如，CVD。电介质层110可以由低介电常数(S卩，低k值)材料形成。低k值材料可以包括(但不限于)聚合物衍生的非晶态陶瓷(SiBCN)。
[0035]现在参照图5，电介质层110按照常规的蚀刻工艺来蚀刻以使栅极叠层106的上表面露出。该蚀刻工艺还会在栅极叠层106的侧壁以及已蚀刻的电介质层104的侧壁上形成间隔件112。
[0036]转至图6，共形的功能化电介质层113使用包括(但不限于)CVD和原子层沉积(ALD)在内的各种沉积工艺形成于基板100上。功能化电介质层113覆盖已蚀刻的电介质层104的上表面、间隔件112的侧壁，以及栅极叠层106的上表面。功能化电介质层113可以由包括(但不限于)氧化铪(Hf02)、氧化铝(Al2O3)和氮化硅(Si3N4)在内的各种材料形成。
[0037]转至图7，金属触头层114被沉积于基板100上。金属触头阻挡层114覆盖着金属栅极106并且形成于功能化电介质层113的外表面之上。金属触头层114可以由包括(但不限于)钯(Pd)、钪(Sc)和铒(Er)在内的各种材料形成。如图8所示，金属触头层114被蚀刻以形成源极金属触头115和漏极金属触头116。各种蚀刻工艺可以被用来形成金属触头115、116，包括(但不限于)RIE。源极和漏极金属触头115、116垂直于栅极叠层106的长度而延伸。例如，源极和漏极金属触头115、116从与形成于电介质层104上的功能化电介质层113的一部分接触的第一接触端垂直延伸到与形成于栅极叠层106的上部的相邻处的功能化电介质层113的一部分接触的第二接触端。在至少一种示例性的实施例中，第二接触端延伸超过栅极叠层106的上表面。根据至少一种实施例，金属触头115、116沿着Z轴延伸了比栅极叠层106沿Z轴延伸的距离(例如，栅极高度)大的距离(例如，触头高度)。金属触头115、116可以具有例如大约1nm至大约10nm的高度。根据至少一个示例性实施例，沿Z轴方向延伸的金属触头115、116的高度大于沿X轴方向延伸的金属触头的长度。
[0038]现在参照图9，一个或多个碳纳米管118被沉积于金属触头115、116的外表面以及位于金属触头115、116之间的功能化电介质层113的上表面上。碳纳米管118的宽度小于下垫的金属触头115、116的宽度。因此，金属触头115、116的一部分可以是裸露的。碳纳米管118可以使用例如离子交换放置过程来选择性地安置于功能化电介质层113的裸露表面上。功能化电介质层113将碳纳米管118销定(S卩，支撑)于源极和漏极金属触头115、116的外表面上。尽管未示出，但是应当意识到，退火工艺可以被应用于基板100以增强碳纳米管118、金属触头115、116和功能化电介质层113之间的接触支撑。
[0039]根据一种示例性的实施例，功能化电介质层113是功能性表面单层，并且碳纳米管118是包含于水溶液中的表面活性剂环绕的碳纳米管。功能性表面单层可以由例如由市场上可购得的异烟酸甲酯合成的4-(N-羟基甲酰胺基)-1-甲基碘代吡啶(匪PI)分子形成。NMPI可以形成(例如，涂覆)于例如HfO2的区域上，以形成功能化电介质层113。含有一个或多个碳纳米管118的水溶液可以被应用于功能化电介质层113。一个或多个碳纳米管118的可溶性可以使用阴离子表面活性剂[十二烷基硫酸钠(SDS)]来实现。NMPI的阴离子(S卩，碘离子)与环绕碳纳米管118的阴离子表面活性剂交换，导致在带负电的表面活性剂与带正电的单层之间的强库仑引力。在单层与碳纳米管118之间的强静电作用带来具有出色选择性的个体碳纳米管118安置。因此，碳纳米管118可以与裸露的功能化电介质层113静电耦合，使得碳纳米管118被支撑于源极和漏极金属触头115、116的外表面上。
[0040]碳纳米管118的与位于栅极叠层106处以及位于源极和漏极金属115、116之间的功能化电介质层113接触的部分形成了栅极沟道120。碳纳米管118的与源极金属触头115接触的部分形成源极122，并且碳纳米管118的与漏极金属触头116接触的部分形成漏极124。根据一种示例性的实施例，源极122和漏极124各自沿Z轴方向延伸，并且具有比栅极沟道120的长度(即，栅极长度)大的总长度。例如，源极122和漏极124的总长度可以是大约50nm，而栅极沟道120的总长度可以是大约I Onm。
[0041]现在转至图10，光刻阻挡层125形成于基板100上。光刻阻挡层125可以被图形化，使得位于栅极叠层106处以及位于金属触头115、116之间的碳纳米管118裸露出，如图11所不O
[0042]参照图12，功能化电介质层113的置于碳纳米管118与栅极叠层106之间的部分可以使用例如湿法蚀刻工艺来选择性地去除。也就是，湿法蚀刻工艺与功能化电介质层113反应，不与碳纳米管118反应。因此，碳纳米管118被悬挂于金属源极触头115与金属漏极触头116之间，使得空隙126被形成于碳纳米管118与栅极叠层106之间。
[0043]参照图13，剩余的光刻阻挡层125被去除，并且共形的栅极电介质层128被沉积于基板100上，该栅极电介质层128填充了空隙126。各种方法可以被用来沉积栅极电介质阻挡层128，包括(但不限于)ALD。栅极电介质层128可以由例如高k值材料形成。高k值材料可以包括(但不限于)硅酸铪(HfS14)、硅酸锆(ZrS14)和二氧化锆(ZrO2)。栅极叠层106和栅极电介质层128被配置用于产生用于选择性地控制流过栅极沟道部分120的电流的电场，如同本领域技术人员所了解的。根据至少一种实施例，栅极电介质层128的宽度小于下垫的栅极叠层106的宽度。在这方面，栅极叠层106的一部分可以是裸露的和/或可接近的。
[0044]转至图14，阻挡电介质层130形成于基板100上，并且覆盖着栅极电介质层128的上表面。阻挡电介质层可以由包括(但不限于)二氧化硅(S12)、氮化硅(SiN)和氧氮化硅(S1N)在内的各种材料形成。化学机械抛光/平坦化(CMP)工艺可以被应用于阻挡电介质层，以对其上表面进行抛光和平坦化。
[0045]转至图15，阻挡电介质层130可以被图形化以形成源/漏(S/D)空隙132。另外，位于空隙132内的栅极电介质层128可以被去除以使碳纳米管和金属触头115、116露出。栅极电介质层128的部分可以保留于保持为由阻挡电介质层覆盖的区域内，该区域包括例如源区108、漏区109以及包围栅极沟道120的区域。例如，第一 S/D空隙132可以使源极122和源极金属触头115露出。第二S/D空隙132可以使漏极124和漏极金属触头116露出。各种图形化/蚀刻工艺可以被用来对电介质层130进行图形化，如同本领域技术人员所了解的。
[0046]参照图16，导电材料可以被沉积，用于填充空隙132。导电材料可以由包括(但不限于)钨(W)、氮化钛(TiN)和铜(Cu)在内的金属形成。导电材料形成了源极触头端子134和漏极触头端子136。源极触头端子134靠着金属源极触头115的上表面而形成。因此，碳纳米管118的源极122被置于源极触头端子134和金属源极触头115之间。类似地，漏极触头端子136靠着金属漏极触头116的上表面而形成。因此，碳纳米管118的漏极124被置于漏极触头端子136与金属漏极触头116之间。在至少一种实施例中，在碳纳米管118与源极触头115和漏极触头116中的至少一个之间的接触长度大于在碳纳米管118与栅极电介质层106之间的接触长度。例如，在碳纳米管118与源极122和/或漏极124之间的接触长度可以等于或大于大约50nmo
[0047]现在参照图17，该图中示出了根据另一种实施例的包含多个栅极结构202J02'的半导体器件200。如图17所示，一个或多个碳纳米管118形成于第一及第二栅极结构202、202'上，并且延伸到位于第一栅极结构202的金属漏极触头116与第二栅极结构202'的金属源极触头115之间的谷部203内。碳纳米管118被形成为靠着金属触头115、116，并且由裸露的功能化电介质层113支撑于该处，如同上文所详细讨论的。然后，多栅半导体器件200可以根据图10-15所示的流程来完成，如同上文所详细描述的。
[0048]现在参照图18，该图中示出了根据另一种示例性的实施例的用于制作多栅半导体器件的方法。在形成了包含各自的源/漏金属触头115、116的多个栅极叠层202J02'之后，支撑电介质层204形成于基板100上。支撑电介质层204被靠着源/漏金属触头115、116的侧壁沉积，并且覆盖着第一及第二栅极结构202 J02'。尽管支撑电介质层204被示为阻挡层，但是应当意识到，支撑电介质层204可以被沉积为共形层。支撑电介质层204可以由例如AI2O3开5成。因此，相对于功能化电介质层113(Hf02)，支撑电介质层可以被选择性地蚀刻。
[0049]转至图19，支撑电介质层204使用例如RIE来蚀刻。因此，一个或多个支撑区206形成于源/漏金属触头115、116的侧壁上。至少一个支撑区206还填充了谷部203。支撑区206被配置用于进一步支撑沉积于第一及第二栅极叠层202、202’上的一个或多个碳纳米管。
[0050]现在参照图20，一个或多个碳纳米管118形成于第一及第二栅极叠层202J02'上。碳纳米管118与裸露的功能化电介质层113静电耦合，同时受支撑区206支撑。支撑区206可以根据源/漏金属触头115、116的高度来提高碳纳米管118横过栅极叠层106的安置的成功率。
[0051]参照图21，选择性蚀刻工艺(例如，湿法蚀刻工艺)被应用于半导体器件200。湿法蚀刻工艺可以在不与碳纳米管118反应的情况下选择性地蚀刻支撑区206(例如，Al2O3材料)。因此，支撑区206可以被去除，并且碳纳米管118可以被形成为直接靠着金属触头区115、116和裸露的功能化电介质层113。碳纳米管118的端部可以在去除了支撑区206之后进一步延伸到裸露的功能化电介质层113之上，以将碳纳米管进一步锚定于源/漏金属触头115、116。根据至少一种实施例，碳纳米管的第二部分悬挂于位于谷部203的功能化电介质层的一部分之上，如图21所示。
[0052]现在转至图22，流程图示出了根据至少一种示例性实施例的用于制作半导体器件的方法。该方法从操作2200开始，并且栅极叠层在操作2210中形成于基板的电介质层上。在操作2220，功能化电介质层形成于栅极叠层上。在操作2230，源极触头形成于功能化电介质层的第一部分上。在操作2240，漏极触头形成于功能化电介质层的第二部分上。在操作2250，碳纳米管的第一部分形成于源极触头上，以界定源极，并且碳纳米管的第二部分形成于漏极触头上，以界定漏极。置于第一部分(即，源极)和第二部分(即，漏极)之间的碳纳米管的第三部分形成具有栅极长度的栅极沟道。在操作2260，碳纳米管与功能化电介质层的至少一个部分静电耦合，使得源极和漏极沿垂直于栅极长度的第二方向延伸，并且该方法结束于操作2270。
[0053]本文所使用的术语只是为了描述特定的实施例，而并非旨在对本发明进行限定。如同本文所使用的，单数形式“一”、“一个”和“该”意指同样包括复数形式，除非上下文另有明确说明。还应当理解，术语“包括”和/或“包含”在用于本说明书中时指出所声明的特征、整数、步骤、操作、要素和/或构件的存在性，但并不排除可存在或添加一个或多个别的特征、整数、步骤、操作、要素、构件和/或它们的群组。
[0054]在下面的权利要求书中，相应的结构、材料、动作，以及所有方法或步骤加功能元件的等同形式意指包括用于结合要求权利保护的其他权利要求元件来执行该功能的任何结构、材料或动作。关于本发明的描述已经为了说明和描述而给出，但并非意指为穷尽性的或者将本发明限定于所公开的形式。本领域技术人员应当清楚没有脱离本发明的范围和精神的许多修改和变化。实施例被选择并被描述以便最佳地解释本发明的原理和实际应用，并使本领域技术人员能够将具有各种修改的各种实施例理解为适合于可想得到的特定用途的本发明。
[0055]本文所示的流程图仅仅是一个示例。对于该图以及本文所描述的操作，可以存在许多不脱离本发明的精神的变化。例如，操作可以按照不同的顺序来执行，或者可以添加、删除或修改操作。所有这些变化都被认为是所要求权利保护的本发明的一部分。
[0056]虽然上文已经描述了本发明的各种实施例，但是应当理解，本领域技术人员在当下和未来都可以进行属于后面的权利要求书的范围内的各种修改。这些权利要求应当被解释为维持对首次描述的本发明的适当保护。
[0057]工业应用性
[0058]本发明在并入可应用于各种各样的电子和电气装置的集成电路芯片内的高性能的半导体场效应晶体管(FET)器件的设计和制造方面具有工业应用性。
【主权项】
1.一种半导体器件，包含: 沿着第一方向延伸以界定长度且沿着与所述第一方向垂直的第二方向延伸以界定高度的基板，所述基板包含电介质层以及形成于所述电介质层上的至少一个栅极叠层； 形成于所述栅极叠层的第一侧的相邻处的源极触头以及形成于所述栅极叠层的相对第二侧的相邻处的漏极触头；以及 形成于所述源极触头和所述漏极触头上的碳纳米管，所述碳纳米管包含与所述源极触头接触以形成源极的第一部分、与所述漏极触头接触以形成漏极的第二部分以及被置于所述第一部分与第二部分之间以界定沿着所述第一方向延伸的栅极沟道的第三部分，所述源极和所述漏极沿着所述第二方向延伸并且具有比所述栅极沟道的栅极长度长的长度。2.根据权利要求1所述的半导体器件，还包含被置于所述栅极沟道与所述栅极叠层之间的栅极电介质层，其中在所述碳纳米管与所述源极触头和所述漏极触头中的至少一个之间的接触面积大于在所述碳纳米管与所述栅极电介质层之间的接触面积。3.根据权利要求2所述的半导体器件，其中所述栅极电介质层完全环绕所述栅极沟道。4.根据权利要求3所述的半导体器件，其中所述栅极叠层沿着所述第二方向延伸以界定栅极高度，并且所述源极和漏极触头沿着所述第二方向延伸以界定各自的源极和漏极触头高度，所述源极和漏极触头高度大于所述栅极高度。5.根据权利要求4所述的半导体器件，还包含形成于所述电介质层上且置于所述源极和漏极触头中的每个触头与所述栅极叠层之间的功能化电介质层。6.根据权利要求5所述的半导体器件，其中所述碳纳米管的至少一个部分与所述功能化电介质层的至少一个部分静电耦合。7.根据权利要求6所述的半导体器件，其中所述源极的第一端部与所述功能化电介质层的靠着电介质层而形成的第一部分静电耦合，并且所述源极的第二端部与所述功能化电介质层的形成于所述栅极叠层的上部的相邻处的第二部分静电耦合。8.根据权利要求7所述的半导体器件，其中所述漏极的第一端部与所述功能化电介质层的靠着电介质层而形成的第三部分静电耦合，并且所述漏极的第二端部与所述功能化电介质层的形成于所述栅极叠层的上部的相邻处的第四部分静电耦合。9.根据权利要求8所述的半导体器件，其中所述功能化电介质层包含:形成于包含选自氧化铪(HfO2)、氧化铝(Al203)和氮化硅(Si3N4)中的氧化物材料的区域上的4-(N-羟基甲酰胺基)-1 -甲基碘代吡啶(NMPI)分子。10.—种用于制作半导体器件的方法，包括: 在基板的电介质层上形成至少一个栅极叠层，所述基板沿着第一方向延伸以界定长度且沿着与所述第一方向垂直的第二方向延伸以界定高度； 在所述栅极叠层上形成功能化电介质层； 在所述功能化电介质层的位于所述栅极叠层的第一侧处的第一部分上形成源极触头，并且在所述功能化电介质层的位于所述栅极叠层的相对第二侧处的第二部分上形成漏极触头； 将碳纳米管形成于所述源极触头上以界定源极并形成于所述漏极触头上以界定漏极，使得栅极沟道被置于所述源极和所述漏极之间并沿着所述第一方向延伸以界定栅极长度；以及 将所述碳纳米管的至少一个部分静电耦合于所述功能化电介质层上，使得所述源极和所述漏极沿着垂直于栅极长度的所述第二方向延伸。11.根据权利要求10所述的方法，其中在所述碳纳米管与所述源极触头和所述漏极触头中的至少一个之间的接触面积大于所述栅极沟道的面积。12.根据权利要求11所述的方法，其中所述源极和漏极的总高度大于所述栅极叠层的总高度。13.根据权利要求12所述的方法，其中形成所述碳纳米管包括:使所述碳纳米管悬空以界定在所述碳纳米管与所述栅极叠层之间的空隙。14.根据权利要求13所述的方法，还包括:在所述碳纳米管上形成栅极电介质层，所述栅极电介质层填充所述空隙。15.根据权利要求14所述的方法，还包括:从所述碳纳米管的与所述源极触头和所述漏极触头接触的部分中选择性地去除所述栅极电介质层，使得所述栅极电介质层的一部分保留为环绕着所述栅极沟道。16.根据权利要求15所述的方法，还包括:在所述碳纳米管的与所述源极触头接触的部分上形成导电的源极触头端子，并且在所述碳纳米管的与所述漏极触头接触的部分上形成导电的漏极触头端子。17.根据权利要求10所述的方法，其中形成至少一个栅极叠层包括形成第一栅极叠层和第二栅极叠层，所述第一及第二栅极叠层每个都具有各自的源极和漏极触头并且彼此由谷部隔开，所述谷部使所述功能化电介质层的谷部部分露出。18.根据权利要求17所述的方法，还包括:形成靠着所述第一及第二栅极叠层的所述源极和漏极触头的支撑电介质层，所述支撑电介质层填充之间的所述谷部。19.根据权利要求18所述的方法，其中在所述源极和漏极触头上形成碳纳米管包括: 在所述支撑电介质层上形成所述碳纳米管，使得碳纳米管被支撑于所述谷部；以及 选择性地去除所述支撑电介质层，使得所述碳纳米管的所述至少一个部分与所述功能化电介质层的至少一个部分静电耦合，而所述碳纳米管的第二部分悬挂于所述功能化电介质层的所述谷部部分的上方。20.根据权利要求16所述的方法，其中形成所述功能化电介质层还包括: 在所述功能化电介质层的至少一个功能化区上形成氧化物，所述氧化物选自氧化铪(HfO2)、氧化铝(Al2O3)和氮化硅(Si3N4)；以及 在所述至少一个功能化区上形成4-(N-羟基甲酰胺基)-1-甲基碘代吡啶(NMPI)分子。
【文档编号】H01L21/336GK105940497SQ201480074465
【公开日】2016年9月14日
【申请日】2014年12月4日
【发明人】汉述仁, W·汉熙, J·B·汉农
【申请人】国际商业机器公司