半导体器件的扇出型晶圆级封装方法
【专利摘要】本发明提供一种半导体器件的扇出型晶圆级封装方法，包括：提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆；于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化；于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度；于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。本发明的半导体器件的扇出型晶圆级封装方法，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
【专利说明】
半导体器件的扇出型晶圆级封装方法
技术领域
[0001]本发明涉及芯片封装领域，尤其涉及一种半导体器件的扇出型晶圆级封装方法。
【背景技术】
[0002]传统的扇入型晶圆级封装(Fan-1nWafer Level Packaging)工艺中，晶圆内的半导体器件芯片于切割晶圆的步骤前进行封装，芯片封装件的I/O端口及其它组件受到由芯片边缘所定义的区域限制。
[0003]随着电子产业的蓬勃发展，电子产品向着多功能、高性能的趋势发展，芯片封装件的I/O端口数量更多，封装尺寸更小，集成灵活性要求更高，于是发展出扇出型晶圆级封装(Fan-out Wafer Level Packaging)技术。扇出型晶圆级封装能适用于I/O端口数量较多的芯片封装件，不受芯片尺寸的限制。
[0004]现有的扇出型晶圆级封装方法一般为:提供载体晶圆(carrierwafer)，将预先切割好的芯片正面(具有焊盘的表面)朝向载体晶圆表面并通过临时键合胶键合于载体晶圆表面，在载体晶圆表面形成塑封材料(molding compound)层从而将芯片塑封于其中，于塑封材料层表面键合支撑晶圆(support wafer)，移除载体晶圆，暴露出芯片正面，于芯片正面形成至少一层重布线层，通过重布线层将芯片的焊盘彼此互联，于最外层的重布线层上形成焊球，最后减薄并切割支撑晶圆以形成芯片封装件。
[0005]然而，现有的扇出型晶圆级封装方法存在如下缺点:一方面，由于后续需要移除载体晶圆以暴露出芯片正面的焊盘，焊盘应当在与载体晶圆临时键合之前预先打开，这样当芯片正面与载体晶圆表面通过临时键合胶键合时，芯片正面的平整度难以保证，于是当于芯片正面形成重布线层的时候，重布线层的厚度、宽度等尺寸精度难以控制；另一方面，塑封材料层将芯片包裹于其中，导致整体封装高度较厚，且散热性能不佳。
【发明内容】
[0006]本发明的目的在于提供一种半导体器件的扇出型晶圆级封装方法，保证芯片平整度，提高重布线层精度，降低封装高度，改善散热性能。
[0007]基于以上考虑，本发明提供一种半导体器件的扇出型晶圆级封装方法，包括:提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆；于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化;于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度;于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。
[0008]优选地，形成焊球的步骤之后还包括:减薄所述第二晶圆，切割所述第一晶圆和第二晶圆以形成芯片封装件。
[0009]优选地，所述芯片封装件包含不同类型的芯片，所述重布线层将所述不同类型的芯片彼此互联。
[0010]优选地，采用有机或无机材料作为所述填充材料。
[0011]优选地，采用研磨方式平坦化所述填充材料表面和/或芯片背面。
[0012]优选地，采用化学机械研磨方式平坦化所述填充材料表面和/或芯片背面。
[0013]优选地，所述芯片的正面具有阻挡层，所述芯片的阻挡层与所述第一晶圆的第一表面直接或通过中间层保留键合。
[0014]优选地，所述第一晶圆的第一表面具有阻挡层，所述第一晶圆的阻挡层与所述芯片正面直接或通过中间层保留键合。
[0015]优选地，所述阻挡层为二氧化硅层或氮化硅层。
[0016]优选地，采用研磨或刻蚀的方式减薄所述第一晶圆。
[0017]本发明的半导体器件的扇出型晶圆级封装方法，芯片与第一晶圆直接或通过中间层键合之后一直保持键合状态，不需在后续工艺中分离移除第一晶圆，因此芯片正面的焊盘不需在键合之前预先打开，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
【附图说明】
[0018]通过参照附图阅读以下所作的对非限制性实施例的详细描述，本发明的其它特征、目的和优点将会变得更明显。
[0019]图1为本发明的半导体器件的扇出型晶圆级封装方法的流程图；
图2-图11为本发明的半导体器件的扇出型晶圆级封装方法的过程示意图。
[0020]在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置(模块)或步骤。
【具体实施方式】
[0021]为解决上述现有技术中的问题，本发明提供一种半导体器件的扇出型晶圆级封装方法，芯片与第一晶圆直接或通过中间层键合之后一直保持键合状态，不需在后续工艺中分离移除第一晶圆，因此芯片正面的焊盘不需在键合之前预先打开，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
[0022]在以下优选的实施例的具体描述中，将参考构成本发明一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本发明的特定的实施例。示例的实施例并不旨在穷尽根据本发明的所有实施例。可以理解，在不偏离本发明的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本发明的范围由所附的权利要求所限定。
[0023]如图1所示，本发明的半导体器件的扇出型晶圆级封装方法，包括:提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆；于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化;于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度;于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。
[0024]图2-图11为本发明的半导体器件的扇出型晶圆级封装方法的过程示意图。
[0025]如图2、图3所示，提供第一晶圆100，该第一晶圆100具有第一表面101和第二表面102，于第一晶圆100的第一表面101上粘接若干芯片200，该芯片200具有正面202和背面201(具有焊盘203的表面为正面202，与之相对的为背面202)，芯片200的正面202直接或通过中间层保留键合第一晶圆100的第一表面101。
[0026]其中，“保留键合”是指芯片200与第一晶圆100键合之后一直保持键合状态，因而不需在后续工艺中分离移除第一晶圆，也就是说，是一种区别于传统“临时键合”的“永久性键合”。“直接或通过中间层”键合可以包括如下几种情况:根据本发明的一个实施例，芯片200的正面202与第一晶圆100的第一表面101直接键合;根据本发明的另一实施例，芯片200的正面202具有未示出的阻挡层，芯片200的阻挡层与第一晶圆100的第一表面101键合;根据本发明的又一实施例，第一晶圆100的第一表面101具有未示出的阻挡层，第一晶圆100的阻挡层与芯片200的正面202键合;根据本发明的又一实施例，芯片200的正面202具有未示出的阻挡层，第一晶圆100的第一表面101也具有未示出的阻挡层，芯片200的阻挡层与第一晶圆100的阻挡层键合。优选地，所述阻挡层为二氧化硅层或氮化硅层。
[0027]如图4、图5所示，于芯片200之间填满填充材料300，例如有机或无机类填充材料，并通过平坦化技术使芯片200的背面201与填充材料300的表面301平坦化。优选地，可以采用研磨方式平坦化所述填充材料表面301和/或芯片背面201。进一步优选地，可以采用化学机械研磨方式平坦化所述填充材料表面301和/或芯片背面201。
[0028]如图6所示，于填充材料表面301和所述芯片背面201直接或通过中间层保留键合第二晶圆400，该第二晶圆400具有第一表面401和第二表面402，在此示出为与第二晶圆400的第二表面402保留键合。
[0029]同样地，“保留键合”是指芯片200与第二晶圆400键合之后一直保持键合状态，是一种区别于传统“临时键合”的“永久性键合” O “直接或通过中间层”键合可以包括如下几种情况:根据本发明的一个实施例，芯片200的背面201与第二晶圆400的第二表面402直接键合;根据本发明的另一实施例，芯片200的背面201具有未示出的阻挡层，芯片200的阻挡层与第二晶圆400的第二表面402键合;根据本发明的又一实施例，第二晶圆400的第二表面402具有未示出的阻挡层，第二晶圆400的阻挡层与芯片200的背面201键合;根据本发明的又一实施例，芯片200的背面201具有未示出的阻挡层，第二晶圆400的第二表面402也具有未示出的阻挡层，芯片200的阻挡层与第二晶圆400的阻挡层键合。优选地，所述阻挡层为二氧化硅层或氮化硅层。
[0030]如图7所示，由第一晶圆100的第二表面102减薄第一晶圆100至预设厚度。优选地，可以采用研磨或刻蚀的方式减薄第一晶圆100，减薄后的第一晶圆厚度可以根据封装要求进行控制。本领域技术人员应当理解，由于芯片200与第一晶圆100采取“保留键合”，而非传统的“临时键合”，无论第一晶圆减薄至何种厚度，均不需将第一晶圆100与芯片200分离移除。
[0031]如图8、图9所示，于所述第一晶圆100的第二表面102上形成至少一层重布线层500，根据需要，该重布线层500可以设置为单层或多层，于最外层的重布线层500上形成焊球600 0
[0032 ] 如图1O所示，减薄第二晶圆400，在此示出为由第二晶圆400的第一表面401减薄第二晶圆400。同样地，由于芯片200与第二晶圆400采取“保留键合”，而非传统的“临时键合”，无论第二晶圆减薄至何种厚度，均不需将第二晶圆400与芯片200分离移除。
[0033]如图11所示，切割第一晶圆100和第二晶圆400以形成芯片封装件，在此示出为两个芯片封装件700A，700B。其中，每个芯片封装件700A，700B可以包含不同类型或相同类型的芯片200，由于重布线层500将封装件内的芯片200彼此互联，这样信号传输更快。
[0034]本发明的半导体器件的扇出型晶圆级封装方法，芯片与第一晶圆直接或通过中间层键合之后一直保持键合状态，不需在后续工艺中分离移除第一晶圆，因此芯片正面的焊盘不需在键合之前预先打开，可有效保证芯片平整度，提高重布线层精度，并通过平坦化技术使芯片背面与填充材料表面平坦化，降低封装高度，改善散热性能。
[0035]对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论如何来看，均应将实施例看作是示范性的，而且是非限制性的。此外，明显的，“包括”一词不排除其他元素和步骤，并且措辞“一个”不排除复数。装置权利要求中陈述的多个元件也可以由一个元件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。
【主权项】
1.一种半导体器件的扇出型晶圆级封装方法，其特征在于，包括: 提供第一晶圆，于所述第一晶圆的第一表面上粘接若干芯片，所述芯片正面直接或通过中间层保留键合所述第一晶圆； 于所述芯片之间填满填充材料，并通过平坦化技术使芯片背面与填充材料表面平坦化； 于所述填充材料表面和所述芯片背面直接或通过中间层保留键合第二晶圆，由所述第一晶圆的第二表面减薄所述第一晶圆至预设厚度； 于所述第一晶圆的第二表面上形成至少一层重布线层，于最外层的重布线层上形成焊球。2.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，形成焊球的步骤之后还包括:减薄所述第二晶圆，切割所述第一晶圆和第二晶圆以形成芯片封装件。3.根据权利要求2所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述芯片封装件包含不同类型的芯片，所述重布线层将所述不同类型的芯片彼此互联。4.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用有机或无机材料作为所述填充材料。5.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用研磨方式平坦化所述填充材料表面和/或芯片背面。6.根据权利要求5所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用化学机械研磨方式平坦化所述填充材料表面和/或芯片背面。7.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述芯片的正面具有阻挡层，所述芯片的阻挡层与所述第一晶圆的第一表面直接或通过中间层保留键合。8.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述第一晶圆的第一表面具有阻挡层，所述第一晶圆的阻挡层与所述芯片正面直接或通过中间层保留键合O9.根据权利要求7或8所述的半导体器件的扇出型晶圆级封装方法，其特征在于，所述阻挡层为二氧化硅层或氮化硅层。10.根据权利要求1所述的半导体器件的扇出型晶圆级封装方法，其特征在于，采用研磨或刻蚀的方式减薄所述第一晶圆。
【文档编号】H01L21/98GK105957836SQ201610377245
【公开日】2016年9月21日
【申请日】2016年6月1日
【发明人】赵立新, 邓辉, 夏欢
【申请人】格科微电子（上海）有限公司