低暗电流高速pin探测器及其加工方法
【专利摘要】本发明揭示了一种低暗电流高速PIN探测器，包括衬底，所述衬底上生长有P型欧姆接触层，所述P型欧姆接触层上覆盖有增透膜，所述增透膜上设置有至少一个P型欧姆接触电极，所述衬底上端面除P型欧姆接触层外的区域均覆盖有阻隔层，所述阻隔层上覆盖有增透膜，所述衬底下端面由上至下依次覆盖生长有N型欧姆接触层及N型欧姆接触电极，所述衬底上端面开设有第一隔离沟槽，所述衬底下端面开设有第二隔离沟槽，所述第一隔离沟槽与第二隔离沟槽内均填充有阻隔材料，所述第一隔离沟槽位于所述P型欧姆接触层的外周侧，所述第一隔离沟槽与第二隔离沟槽上下对应。本发明能够有效减少器件内部的暗电流，效果优异，具有很高的使用及推广价值。
【专利说明】
低暗电流高速PIN探测器及其加工方法
技术领域
[0001]本发明涉及一种光电探测器，具体涉及低暗电流高速PIN探测器，属于半导体光电器件领域。
【背景技术】
[0002]PIN探测器作为实现光信号探测的重要“载体”，具有工艺简单、探测效率高、性能稳定等优点，在遥控传感、工业、军事国防、医疗、航空航天、深空探测等应用领域里起到重要支撑作用，是各个国家抢占的制高点。例如在安检、医疗等高能射线成像中，PIN光电探测器与闪烁体配合，实现将弱光信号转换为电信号并输出成像的过程。
[0003]PIN探测器的暗电流，根据与器件尺寸的关系可以分为:与周长相关的线暗电流和与面积相关的面暗电流，以及与尺寸无关的暗电流补偿。线暗电流主要由侧壁漏电流决定，面暗电流则由器件内部的扩散电流、热激发电流、产生一复合电流等因素决定。随着集成度的提高，光电探测器的尺寸在不断缩小，集成度不断提高，同时降低了系统的功率损耗和成本。但是实验数据表明，当器件总面积小于I 时，其线暗电流是面暗电流的25倍以上。
[0004]具体而言，线暗电流主要来源于侧壁漏电，划片工艺或侧壁钝化不良等因素均会提高器件的线暗电流。由于PIN探测器一般工作在低偏压甚至零偏压下，因此由其内部电场引起的侧壁漏电在线暗电流中占主要部分。又因为PIN探测器的结构较深，因此传统的离子注入工艺难以直接适用于PIN探测器的生产加工。
[0005]综上所述，如何设计出一种新型的PIN探测器，从结构上减小器件的暗电流，同时尽可能地隔离与电场相关的线暗电流，就成为了本领域内的工作人员亟待解决的问题。
【发明内容】
[0006]
鉴于现有技术存在上述缺陷，本发明的目的是提出低暗电流高速PIN探测器。
[0007]本发明的目的，将通过以下技术方案得以实现:
低暗电流高速PIN探测器，可用于红外、可见光、紫外或太赫兹波段范围内的光线探测，包括衬底，所述衬底上生长有P型欧姆接触层，所述P型欧姆接触层上覆盖有增透膜，所述增透膜上设置有至少一个与所述P型欧姆接触层触接的P型欧姆接触电极，所述衬底上端面除所述P型欧姆接触层外的区域均覆盖有阻隔层，所述阻隔层上覆盖有增透膜，所述衬底的下端面由上至下依次覆盖生长有N型欧姆接触层及N型欧姆接触电极，所述衬底的上端面开设有一圈第一隔离沟槽，所述衬底的下端面开设有一圈第二隔离沟槽，所述第一隔离沟槽与第二隔离沟槽内均填充有阻隔材料，所述第一隔离沟槽位于所述P型欧姆接触层的外周侧，所述第一隔离沟槽与第二隔离沟槽上下对应。
[0008]优选地，所述衬底的下端面开设有一凹槽，所述凹槽的内径与所述第一隔离沟槽的外径相匹配，所述凹槽的深度为100~300μπι。
[0009]优选地，所述第二隔离沟槽开设于所述凹槽内，所述第二隔离沟槽的外径与所述凹槽的内径相匹配。
[0010]优选地，所述衬底的材质为 S1、GaAs、GaN、InP、Ge、SiC、SOI 或 GOI。
[0011]优选地，所述增透膜上开设有至少一个用于将所述P型欧姆接触层裸露出来的电极通孔，所述P型欧姆接触电极借助所述电极通孔与所述P型欧姆接触层触接。
[0012]优选地，所述增透膜上设置有P型欧姆接触电极，所述P型欧姆接触电极设置于所述P型欧姆接触层上端面的两侧端部位置。
[0013]优选地，所述低暗电流高速PIN探测器包括一用于感光的有源区，所述有源区位于所述P型欧姆接触电极之间；还包括一用于传递光源的吸收区，所述吸收区位于所述P型欧姆接触层及N型欧姆接触层之间。
[0014]优选地，所述第一隔离沟槽的深度大于所述P型欧姆接触层的厚度，所述第一隔离沟槽下端面所在平面低于所述P型欧姆接触层下端面所在平面。
[0015]优选地，所述第二隔离沟槽的深度大于所述N型欧姆接触层的厚度，所述第二隔离沟槽上端面所在的平面高于所述凹槽内的N型欧姆接触层上端面所在的平面。
[0016]优选地，所述第一隔离沟槽与第二隔离沟槽均为环形结构且二者上下对应，所述第一隔离沟槽的深度为2?6ym，所述第二隔离沟槽的深度为0.1 -6mi。
[0017]优选地，所述增透膜的材质为SiNx或Si〇2,所述增透膜的厚度为60?160nm。
[0018]优选地，所述阻隔材料的材质为Si02,所述阻隔层的材质为Si02,所述阻隔层的厚度为400~600nm。
[0019]本发明还揭示了一种用于制备上述低暗电流高速PIN探测器的加工方法，其特征在于，包括如下步骤:步骤1、根据加工需要对电阻率2000 n/cm以上衬底的材质进行选择，并对所述衬底进行化学清洗，保证所述衬底的洁净度以免影响后期工艺，在所述衬底的上端面淀积一层400 ?600nm的Si02,随后在所述衬底的上端面进行光刻，之后在光刻区域刻蚀出一圈第一隔离沟槽，刻蚀深度为2?6mi ;步骤2、对所述衬底的上端面进行热氧化处理，使所述衬底的上端面形成一层致密的 Si02层，随后在所述衬底的上端面淀积一层2?6wii的Si02,以保证所述第一隔离沟槽被完全填充，之后对所述衬底的上端面进行化学机械抛光，去除多余的氧化物；步骤3、在所述衬底的上端面淀积一层400?600nm的Si02,随后在所述衬底的上端面进行光刻，并向所述光刻区域离子注入B，使所述衬底的上端面形成P型欧姆接触层，并保证其掺杂浓度为1X1019?1X102Q cm—3;步骤4、对所述衬底进行高温退火处理，以将注入的杂质离子激活，退火温度为900? 1100°C，退火时间为30?60min;步骤5、在所述衬底的上端面淀积一层60?100nm的SiN或Si〇2作为增透膜；步骤6、在所述衬底的上端面进行光刻并在所述增透膜上刻蚀出两个电极通孔，随后在所述电极通孔的上方淀积500nm?2wii的A1以形成P型欧姆接触电极，并进行光刻，腐蚀电极， 露出用于感光的有源区；步骤7、将所述衬底倒扣，使所述衬底的下端面向上，在所述衬底的下端面进行光刻并刻蚀出一个深度为100~300mi的凹槽；步骤8、在所述衬底的下端面淀积一层400?600nm的Si02,随后对所述凹槽区域进行光亥IJ，并在所述凹槽内刻蚀出一圈第二隔离沟槽，刻蚀深度为0.1-6μπι，并保证所述第二隔离沟槽与所述第一隔离沟槽上下对应；
步骤9、对所述衬底的下端面进行热氧化处理，使所述衬底的下端面形成一层致密的S12层，随后在所述衬底的下端面淀积一层0.1-6μπι的S12,以保证所述第二隔离沟槽被完全填充，之后对所述衬底的下端面进行化学机械抛光，去除多余的氧化物；
步骤10、对所述衬底下端面进行光刻，光刻完成后，向光刻区域内离子注入P，形成η型欧姆接触层，并保证其掺杂浓度为I X 119 -1XlO20 cm—3，随后对所述衬底进行低温退火处理；
步骤11、在所述η型欧姆接触层上再淀积一层500nm?2μηι的Al，形成η型欧姆接触电极，进而完成器件加工。
[0020]优选地，所述淀积加工方法包括磁控溅射或PECVD生长;所述刻蚀加工方法包括干法刻蚀工艺或湿法腐蚀工艺。
[0021]本发明的突出效果为:与传统PIN探测器相比，本发明的探测波长范围更广，可广泛适用于红外、可见光、紫外或太赫兹波段，适用性和实用性更强。本发明能够有效避免传统加工过程中离子注入引入的杂质缺陷及晶格损伤，减小了器件的暗电流。同时，本发明上下两个端面的沟槽结构能够充分地将器件边缘与器件有源区的隔离，实现了器件边缘与有源区电场的阻断，削弱了少子的扩散，减小了器件的暗电流。此外，本发明通过背面蚀刻或腐蚀的方式对器件吸收区的厚度进行了缩减，减小了器件的串联电阻，使得器件对于入射光信号能够迅速作出响应，进一步提升了本发明的使用效果。
[0022]综上所述，本发明能够有效减少器件内部的暗电流，使用效果优异，具有很高的使用及推广价值。
[0023]以下便结合实施例附图，对本发明的【具体实施方式】作进一步的详述，以使本发明技术方案更易于理解、掌握。
【附图说明】
[0024]图1是本发明的截面示意图及零偏压下电场分布示意图；
图2是本发明加工方法中步骤I的示意图；
图3是本发明加工方法中步骤2的示意图；
图4是本发明加工方法中步骤3的示意图；
图5是本发明加工方法中步骤5的示意图；
图6是本发明加工方法中步骤6的示意图；
图7是本发明加工方法中步骤7的示意图；
图8是本发明加工方法中步骤8的示意图；
图9是本发明加工方法中步骤9的示意图；
图1O是本发明加工方法中步骤1的示意图；
其中:101、衬底，102、增透膜，103、ρ型欧姆接触层，104、第一隔离沟槽，105、η型欧姆接触层，106、ρ型欧姆接触电极，107、η型欧姆接触电极，108、阻隔层，109、第二隔离沟槽。
【具体实施方式】
[0025]本发明揭示了一种低暗电流高速PIN探测器。
[0026]如图所示，低暗电流高速PIN探测器，可用于红外、可见光、紫外或太赫兹波段范围内的光线探测，包括衬底101，所述衬底101上生长有P型欧姆接触层103,所述P型欧姆接触层103上覆盖有增透膜102,所述增透膜102上设置有至少一个与所述P型欧姆接触层103触接的P型欧姆接触电极106,所述衬底101上端面除所述P型欧姆接触层103外的区域均覆盖有阻隔层108,所述阻隔层108上覆盖有增透膜102,所述衬底101的下端面由上至下依次覆盖生长有N型欧姆接触层105及N型欧姆接触电极106,所述衬底101的上端面开设有一圈第一隔离沟槽104,所述衬底101的下端面开设有一圈第二隔离沟槽109,所述第一隔离沟槽 104与第二隔离沟槽109内均填充有阻隔材料，所述第一隔离沟槽104位于所述P型欧姆接触层103的外周侧，所述第一隔离沟槽104与第二隔离沟槽109上下对应。[〇〇27]所述衬底101的下端面开设有一凹槽，所述凹槽的内径(即所述凹槽的内侧径向宽度)与所述第一隔离沟槽104的外径(即所述第一隔离沟槽104的外侧径向宽度)相匹配，所述凹槽的深度为100?300wii。在本实施例中，所述凹槽的内径与所述第一隔离沟槽104的外径相等，所述凹槽的深度为200mi。[〇〇28]所述第二隔离沟槽109开设于所述凹槽内，所述第二隔离沟槽109的外径(即所述第二隔离沟槽109的外侧径向宽度)与所述凹槽的内径(即所述凹槽的内侧径向宽度)相匹配。在本实施例中，所述第二隔离沟槽109的外径与所述凹槽的内径相等。[〇〇29] 所述衬底101的材质为31、6&48、6&111^、66、31(:、301(新型硅基集成电路材料)或 G0I(新型锗基集成电路材料)。在本实施例中，所述衬底101选用Si制成。
[0030]所述增透膜102上开设有至少一个用于将所述P型欧姆接触层103裸露出来的电极通孔，所述P型欧姆接触电极106借助所述电极通孔与所述P型欧姆接触层103触接。
[0031]所述增透膜102由于电极的存在效果不同，位于所述P型欧姆接触层103上的所述增透膜102能够增强光的透射率，位于所述阻隔层108上的所述增透膜102能够起到很好的钝化效果。
[0032]所述增透膜102上设置有P型欧姆接触电极106,所述P型欧姆接触电极106设置于所述P型欧姆接触层103上端面的两侧端部位置。
[0033]所述低暗电流高速PIN探测器包括一用于感光的有源区，所述有源区位于所述P型欧姆接触电极106之间；还包括一用于传递光源的吸收区，所述吸收区位于所述P型欧姆接触层103及N型欧姆接触层105之间。在本发明的使用过程中，探测光线均可从所述有源区射入。
[0034]所述第一隔离沟槽104的深度大于所述P型欧姆接触层103的厚度，所述第一隔离沟槽104下端面所在平面低于所述P型欧姆接触层103下端面所在平面。
[0035]具体而言，这样的结构设置是因为在本发明的使用过程中，器件上端面产生的零偏压电场在所述P型欧姆接触层103的下端面位置(即所述P型欧姆接触层103与所述衬底 101的交界位置处)存在一个波峰，使所述第一隔离沟槽104的深度超过这一交界位置即可以进一步保证器件上端面外侧边缘与器件有源区的隔离，从而确保本发明的使用效果。
[0036]所述第二隔离沟槽109的深度大于所述N型欧姆接触层105的厚度，所述第二隔离沟槽109上端面所在的平面高于所述凹槽内的N型欧姆接触层105上端面所在的平面。
[0037]具体而言，在本实施例中，所述第二隔离沟槽109槽口所在的平面与所述凹槽内的N型欧姆接触层105下端面所在的平面共面。这样的设置是因为在本发明的使用过程中，器件下端面产生的零偏压电场在所述N型欧姆接触层105的上端面位置(即所述N型欧姆接触层105与所述衬底101的交界位置处)存在一个波峰，使所述第二隔离沟槽109的深度超过这一交界位置，同时使所述第二隔离沟槽109槽口所在的平面与所述凹槽内的N型欧姆接触层105下端面所在的平面共面可以充分保证器件下端外侧边缘与器件下端中心位置的隔离，从而确保本发明的使用效果。
[0038]所述第一隔离沟槽104与第二隔离沟槽109均为环形结构且二者上下对应，所述第一隔离沟槽的深度为2?6μ??，所述第二隔离沟槽109的深度为0.1-6μ??。
[0039]更进一步优选地，所述第二隔离沟槽109的深度可优选为0.1-1μπι，具体而言，所述第一隔离沟槽的深度可以为4μηι，所述第二隔离沟槽109的深度可以为Ιμπι。这样的设置是因为在本发明的加工过程中，所述衬底101的下表面不会经过退火处理，其结深会小于上表面，因此所述第二隔离沟槽109的深度会小于所述第一隔离沟槽104的深度。此处还需要说明的是，所述P型欧姆接触层103及η型欧姆接触层105的厚度需要根据所述第一隔离沟槽104与第二隔离沟槽109的深度进行调整，但需要满足所述第一隔离沟槽104的深度大于所述P型欧姆接触层103的厚度、所述第二隔离沟槽109的深度大于所述η型欧姆接触层105的厚度。
[0040]此外，上下对应的结构设置也是为了保证本发明的隔离效果，进一步提升本发明的功能。
[0041 ] 所述增透膜102的材质为SiNx或S12,所述增透膜102的厚度为60?160nm。
[0042]具体而言，由于所述增透膜102所选用材质的特性不同以及所针对光源的波长不同，其厚度也随之变化，在本实施例中，所述增透膜102选用SiN材质时的厚度小于选用S12时的厚度。更具体的来说，在本实施例中，所述增透膜102可以选用70nm厚度的SiN或93nm厚度的S12,这两种不同的规格和材质在使用时的效果相同。此外，还需要说明的是，所述增透膜102不仅可以增加器件的表面透光，还可以起到钝化界面、减小表面漏电流的作用。
[0043]所述阻隔材料的材质为金属或S12,所述阻隔层108的材质为金属或S12,所述阻隔层108的厚度为400?600nmo
[0044]在本实施例中，所述阻隔材料的材质与所述阻隔层108的材质相同，二者均优选为S12,所述阻隔层108的厚度为500nm。
[0045]本发明还揭示了一种用于制备上述低暗电流高速PIN探测器的加工方法，包括如下步骤:
步骤1、根据加工需要对电阻率2000 Ω/cm以上衬底101的材质进行选择，并对所述衬底101进行化学清洗，保证所述衬底101的洁净度以免影响后期工艺，在所述衬底101的上端面淀积一层400?600nm的S12,在本实施例中厚度为500nm，随后在所述衬底101的上端面进行光刻，之后在光刻区域刻蚀出一圈第一隔离沟槽104，刻蚀深度为2?6μπι，在本实施例刻蚀深度为4μηι;
步骤2、对所述衬底101的上端面进行热氧化处理，使所述衬底101的上端面形成一层致密的S12层，随后在所述衬底101的上端面淀积一层2?6μπι的S12，在本实施例中厚度为4μπι，此处需要保证的是所淀积的S12的厚度与步骤I中的刻蚀深度相同，以保证所述第一隔离沟槽104被完全填充，之后对所述衬底101的上端面进行化学机械抛光，去除多余的氧化物；步骤3、在所述衬底101的上端面淀积一层400?600nm的Si02,在本实施例中厚度为 500nm，随后在所述衬底101的上端面进行光刻，并向所述光刻区域离子注入B，使所述衬底 101的上端面形成P型欧姆接触层103,并保证其掺杂浓度为IX 1019?IX 102() cnf3,在本实施例中掺杂浓度优选为IX 1019 cm3;步骤4、对所述衬底101进行高温退火处理，以将注入的杂质离子激活，退火温度为900? 1100 °C，退火时间为30?60min，在本实施例中的退火温度为1100 °C，退火时间为30min;步骤5、在所述衬底101的上端面淀积一层60?100nm的SiN或Si02作为增透膜102,在本实施例中可在所述衬底101的上端面淀积一层70nm SiN或93nmSi〇2;步骤6、在所述衬底101的上端面进行光刻并在所述增透膜102上刻蚀出两个电极通孔， 随后在所述电极通孔的上方淀积500nm?2mi的A1以形成P型欧姆接触电极106,并进行光刻， 腐蚀电极，露出用于感光的有源区，在本实施例中可采用溅射的方法淀积1.5wii的A1以形成 P型欧姆接触电极106;步骤7、将所述衬底101倒扣，使所述衬底101的下端面向上，在所述衬底101的下端面进行光刻并刻蚀出一个深度为1〇〇~300mi的凹槽，在本实施例中，所述凹槽的深度为200nm;步骤8、在所述衬底101的下端面淀积一层400?600nm的Si02,在本实施例中厚度为 500nm，随后对所述凹槽区域进行光刻，并在所述凹槽内刻蚀出一圈第二隔离沟槽109,刻蚀深度为0.1-6M1，在本实施例刻蚀深度为0.5mi，并保证所述第二隔离沟槽109与所述第一隔离沟槽104上下对应；步骤9、对所述衬底101的下端面进行热氧化处理，使所述衬底101的下端面形成一层致密的Si02层，随后在所述衬底101的下端面淀积一层0.1-6wii的Si02,在本实施例中厚度为4y m，此处需要保证的是所淀积的Si02的厚度与步骤8中的刻蚀深度相同，以保证所述第二隔离沟槽109被完全填充，之后对所述衬底101的下端面进行化学机械抛光，去除多余的氧化物；步骤10、对所述衬底101下端面进行光刻，光刻完成后，向光刻区域内离子注入P，形成n 型欧姆接触层105,并保证其掺杂浓度为IX 1019?IX 102() cnf3,在本实施例中掺杂浓度优选为1 X 102() cm 3，随后对所述衬底101进行低温退火处理；步骤11、在所述n型欧姆接触层105上再淀积一层500nm?2wii的A1，形成n型欧姆接触电极107,进而完成器件加工，在本实施例中可采用溅射的方法淀积500nm的AL以形成n型欧姆接触电极107。
[0046]所述淀积加工方法包括磁控溅射或PECVD生长(等离子体增强化学气相沉积法)； 所述刻蚀加工方法包括干法刻蚀工艺或湿法腐蚀工艺。
[0047]还需要说明的是，本发明中的所述隔离沟槽104填充，既可以采用低压化学气相淀积的方法形成，也可以利用各种氧化物化学气相淀积设备完成。另外，本发明中的材质选择及涂层厚度均为发明人经过多次试验论证得出的最优方案，如采用其他材质或涂层厚度， 可能会直接导致本发明的技术方案不能够实现降低器件暗电流的效果。[〇〇48]本发明能够降低暗电流的原理在于，避免了沟槽处离子注入引入的杂质缺陷(这是由于传统加工过程中，离子注入后退火不充分，容易导致注入后的杂质不能由间隙式杂质转换为替位式杂质)及晶格损伤，进而减小器件暗电流。此外，器件边缘由于划片工艺引起的缺陷或是损伤都会增加器件的暗电流；另外由于少子扩散进入电场区，在电场的作用下被收集，这一过程也会产生暗电流，而本发明的沟槽结构能够将器件边缘与有源区隔离开，实现了器件边缘与有源区电场的阻断，削弱了少子的扩散，从而减小了器件的暗电流。
[0049]与传统PIN探测器相比，本发明的探测波长范围更广，可广泛适用于红外、可见光、紫外或太赫兹波段，适用性和实用性更强。本发明能够有效避免传统加工过程中离子注入引入的杂质缺陷及晶格损伤，减小了器件的暗电流。同时，本发明上下两个端面的沟槽结构能够充分地将器件边缘与器件有源区的隔离，实现了器件边缘与有源区电场的阻断，削弱了少子的扩散，减小了器件的暗电流。此外，本发明通过背面蚀刻或腐蚀的方式对器件吸收区的厚度进行了缩减，减小了器件的串联电阻，使得器件对于入射光信号能够迅速作出响应，进一步提升了本发明的使用效果。
[0050]综上所述，本发明能够有效减少器件内部的暗电流，使用效果优异，可以减小串联电阻，使得器件对于入射光信号迅速做出响应，具有很高的使用及推广价值。
[0051]本发明尚有多种实施方式，凡采用等同变换或者等效变换而形成的所有技术方案，均落在本发明的保护范围之内。
【主权项】
1.低暗电流高速PIN探测器，可用于红外、可见光、紫外或太赫兹波段范围内的光线探测，其特征在于:包括衬底(101)，所述衬底(101)上生长有P型欧姆接触层(103)，所述P型欧姆接触层(103)上覆盖有增透膜(102)，所述增透膜(102)上设置有至少一个与所述P型欧姆接触层(103)触接的P型欧姆接触电极(106)，所述衬底(101)上端面除所述P型欧姆接触层(103)外的区域均覆盖有阻隔层(108)，所述阻隔层(108)上覆盖有增透膜(102)，所述衬底(101)的下端面由上至下依次覆盖生长有N型欧姆接触层(105)及N型欧姆接触电极(106)，所述衬底(101)的上端面开设有一圈第一隔离沟槽(104)，所述衬底(101)的下端面开设有一圈第二隔离沟槽(109)，所述第一隔离沟槽(104)与第二隔离沟槽(109)内均填充有阻隔材料，所述第一隔离沟槽(104)位于所述P型欧姆接触层(103)的外周侧，所述第一隔离沟槽(104)与第二隔离沟槽(109)上下对应。2.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述衬底(101)的下端面开设有一凹槽，所述凹槽的内径与所述第一隔离沟槽(104)的外径相匹配，所述凹槽的深度为100 ?300μπιο3.根据权利要求2所述的低暗电流PIN探测器，其特征在于:所述第二隔离沟槽(109)开设于所述凹槽内，所述第二隔离沟槽(109)的外径与所述凹槽的内径相匹配。4.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述衬底(101)的材质为S1、GaAs、GaN、InP、Ge、SiC、SOlSGOI。5.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述增透膜(102)上开设有至少一个用于将所述P型欧姆接触层(103)裸露出来的电极通孔，所述P型欧姆接触电极(106)借助所述电极通孔与所述P型欧姆接触层(103)触接。6.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述增透膜(102)上设置有P型欧姆接触电极(106)，所述P型欧姆接触电极(106)设置于所述P型欧姆接触层(103)上端面的两侧端部位置。7.根据权利要求6所述的低暗电流PIN探测器，其特征在于:所述低暗电流高速PIN探测器包括一用于感光的有源区，所述有源区位于所述P型欧姆接触电极(106)之间；还包括一用于传递光源的吸收区，所述吸收区位于所述P型欧姆接触层(103)及N型欧姆接触层(105)之间。8.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述第一隔离沟槽(104)的深度大于所述P型欧姆接触层(103)的厚度，所述第一隔离沟槽(104)下端面所在平面低于所述P型欧姆接触层(103 )下端面所在平面。9.根据权利要求3所述的低暗电流PIN探测器，其特征在于:所述第二隔离沟槽(109)的深度大于所述N型欧姆接触层(105)的厚度，所述第二隔离沟槽(109)上端面所在的平面高于所述凹槽内的N型欧姆接触层(105)上端面所在的平面。10.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述第一隔离沟槽(104)与第二隔离沟槽(109)均为环形结构且二者上下对应，所述第一隔离沟槽(104)的深度为2?6μηι，所述第二隔离沟槽(109)的深度为0.1?6μηι。11.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述增透膜(102)的材质为SiNx或S12,所述增透膜(102)的厚度为60?160nm。12.根据权利要求1所述的低暗电流PIN探测器，其特征在于:所述阻隔材料的材质为Si〇2,所述阻隔层(108)的材质为Si〇2,所述阻隔层(108)的厚度为400?600nm。13.—种用于制备如权利要求1?8所述的低暗电流高速PIN探测器的加工方法，其特征 在于，包括如下步骤:步骤1、根据加工需要对电阻率2000 Q/cm以上衬底(101)的材质进行选择，并对所述 衬底(101)进行化学清洗，保证所述衬底(101)的洁净度以免影响后期工艺，在所述衬底 (101)的上端面淀积一层400?600nm的Si〇2,随后在所述衬底(101)的上端面进行光刻，之后 在光刻区域刻蚀出一圈第一隔离沟槽(104 )，刻蚀深度为2?6mi ;步骤2、对所述衬底(101)的上端面进行热氧化处理，使所述衬底(101)的上端面形成一 层致密的Si02层，随后在所述衬底(101)的上端面淀积一层2?6mi的Si02，以保证所述第一隔 离沟槽(104)被完全填充，之后对所述衬底(101)的上端面进行化学机械抛光，去除多余的 氧化物；步骤3、在所述衬底(101)的上端面淀积一层400?600nm的Si02，随后在所述衬底(101)的 上端面进行光刻，并向所述光刻区域离子注入B，使所述衬底(101)的上端面形成P型欧姆接 触层(103)，并保证其掺杂浓度为IX 1019?IX 102Q cm3;步骤4、对所述衬底(101)进行高温退火处理，以将注入的杂质离子激活，退火温度为 900?1100°C，退火时间为30?60min;步骤5、在所述衬底(101)的上端面淀积一层60?100nm的SiN或Si02作为增透膜(102);步骤6、在所述衬底(101)的上端面进行光刻并在所述增透膜(102)上刻蚀出两个电极 通孔，随后在所述电极通孔的上方淀积500nm?2mi的A1以形成P型欧姆接触电极(106)，并进 行光刻，腐蚀电极，露出用于感光的有源区；步骤7、将所述衬底(101)倒扣，使所述衬底(101)的下端面向上，在所述衬底(101)的下 端面进行光刻并刻蚀出一个深度为1〇〇~300mi的凹槽；步骤8、在所述衬底(101)的下端面淀积一层400?600nm的S i〇2，随后对所述凹槽区域进 行光刻，并在所述凹槽内刻蚀出一圈第二隔离沟槽(109)，刻蚀深度为0.1-6M1，并保证所述 第二隔离沟槽(109)与所述第一隔离沟槽(104)上下对应；步骤9、对所述衬底(101)的下端面进行热氧化处理，使所述衬底(101)的下端面形成一 层致密的Si02层，随后在所述衬底(101)的下端面淀积一层0.1-6M1的Si02,以保证所述第二 隔离沟槽(109)被完全填充，之后对所述衬底(101)的下端面进行化学机械抛光，去除多余 的氧化物；步骤10、对所述衬底(101)下端面进行光刻，光刻完成后，向光刻区域内离子注入P，形 成n型欧姆接触层(105)，并保证其掺杂浓度为1X1019?1X102() cnf3,随后对所述衬底 (101)进行低温退火处理；步骤11、在所述n型欧姆接触层(105)上再淀积一层500nm?2mi的A1，形成n型欧姆接触 电极(107)，进而完成器件加工。14.根据权利要求10所述的低暗电流PIN探测器的加工方法，其特征在于:所述淀积加 工方法包括磁控溅射或PECVD生长;所述刻蚀加工方法包括干法刻蚀工艺或湿法腐蚀工艺。
【文档编号】H01L31/0352GK105977337SQ201610562068
【公开日】2016年9月28日
【申请日】2016年7月18日
【发明人】李冲, 刘巧莉, 丰亚洁, 吕本顺, 郭霞, 王华强, 黎奔
【申请人】苏州北鹏光电科技有限公司