Mim电容器及其制备方法
【专利摘要】本发明的MIM电容器及其制备方法，包括：提供半导体衬底；在半导体衬底上依次沉积第一底层金属层、第二底层金属层以及介质层，第一底层金属层与第二底层金属层形成下极板；选择性刻蚀介质层以及第二底层金属层，在介质层以及第二底层金属层中形成若干暴露出第一底层金属层的沟槽；沉积顶层金属层，顶层金属层填充沟槽，并覆盖介质层，顶层金属层形成上极板；去除沟槽所在区域内的顶层金属层以及第一底层金属层。本发明中，刻蚀介质层以及第二底层金属层，形成沟槽，顶层金属层填充沟槽，使得第一底层金属层与顶层金属层连接，将第一底层金属层与第二底层金属层中聚集的电荷通过顶层金属层释放掉，从而避免形成的MIM电容器中产生电弧放电缺陷。
【专利说明】
MIM电容器及其制备方法
技术领域
[0001] 本发明涉及半导体技术领域，尤其涉及一种Μ頂电容器及其制备方法。
【背景技术】
[0002] 随着半导体技术的迅猛发展，器件特征尺寸不断缩小，不仅在单个互连层中形成 器件之间的高性能、高密度的连接，而且要在多层之间进行互连。目前，器件之间的连接大 量采用多层互连结构，其中多个互连金属层互相堆叠，并且层间绝缘层置于其间，然后在层 间绝缘层中形成互连沟槽和连接孔，并采用导电材料例如铜、钨填充互连沟槽和连接孔，以 形成互连多层金属层的互连金属导线。在高端工艺中，由于互连层为金属互连结构，多层互 连结构的各个金属层和层间电介质也构成了许多电容，这些电容中即包括在形成多层互连 结构时形成的金属引线之间、金属层与层间电介质之间的杂散电容，也包括互连金属和绝 缘层之间形成的电容。由于互连层的导体为金属结构，因此在互连层之间形成的电容主要 采用具有金属-绝缘体-金属结构的Μ頂电容器。因为金属-绝缘体-金属电容器具有较 低的接点阻抗，故其RC值较低，常用于要求高速的集成电路中，其也常见于类比电路、混合 电路等不同应用中。
[0003] 然而，电容器下极板的金属层表面由于晶界而凹凸不平，在电容器上极板的金属 层生长过程中，下极板金属层表面的凹凸不平使得凸出的表面聚集电荷，并且中间的绝缘 层难以将电荷转移，使得局部聚集的电荷产生尖端放电，形成电弧缺陷，从而影响电容器的 性能，影响产品的良率。
[0004] 为了解决上述问题，一种方法是改变生长过程中采用的功率或者温度，以减小金 属晶粒的尺寸，使得金属层表面的平整度更好，但后续的工艺会在器件表面形成更多的残 留物；另一种方法是采用介电常数更高的介质层作为中间的绝缘层，从而提高绝缘层的击 穿电压，避免尖端放电的影响，但是改变绝缘层会使得Μ頂电容器的电容产生偏移。
【发明内容】
[0005] 本发明的目的在于，提供一种Μ頂电容器及其制备方法，避免Μ頂电容器的电弧放 电缺陷，从而提尚器件的成品率。
[0006] 为解决上述技术问题，本发明提供一种Μ頂电容器及其制备方法，包括：
[0007] 提供半导体衬底；
[0008] 在所述半导体衬底上依次沉积第一底层金属层、第二底层金属层以及介质层，所 述第一底层金属层与所述第二底层金属层用于形成ΜΙΜ电容器的下极板；
[0009] 选择性刻蚀所述介质层以及所述第二底层金属层，在所述介质层以及所述第二底 层金属层中形成若干暴露出所述第一底层金属层的沟槽；
[0010] 沉积顶层金属层，所述顶层金属层填充所述沟槽，并覆盖所述介质层，所述顶层金 属层用于形成Μ頂电容器的上极板；
[0011] 去除沟槽所在区域内的所述顶层金属层以及所述第一底层金属层。
[0012] 可选的，所述沟槽的宽度为1. 0 μπι~3. 0 μπι。
[0013] 可选的，所述第一底层金属层为铝金属层，所述第一底层金属层的厚度为 4000Α-5000Α,
[0014] 可选的，所述第二底层金属层为氮化钛，所述第二底层金属层的厚度为 500Α-800Α。
[0015] 可选的，采用物理气相沉积的方法生长所述第一底层金属层与所述第二底层金属 层。
[0016] 可选的，所述顶层金属层包括第一顶层金属层和第二顶层金属层。
[0017] 可选的，所述第一顶层金属层为铝金属层，所述第一顶层金属层的厚度为 1000Λ-2000Α,
[0018] 可选的，所述第二顶层金属层为氮化钛，所述第二顶层金属层的厚度为 5Q〇A-80〇A"
[0019] 可选的，所述介质层为氮化硅层，所述介质层的厚度为300A-500A。
[0020] 可选的，所述沟槽位于所述半导体衬底的晶圆切割道区域上。
[0021] 相应的，本发明还提供一种Μ頂电容器，采用上述Μ頂电容器的制备方法形成，Μ頂 电容器包括：
[0022] 半导体衬底；
[0023] 下极板，所述下极板包括依次位于部分所述半导体衬底上的第一底层金属层和第 二底层金属层，并且，所述下极板在所述半导体衬底上间隔分布；
[0024] 介质层，所述介质层覆盖所述下极板；
[0025] 上极板，所述上极板包括依次覆盖所述介质层的第一顶层金属层和第二顶层金属 层。
[0026] 本发明提供的Μ頂电容器及其制备方法，刻蚀介质层以及第二底层金属层，形成 沟槽，顶层金属层填充沟槽，使得第一底层金属层与顶层金属层连接，将第一底层金属层中 聚集的电荷通过顶层金属层释放掉，从而避免形成的ΜΙΜ电容器中产生电弧放电缺陷。
【附图说明】
[0027] 图1为本发明Μ頂电容器制备方法的流程图；
[0028] 图2-图5为本发明Μ頂电容器的制备方法一实施例中各步骤对应的半导体结构 的剖面图；
[0029] 图6为本发明Μ頂电容器制备方法另一实施例中形成沟槽结构的剖面图；
[0030] 图7为本发明Μ頂电容器制备方法再一实施例中Μ頂电容器的剖面图。
【具体实施方式】
[0031] 下面将结合示意图对本发明的Μ頂电容器及其制备方法进行更详细的描述，其中 表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍 然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道， 而并不作为对本发明的限制。
[0032] 本发明的核心思想在于，刻蚀介质层以及第二底层金属层，形成沟槽，顶层金属层 填充沟槽，使得第一底层金属层与顶层金属层连接，将第一底层金属层与第二底层金属层 中聚集的电荷通过顶层金属层释放掉，避免第一底层金属层表面局部聚集电荷而产生尖端 放电，从而避免形成的Μ頂电容器中产生电弧放电缺陷，提高器件的成品率。
[0033] 本发明的Μ頂电容器制备方法的流程图参考图1所示，并且下文结合图2-图7对 本发明的Μ頂电容器及其制备方法进行具体说明。
[0034] 执行步骤S1，参考图2所示，提供半导体衬底10,在本实施例中，所述半导体衬底 10中不同的区域可以形成有阱区、源区、漏区、浅沟槽隔离结构等，以实现不同的功能，此为 本领域技术人员都可以理解的，在此不在赘述。
[0035] 执行步骤S2,继续参考图2所示，在所述半导体衬底10上依次沉积第一底层金属 层21、第二底层金属层22以及介质层30,所述第一底层金属层21与所述第二底层金属层 22形成Μ頂电容器的下极板20。本发明中，采用物理气相沉积的方法生长所述第一底层 金属层21和所述第二底层金属层22。所述第一底层金属层21优选为铝金属层，并且，所 述第一底层金属层21还可以含有0. 5%的铜金属，从而增强导电性。所述第一底层金属层 21的厚度为4000Α-5000Α,优选为4500Α。所述第二底层金属层22优选为氮化钛层，覆 盖所述第一底层金属层21，用于改善第一底层金属层21的接触性能，所述第二底层金属层 22的厚度为5()0_Λ-800Α。本实施例中，采用化学气相沉积的方法生长所述介质层30,优选 的，所述介质层30为氮化硅，所述介质层的厚度为300 Α-500Α。需要说明的是，第一底层 金属层21的表面由于晶界的作用，使得表面形成图2中的所示的突起211。
[0036] 执行步骤S3,参考图3所示，选择性刻蚀所述介质层30以及所述第二底层金属层 22至所述第一底层金属层21，在所述介质层30以及所述第二底层金属层22中形成若干沟 槽40,并暴露出所述第一底层金属层21。所述沟槽40的宽度为1.0 μπι-3.0μπι。可以理 解的是，在晶圆结构的制备过程中，并不是每个区域中都需要形成Μ頂电容器，因此，本发 明中，可以在不需要形成Μ頂电容器结构的部分区域形成沟槽40,在后续的工艺中，可以将 沟槽40部分去除。并且，本领域的技术人员可以理解的是，所述沟槽40的宽度并不局限于 1. 0 μ m-3. 0 μ m，还可以为5 μ m、10 μ m等，此为根据实际需要进行设定的。
[0037] 执行步骤S3,参考图4所示，沉积顶层金属层50,所述顶层金属50包括第一顶层 金属层51和第二顶层金属层52,所述顶层金属层50形成Μ頂电容器的上极板。所述顶层 金属层50填充所述沟槽40,并覆盖所述介质层30。同样的，在本实施中，采用物理气相沉 积的方法生长所述第一顶层金属层51和所述第二顶层金属层52,其中，所述第一顶层金属 层51为错金属层，第一顶层金属层51的厚度为1000Α-2000Α,第二顶层金属层52为氮化 钛，第二顶层金属层52的厚度为500Λ-80?盖。可以理解的是，在沉积所述第一顶层金属层 51的过程中，由于等离子体的作用使得第一底层金属层21表面的突起211的尖端聚集电 荷从而产生尖端放电。然而，本发明中，通过沟槽40将第一底层金属层21与第一顶层金属 层51连接，使得第一底层金属层21表面聚集的电荷可以通过第一顶层金属层51释放掉， 从而避免第一底层金属层21中形成尖端放电，避免产生电弧放电缺陷。
[0038] 需要说明的是，本发明中，参考图5所示，所述沟槽40所在的位置是预先设定的， 一般位于晶圆结构中不需要形成Μ頂电容器的部分，或者位于后续晶圆切割道的区域上， 因此，在沉积所述顶层金属层50之后，还执行步骤S5,需要将所述沟槽40所在区域中的第 二顶层金属层52、第一顶层金属层51以及第一底层金属层21进行刻蚀，从而去除第一顶 层金属层51与第一底层金属层21相连接的部分。可以理解的是，刻蚀过程中还同时去除 所述沟槽40周围的第二顶层金属层52、第一顶层金属层51、介质层30、第二底层金属层22 以及第一底层金属层21，使得刻蚀之后形成的间隔区域大于沟槽所在的区域。经过刻蚀之 后，使得下极板20 (在此由第一底层金属层21及第二底层金属层22形成）与上极板（在 此由第一顶层金属层51和第二顶层金属层52形成）不相连，从而形成ΜΙΜ电容器结构60。 因此，本发明可以在不影响形成的Μ頂电容器结构的情形下，通过将第一底层金属层21与 第一顶层金属层51连接，将聚集的电荷释放掉，避免尖端放电的现象。
[0039] 本发明的另一实施例参考图6所示，在刻蚀介质层30以及第二底层金属层22时， 同时刻蚀掉第一底层金属层21表面的部分，形成沟槽40。然而，在后续的方法与上述的方 法相同，在此不再赘述。在本实施例中，刻蚀掉第一底层金属层21表面的部分，保证第一顶 层金属层51与第一底层金属层21之间的接触更好，从而将聚集的电荷释放掉。
[0040] 本发明的再一实施例参考图7所示，刻蚀沟槽40所在区域第二顶层金属层52、第 一顶层金属层51、介质层30以及第一底层金属层21等结构，形成ΜΙΜ电容器结构60时，还 可以将半导体衬底10表面的部分刻蚀掉，此为根据实际要求进行选择的，本领域技术人员 都是可以理解的，在此不在赘述。
[0041] 相应的，本发明还提供一种如图5或图7所示的Μ頂电容器，包括：
[0042] 半导体衬底1〇 ;
[0043] 下极板20,所述下极板20包括依次位于部分所述半导体衬底10上的第一底层金 属层21和第二底层金属层22,并且，所述下极板20在所述半导体衬底10上间隔分布；
[0044] 介质层30,所述介质层30覆盖所述下极板20 ;
[0045] 上极板50,所述上极板50包括依次覆盖所述介质层30的第一顶层金属层51和第 二顶层金属层52。
[0046] 综上所述，本发明提供的Μ頂电容器及其制备方法中，刻蚀介质层以及第二底层 金属层，形成沟槽，顶层金属层填充沟槽，使得第一底层金属层与顶层金属层连接，将第一 底层金属层与第二底层金属层中聚集的电荷通过顶层金属层释放掉，从而避免形成的ΜΙΜ 电容器中产生电弧放电缺陷。
[0047] 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
【主权项】
1. 一种MIM电容器的制备方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底上依次沉积第一底层金属层、第二底层金属层W及介质层，所述第 一底层金属层与所述第二底层金属层用于形成MIM电容器的下极板； 选择性刻蚀所述介质层W及所述第二底层金属层，在所述介质层W及所述第二底层金 属层中形成若干暴露出所述第一底层金属层的沟槽； 沉积顶层金属层，所述顶层金属层填充所述沟槽，并覆盖所述介质层，所述顶层金属层 用于形成MIM电容器的上极板； 去除沟槽所在区域内的所述顶层金属层W及所述第一底层金属层。2. 如权利要求1所述的MIM电容器的制备方法，其特征在于，所述沟槽的宽度为 1. O Ji m ~3. O Ji m。3. 如权利要求1所述的MIM电容器的制备方法，其特征在于，所述第一底层金属层为侣 金属层，所述第一底层金属层的厚度为4000A-5000A。4. 如权利要求1所述的MIM电容器的制备方法，其特征在于，所述第二底层金属层为氮 化铁，所述第二底层金属层的厚度为500A-800A。5. 如权利要求1所述的MIM电容器的制备方法，其特征在于，采用物理气相沉积的方法 生长所述第一底层金属层与所述第二底层金属层。6. 如权利要求1所述的MIM电容器的制备方法，其特征在于，所述顶层金属层包括第一 顶层金属层和第二顶层金属层。7. 如权利要求6所述的MIM电容器的制备方法，其特征在于，所述第一顶层金属层为侣 金属层，所述第一顶层金属层的厚度为10OOA-200 OA。8. 如权利要求6所述的MIM电容器的制备方法，其特征在于，所述第二顶层金属层为氮 化铁，所述第二顶层金属层的厚度为500A-800A。9. 如权利要求1所述的MIM电容器的制备方法，其特征在于，所述介质层为氮化娃层， 所述介质层的厚度为3饼)盖-5沿0.克。10. 如权利要求1所述的MIM电容器的制备方法，其特征在于，所述沟槽位于所述半导 体衬底的晶圆切割道区域上。11. 一种MIM电容器，采用如权利要求1-10中任意一项所述的制备方法制备而成，其特 征在于，包括： 半导体衬底； 下极板，所述下极板包括依次位于部分所述半导体衬底上的第一底层金属层和第二底 层金属层，并且，所述下极板在所述半导体衬底上间隔分布； 介质层，所述介质层覆盖所述下极板； 上极板，所述上极板包括依次覆盖所述介质层的第一顶层金属层和第二顶层金属层。
【文档编号】H01L23/64GK105990095SQ201510080421
【公开日】2016年10月5日
【申请日】2015年2月13日
【发明人】郭海波, 唐永进
【申请人】中芯国际集成电路制造(上海)有限公司