层压芯片装置的制造方法
【专利摘要】本发明提供一种层压芯片装置，其包含：第一层压体，其中形成于多个片材上的多个导体图案通过形成为穿透至少一个片材的通孔彼此连接；第二层压体，其提供于第一层压体上方或下方并且具有形成于多个片材上的多个内电极图案，并且内电极图案在对应于通孔的区域的至少一部分中具有非导电区域。该层压芯片装置具有彼此不同的特征的单元装置层压在单芯片上。
【专利说明】
层压芯片装置
技术领域
[0001]本发明涉及一种层压芯片装置，且更确切地说，涉及一种其中具有不同特征的至少两个单元装置组合在单芯片中的层压芯片装置。【背景技术】
[0002]电阻器(R)、电容器(C)和电感器(L)是电子电路中的典型无源装置，并且这些典型无源装置具有各种各样的功能和作用。例如，电阻器用来控制流过电路的电流的流动并且实现交流电电路中的阻抗匹配。尽管电容器基本上用来切断直流电且传递交流电，但是电容器用来构成时间常数电路、时间延迟电路以及RC和LC滤波电路，并且电容器本身还用来消除噪声。电感器执行消除高频噪声、匹配阻抗等的功能。
[0003]此外，变阻器的电阻根据外加电压而改变，因此变阻器广泛地用作保护装置以用于保护重要的电子组件以及电路免受过电压(浪涌电压)和静电的影响。也就是说，在普通条件下电流不会流入变阻器中；然而，当超过预定电压水平的过电压被施加到变阻器的两端时，变阻器的电阻大幅度减小以使大部分电流能够流过变阻器，使得电流不会流入其它装置中，由此保护电路免受过电压的影响。变阻器往往会根据电子设备的微型化而被微型化和阵列化以保护高度集成的电路以及其类似者免受静电和过电压的影响。
[0004]或者，可以组合具有彼此不同的特征的至少两个单元装置来形成单芯片。例如，变阻器和电阻器可以进行组合以有效地保护重要电子组件或电路免受过电压的影响。此外， 变阻器和电感器的组合、变阻器和电容器的组合或电感器和电容器的组合可以消除噪声分量以确保电气组件或电路的稳定操作。
[0005]如上所述，在至少两个单元装置组合在单芯片中的情况下，芯片通过在垂直方向上层压多个片材制成并且用于实施每个装置的导体图案(例如，电极)形成于每个片材上。 此外，在层压芯片装置中，穿孔形成为穿透每个片材，并且穿孔填充有导体以在垂直方向上将导体图案彼此连接。由于芯片通过层压和压缩多个片材制成，因此在其中形成穿孔的区域中，且确切地说，在其中穿孔彼此重叠的区域中积累应力以导致导体在穿孔中的变形，由此导致导体和与其相邻的导体图案之间的距离变得小于最初设计的距离。因此，层压芯片装置未能适当地实施所设计特征，并且在穿孔中的导体严重变形的情况下，电局部集中以导致短路、漏电流或瞬变电流的出现。
[0006]相关技术文献 [〇〇〇7][专利文献]
[0008](文献0001)第10-0578296号韩国专利
【发明内容】
[0009]本发明提供一种其中具有彼此不同的特征的单元装置层压在单芯片上的层压芯片装置。
[0010]本发明还提供一种能够阻止由穿孔的重叠引起的应力并且因此抑制短路、漏电流或瞬变电流的层压芯片装置。
[0011]根据本发明的方面，层压芯片装置包含:第一层压体，其包含分别提供于多个片材上的多个导体图案，所述导体图案通过形成为穿透至少一个片材的通孔垂直地彼此连接； 以及第二层压体，其安置于第一层压体上方和下方并且包含提供于多个片材上的多个内电极图案，并且所述内电极图案配备有在对应于通孔的区域的至少一部分中的非导电区域。
[0012]第一层压体可以包含至少一个电感器，并且第二层压体可以包含至少一个电容器。
[0013]导体图案可以包含在一个方向以及与其相反的另一方向上延伸的暴露的至少一个引线图案；以及提供于引线图案之间的多个线圈图案，并且所述引线图案和所述多个线圈图案可以通过通孔在垂直方向上彼此连接。
[0014]通孔可以包含:在垂直方向上彼此间隔开的第一末端通孔和第二末端通孔，其提供于导体图案的末端部分上；以及在垂直方向上彼此间隔开的第一中心通孔和第二中心通孔，其提供于导体图案的中心部分上。
[0015]22个片材可以层压在第一层压体中，引线图案可以分别提供于最上片材和最下片材上，线圈图案可以分别提供于最上片材和最下片材之间的其余20个片材上，并且线圈图案和引线图案可以通过提供于每个片材上的四个通孔在垂直方向上彼此连接。
[0016]内电极可以包含:电极图案，其提供于一个片材上并且暴露于与引线图案的方向相同的方向上；以及共同电极图案，其提供于电极图案上方和下方并且暴露于垂直于电极图案的方向上。[〇〇17]共同电极图案可以提供于其中包含导体图案的区域中，所述导体图案包含第一末端通孔和第二末端通孔。
[0018]共同电极图案可以包含分别提供于电极图案上方和下方的上共同电极和下共同电极，非导电区域提供于上和下共同电极图案中的至少一个上。
[0019]共同电极图案可以提供于片材上并且非导电区域可以包含其中通过清除共同电极图案的一部分暴露片材的区域。
[0020]非导电区域可以提供为尺寸等于或大于通孔的尺寸。【附图说明】
[0021]可以从结合附图所作的以下描述中更详细地理解示例性实施例，在附图中:
[0022]图1是根据本发明的示例性实施例的层压芯片装置的组合透视图；
[0023]图2是根据本发明的示例性实施例的层压芯片装置的分解透视图；以及
[0024]图3至图6是根据本发明的另一示例性实施例的部分分解透视图。【具体实施方式】
[0025]下文中将参考附图详细描述具体实施例。然而，本发明可以用不同形式体现，且不应被解释为限于本文中所陈述的实施例。相反地，提供这些实施例是为了使得本发明将是透彻并且完整的，并且这些实施例将把本发明的范围完整地传达给所属领域的技术人员。 在附图中，为了清楚地说明层和区域，放大说明厚度，并且相同参考标号始终指代相同元件。
[0026]图1是根据本发明的示例性实施例的层压芯片装置的组合透视图，并且图2是根据本发明的示例性实施例的层压芯片装置的分解透视图。
[0027]参考图1和图2,根据示例性实施例的层压芯片装置包含:第一层压体A，其具有多个导体图案1〇〇;第二层压体B，其提供于第一层压体A上方或下方并且具有分别提供于单元装置中的多个电极图案310,并且共同电极图案320和330提供为跨越单元装置区域彼此连接。此外，层压芯片装置进一步包含提供于层压体10的外侧表面上的多个外电极，在所述层压体中层压第一层压体A和第二层压体B。本文中，导体图案100提供于多个片材11至20上并且通过形成为穿透至少一个片材的通孔200垂直地彼此连接。此外，第一层压体A和第二层压体B可以是各自具有所需特征的装置的层压体。例如，第一层压体A可以是其中提供多个电感器的层压体，并且第二层压体B可以是其中提供多个电容器的层压体。同时，用于第一层压体A和第二层压体B中的片材是其中层压其上具有预定图案的多个片材的层压片材并且可以由陶瓷材料或与此不同的其它材料制成。例如，所述片材可以是半导电陶瓷片、绝缘陶瓷片或变阻器材料片材。此外，由相同材料制成的片材可以用于所有层压体，或每个层压体可以由不同材料制成。[〇〇28]第一层压体A可以包含多个片材11至20;形成于多个片材11至20上的导体图案 100;以及通孔200,其选择性地形成于多个片材11至20上以将导体图案100垂直地彼此连接。[〇〇29]导体图案100可以包含分别提供于最上片材11和最下片材20上的将暴露于外部的引线图案111和112;以及在最上片材11和最下片材20之间(例如)以螺旋方式提供于片材12 至19上的线圈图案121至128。将暴露于长边中的引线图案111在短边方向上延伸，并且引线图案112从对应于引线图案111内部部分的区域朝向与引线图案111相反的方向延伸，所述引线图案暴露于与一个长边相对的另一长边中。此外，线圈图案121至128提供于呈至少两次缠绕的形状的一个片材上，并且提供于呈至少两个或多于两个形状的多个片材12至19 上。例如，奇数编号的线圈图案121、123、125和127以第一形状形成并且偶数编号的线圈图案122、124、126和128以不同于第一形状的第二形状形成。本文中，第一形状和第二形状可以不同地形成为具有不同匝数、不同图案长度等。同时，可以将彼此间隔开预定空间的包含引线图案111和112以及线圈图案121至128的多个导体图案100提供于片材11至20上。例如， 引线图案111和112的数目可以为四个并且它们在片材11和20上在水平方向上间隔开;并且同样地，线圈图案121至128的数目可以为四个并且它们在片材12至19上在水平方向上间隔开。因此，可以在片材11至20的水平方向上提供多个(例如四个)单元装置。此外，引线图案 111和112以及线圈图案121至128可以垂直地彼此连接并且因此可以充当具有预定电阻和电感的电感器。此时，由于四个导体图案100分别在水平方向上提供于片材11至20上，因此分别形成于片材中的每一个上的导体图案100通过通孔200垂直地彼此连接，四个电感器可以形成于第一层压体A上。也就是说，片材11上的引线图案111、形成于片材11下方的多个片材12至19上的线圈图案121至128以及片材20上的引线图案112通过提供于预定区域中的通孔200连接以实施在垂直方向上缠绕的电感器，并且四个电感器可以在水平方向上提供。同时，可以通过调整导体图案100的长度来调整电阻和电感。例如，可以通过改变线圈图案121 至128的匝数或其上形成导体图案100的层压片材11至20的数目中的至少任一个而在若干欧姆至几十欧姆的范围内调整电阻，由此使电感能够进行调整。如图3所说明，在本发明的示例性实施例中，第一层压体A通过层压十个片材11至20来配置，但是片材的数目不限于此。在另一个示例性实施例中，取决于例如电感、电阻等的装置特征，片材的数目可以是多个。例如，第一层压体A可以通过层压22个片材来配置，使得引线电极形成于最上和最下片材上并且线圈图案形成于其余片材上。
[0030]可以通过在其上提供导体图案100的至少一个片材的预定区域中填充导电材料而形成通孔200。也就是说，形成为垂直穿透至少一个片材的导通孔提供于至少一个片材的预定区域中并且可以通过用导电材料填充导通孔而形成通孔200。通孔200的数目可以取决于导体图案100的形状而减到最少，并且可以在水平方向和垂直方向上(顶部_底部方向上)交替地或间隔形成。此外，仅一个通孔200可以形成用于片材上的导体图案100中的每一个，或可以不形成通孔200。也就是说，通孔200不形成于其上形成导体图案100的片材11至20之中的最下片材20上，并且通孔200单独地形成用于其余片材11至19上的每个导体图案100。此处，由于多个导体图案100,例如，四个导体图案100提供于在水平方向上间隔开的片材11至 19上，因此四个通孔200形成于一个片材上。通孔200可以形成于导体图案100的末端部分上，并且通孔200可以包含形成于导体图案100的末端部分上的第一末端通孔211和第二末端通孔212以及根据形成通孔200的位置形成于导体图案100的中心部分上的第一中心通孔 213和第二中心通孔214。例如，可以从最上第一的片材11朝向安置于其下的片材重复地形成第一末端通孔211、第一中心通孔213、第二末端通孔212和第二中心通孔214。本文中，第一末端通孔211和第二末端通孔212以及第一中心通孔213和第二中心通孔214中的每一个的数目可以与单元装置的数目相同，例如，四个。在一个片材上仅形成末端通孔或中心通孔中的仅一个。此外，第一末端通孔211和第二末端通孔212可以在彼此不同的位置处形成并且第一中心通孔213和第二中心通孔214也可以在彼此不同的位置处形成。例如，第一末端通孔211可以形成为邻近于片材的一个长边，并且第二末端通孔212可以形成为邻近于与片材的一个长边相对的另一长边。此外，第一中心通孔213可以形成为与第一末端通孔211间隔开且邻近于一个长边，并且第二中心通孔214可以形成为与第二末端通孔212间隔开且邻近于另一长边。形成于上片材和下片材上的导体图案100可以通过通孔200以电气方式或以物理方式彼此连接。例如，引线图案111可以通过第一末端通孔211连接到第二片材12上的第一线圈图案121，并且第一线圈图案121可以通过形成于第二片材12上的第一中心通孔 213连接到形成于第三片材13上的第二线圈图案122。此外，第二线圈图案122可以通过形成于第三片材13上的第二末端通孔212连接到第四片材14上的第三线圈图案123,并且第三线圈图案123可以通过形成于第四片材14上的第二中心通孔214连接到第五片材15上的第四线圈图案124。由于多个通孔200分散地分布，因此在垂直方向上重叠的通孔数目减少，使得甚至经过片材进行层压、随后进行压缩，通孔的变形也可以减少。此外，由于通孔的变形减小，因此可以保持各种电特征。[〇〇31]第二层压体B包含多个片材31至33、提供于片材32上的多个电极图案310以及分别提供于安置在片材32上方和下方的片材31和33上的共同电极图案320和330,并且待层压的片材的数目不受限制。例如，其上提供共同电极图案320和330的片材31和33可以仅层压在其上提供电极图案310的片材32上方或下方。或者，其上分别提供共同电极图案320和330的片材31和33可以层压在片材32上方和下方，如图3所说明。在这种情况下，电极图案310提供为暴露的，使得电极图案310对应于引线图案111和112,并且共同电极图案320和330在垂直于电极图案310的方向上提供为暴露的。也就是说，电极图案310提供为在中心区处彼此间隔开以暴露于一个长边和与其相对的另一长边且与引线图案111和112重叠;共同电极图案 320和330跨越多个单元装置区域提供并且经提供使得其一部分分别暴露于一个短边和与其相对的另一短边。也就是说，电极图案310以及共同电极图案320和330在彼此垂直的方向上提供为暴露的。
[0032]多个电极图案310以及共同电极图案320和330是中间具有片材32的面对彼此的内电极，并且由此针对每个单元装置形成电容器。形成于一个片材32上的多个电极图案310包含在每个单元装置中面对彼此的一对电极311和312,并且电极311和312彼此间隔开。也就是说，可以在片材32上提供多个电极图案310并且电极图案的数目可以对应于第一层压体A 的引线图案111和112的数目。例如，第一电极311中的四个可以提供为对应于引线图案111 彼此间隔开，第二电极312中的四个可以提供为对应于引线图案112彼此间隔开并且第一电极311和第二电极312也可以提供为彼此间隔开。电极图案310可以提供为具有预定区域并且呈四边形，如图3所说明。然而，根据另一示例性实施例，电极图案310可以具有不同形状并且由此其形状不受特定限制。电极图案310的所暴露末端部分连接到外电极，S卩，第一外电极510。多个电极图案310的所暴露一个末端部分中的一个的宽度可以小于所暴露末端部分中的另一个的宽度。基于这种配置，电极图案310中的每一个的末端部分之间的间隔增加，使得当末端部分被暴露以连接到第一外电极510时可以抑制末端部分彼此连接。多个电极图案310的末端部分中的至少一个可以定位为偏移将电极图案310平分的中心线。因此， 不仅可以均匀地调整电极图案310之间的间隔，而且可以增加所述间隔。另外，可以通过调整电极图案310的区域来调整电容。
[0033]共同电极图案320和330提供为跨越在片材上分割的单元装置区域而彼此连接。共同电极图案320和330充当通过每个单元装置连接的共同电极并且连接到第二外电极520。 第二外电极520可以连接到接地端子。每个单元装置中的电极图案310分别连接到单独的外部端子，但是共同电极图案320和330可以连接到共同地面。共同电极图案320和330的形状和区域不受特定限制并且可以不同地进行修改，只要共同电极图案320和330具有面对着形成于每个单元装置区域上的电极图案310并且与所述电极图案重叠的区域。例如，如图3所说明，共同电极图案320和330具有与一个片材的形状类似的四边形形状并且暴露于片材的末端部分处。也就是说，共同电极图案320和330可以提供为沿着片材的长边方向扩展，并且可以在两个短边处暴露于外部。此外，共同电极图案320和330可以具有相同形状，并且可以提供于包含第一层压体A的第一末端通孔211和第二末端通孔212的区域中。或者，共同电极图案320和330还可以提供于包含第一末端通孔211和第二末端通孔212的至少一部分的区域中。例如，共同电极图案320和330可以经提供，使得其边缘对应于在长边方向上将第一末端通孔211和第二末端通孔212的中心部分彼此连接的虚线。共同电极图案320和330提供为在垂直方向上间隔开以形成电容器，所述电容器的电容可以通过调整将提供的共同电极图案320和330的数目和位置而改变。[〇〇34] 此外，共同电极图案320和330可以在与通孔200相对的区域的至少一部分中具有非导电区域400。例如，如图3所说明，第一非导电区域411可以形成于与第一末端通孔211重叠的区域中，并且第二非导电区域412可以形成于与第二末端通孔212重叠的区域中。此外， 第三非导电区域413和第四非导电区域414可以分别形成于与第一中心通孔213和第二中心通孔214重叠的区域中。非导电区域400是其中电流不流动的绝缘区域，并且可以包含其中通过清除共同电极图案320和330的一部分而暴露片材31和33的区域。也就是说，可以通过从其中通孔200与共同电极图案320和330重叠的区域中清除共同电极图案320和330来形成非导电区域400。以此方式，当非导电区域400形成于对应于通孔200的共同电极图案320和 330上时，形成于邻近通孔200的共同电极图案320和330上的非导电区域400是绝缘区域，即使通孔200通过对在层压芯片装置的制备期间压缩的层压体进行的压缩而受到按压或变形。因此，可以抑制或防止在通孔200与共同电极图案320和330之间出现漏电流或瞬变电流或短路。同时，非导电区域400可以形成为尺寸等于或大于通孔200的尺寸。例如，通孔200的直径可以在30wii到150wii的范围，并且非导电区域400的直径可以在30_到300wii的范围，合乎需要地在50_到250mi的范围。此外，通孔200与非导电区域400之间的尺寸的比率可以在 1倍到10倍的范围，并且通孔200与非导电区域400之间的直径的比率可以在1.5倍到9倍的范围。当非导电区域400的尺寸小于通孔200的尺寸时，将不会充分实现绝缘效果;并且当非导电区域400的尺寸过度大于通孔200的尺寸时，绝缘效果可能比较充分，但是电容可以随着共同电极图案320和330的区域减小而减小。
[0035]外电极提供于层压体10外部，并且可以包含连接到第一层压体A的导体图案100和第二层压体B的电极图案310的第一外电极510以及连接到第二层压体B的共同电极图案320 和330的第二外电极520。第一外电极510提供于层压体10的长边第一侧表面以及与其相对的第二侧表面上，并且第二外电极520提供于层压体10的短边第三侧表面以及与其相对的第四侧表面上。此时，提供(例如)四个导体图案100和电极图案310并且所述导体图案和电极图案在一个方向上间隔开，可以在第一侧表面和第二侧表面中的每一个上提供四个第一外电极510。[〇〇36]或者，在根据示例性实施例的层压芯片装置中，虚设片材42可以提供于第一层压体A与第二层压体B之间。提供虚设片材42使得第一层压体A与第二层压体B之间的空间增加，并且可以抑制或防止其间的干扰。或者，可以清除虚设片材42,并且可以增加提供于层压体A与B之间的边界处的片材的厚度。也就是说，第一层压体A的最下片材20与第二层压体 B的最下片材31的厚度可以增加至大于其它片材的厚度，例如，是其它片材的厚度的两倍或两倍以上。此外，层压芯片装置还可以包含在整个层压体的最上和最下部分上的虚设片材 41 和 43。
[0037]如上所述，根据示例性实施例的层压芯片装置连接到导体图案100,所述导体图案经配置以充当到第一外电极510的电感器(L)，并且电容器通过连接到第一外电极510的电极图案310以及连接到第二外电极520的共同电极图案320和330而形成。因此，每个单元装置可以制造为滤波器，一个电感器(L)和一个电容器(C)分别连接到所述滤波器。当其上提供电极图案310以及共同电极图案320和330的片材由变阻器材料的片材制成时，滤波器还可以制造为电感器-变阻器(LV)滤波器。
[0038]图3至图6是根据本发明的修改后实例的层压芯片装置的分解透视图，以及是第二层压体B的分解透视图。也就是说，可以通过修改第二层压体B来实施修改后实例。[〇〇39]如图3所说明，在本发明第一修改后实例中，非导电区域400仅形成于提供于片材 31上的第一共同电极图案320上。也就是说，非导电区域未形成于提供于片材33上的第二共同电极图案330上，并且非导电区域400仅形成于第一共同电极图案320上。本文中，非导电区域400可以包含分别形成于与第一末端通孔211和第二末端通孔212重叠的区域上的第一非导电区域411和第二非导电区域412,以及分别形成于与第一中心通孔213和第二中心通孔214重叠的区域上的第三非导电区域413和第四非导电区域414。
[0040]如图4所说明，在本发明的第二修改后实例中，第一非导电区域411和第二非导电区域412以及第三非导电区域413和第四非导电区域414形成于第一共同电极图案320上，并且第一非导电区域411仅形成于第二共同电极图案330上。也就是说，整个非导电区域400形成于第一共同电极图案320上，并且非导电区域400的一部分形成于第二共同电极图案330 上。[〇〇41]如图5所说明，在本发明的第三修改后实例中，第一非导电区域411分别形成于第一共同电极图案320和第二共同电极图案330上。也就是说，非导电区域400的一部分分别形成于第一共同电极图案320和第二共同电极图案330上。[〇〇42]如图6所说明，在本发明的第四修改后实例中，第一非导电区域411形成于第一共同电极图案320上，并且非导电区域400不形成于第二共同电极图案330上。此时，非导电区域可以不形成于第一共同电极图案320上，但是第一非导电区域411还可以形成于第二共同电极图案330上。也就是说，非导电区域400的一部分可以形成于第一共同电极图案320和第二共同电极图案330中的一个上，而非导电区域可以不形成于第一共同电极图案320和第二共同电极图案330中的另一个上。[〇〇43] 因此，非导电区域400可以包含对应于第一末端通孔211和第二末端通孔212的第一非导电区域411和第二非导电区域412;以及对应于第一中心通孔213和第二中心通孔214 的第三非导电区域413和第四非导电区域414,并且非导电区域400中的至少一个可以形成于第一共同电极图案320和第二共同电极图案330中的至少一个上。
[0044]下文简单描述根据本发明的上述实施例的制造层压芯片装置的方法。
[0045]首先，提供用于片材的模塑片材，其经配置以提供其上的每个图案并且在垂直方向上将图案彼此间隔开。也就是说，模塑片材进行层压且随后通过烧结工艺转入到装置内部的片材中。上述片材理想地以矩形形成，但并不限于此。根据最终将制造的复合层压芯片装置的目的以及使用位置，片材可能以正方形、包含五边形的多边形、圆形、椭圆形等形成。 本文可以提供模塑片材以用于制造层压芯片的目的。也就是说，制造变阻器模塑片材用于制造变阻器，制造电容器模塑片材用于制造电容器或制造电感器模塑片材用于制造电感器。在此示例性实施例中，使用变阻器模塑片材，其通常充当电容器并且其电阻由于过电压而大幅度改变。针对以上情况，使用变阻器装置的可商购工业原料粉，或可替代地制备原料粉，所述原料粉使用添加有包含氧化铋、氧化钴、氧化锰等的添加物的氧化锌粉的组合物并且随后使用水或酒精作为溶剂球磨处理24小时。重量大致为原料粉的6%且溶解于基于甲苯/酒精的溶剂中的基于PVB的粘结剂作为添加剂投入变阻器的所制备原料粉中，所述原料粉用于用以生产组合物的模塑片材，所述组合物随后使用小球磨机研磨和混合24小时以产生研磨浆，并且使用刮刀法等将所述研磨浆转入具有所需厚度的模塑片材中。电容器的原料粉组合物和热敏电阻器的原料粉组合物还可以经处理以制造具有所需厚度的层压模塑片材。或者，还可以使用用于绝缘体的常见模塑片材以及半导电模塑片材。另外，其上印刷铁氧体图案的虚设片材可以用作电感器的模塑片材，或者还可以制造电感器的单独片材， 例如，铁氧体片材。此外，每个层压体还可以使用相同模塑片材或不同模塑片材。在此示例性实施例中，用于具有相同材料的变阻器的模塑片材用于整个层压体中。此时，在一些模塑片材中，使用穿孔设备形成在垂直方向上穿透模塑片材的穿孔。
[0046]包含例如银、铂、钯、银-钯、镍-铬、二氧化铅等材料的导电浆料使用具有专门设计的图案的网通过丝网印法等印刷在所制造的模塑片材上以形成导体图案1〇〇、电极图案310 以及共同电极图案320和330。也就是说，引线图案111和112以及线圈图案121至128使用丝网和导电浆料印刷在构成第一层压体A的模塑片材11至20上，并且电极图案310以及共同电极图案320和330印刷在构成第二层压体B的模塑片材31至33上。此时，导电浆料还填充在穿孔中，并且因此所述穿孔经填充以形成通孔200。此外，共同电极图案320和330形成为在对应于通孔200的区域中具有至少一个非导电区域400。也就是说，其中形成对应于通孔200的非导电区域400的共同电极图案320和330使用丝网和导电浆料形成。
[0047]印刷有每个图案的模塑片材经层压以形成第一层压体A和第二层压体B的结构，如图2中示例性地说明。另外，用于保护模塑片材的虚设片材41至43被层压在最上和最下部分上，并且虚设片材42位于第一层压体A与第二层压体B之间。在层压时，电极图案310与共同电极图案320和330的一部分重叠，并且导体图案100通过填充在通孔中的导体，S卩，通孔200 彼此连接。
[0048]将层压后的层压体压缩以及切割为适当大小。例如，在单独切割单元装置的情况下，单元装置被切割为单芯片，并且在循环地切割多个装置的情况下，多个装置被切割为单芯片。也就是说，在四个单元装置如图2所说明进行切割的情况下，四个单元装置可以被切割为其中并联布置四个单元装置的阵列型单芯片。实际上，多次地形成在一个装置中形成的图案以便重复地呈现于片材上、层压片材以及以所需装置大小切割层压后的片材可以适用于大批量生产。
[0049]通过在约300°C加热来焙烧层压体以清除切割后层压体中的所有有机成分(例如， 各种粘结剂等)并且随后通过升高到达其上的温度而以合适的燃烧温度(例如，约ll〇〇°C) 燃烧层压体。[〇〇5〇]层压芯片装置通过以下方式完成:在其外部部分上提供将与层压体内部的导体图案100、电极图案310和共同电极图案320连接的外电极。外电极通过以下方式由印刷电极制成:根据待形成的电极的数目，即，将印刷在燃烧层压体的侧表面上的外电极的数目(例如， 4个电极或1个电极)以及其位置将银浆料(Ag浆料)施加到具有凹槽的橡胶圆盘上；以及仔细地旋转(浸渍操作)橡胶圆盘，并且随后以合适的燃烧温度燃烧所制造的外电极。上文示例性地描述具有4个单元装置的单芯片，但不限于此。此外，第一层压体A的上导体图案或下导体图案示例性地描述为通过形成为穿透片材的通孔垂直连接，但导体图案还可以通过各种其它方法彼此连接。
[0051]根据本发明的示例性实施例的层压芯片装置配备有内电极图案上的非导电区域， 其对应于其中通孔集中在层压芯片装置内部的区域。因此，可以抑制或防止短路、漏电流和瞬变电流，并且因此可以如最初设计那样实现装置特征且由此可以确保可靠性。[〇〇52]另外，在层压芯片装置中，可以通过调整每个导体图案或电极图案的布置、区域、 形状、层压体的数目等容易地控制所需电特征值。[〇〇53]尽管本发明的技术想法已关于示例性实施例特定地进行描述，但应注意前述实施例仅提供用于说明而不限制本发明。此外，所属领域的技术人员将容易地理解，可以在不脱离本发明的精神和范围的情况下对其作出各种修改和改变。
【主权项】
1.一种层压芯片装置，其包括:第一层压体，其包含分别提供于多个片材上的多个导体图案，所述导体图案通过形成 为穿透至少一个所述片材的通孔垂直地彼此连接；以及第二层压体，其安置于所述第一层压体的上方或下方并且包含提供于多个所述片材上 的多个内电极图案，其中所述内电极图案配备有在对应于所述通孔的区域的至少一部分中的非导电区域。2.根据权利要求1所述的层压芯片装置，其中所述第一层压体包括至少一个电感器，并 且所述第二层压体包括至少一个电容器。3.根据权利要求1所述的层压芯片装置，其中所述导体图案包括在一个方向以及与其 相反的另一方向上延伸的暴露的至少一个引线图案；以及提供于所述引线图案之间的多个 线圈图案，其中所述引线图案和多个所述线圈图案通过所述通孔在垂直方向上彼此连接。4.根据权利要求3所述的层压芯片装置，其中所述通孔包括在垂直方向上彼此间隔开 的第一末端通孔和第二末端通孔，所述第一末端通孔和所述第二末端通孔提供于所述导体 图案的末端部分上；以及在垂直方向上彼此间隔开的第一中心通孔和第二中心通孔，所述 第一中心通孔和所述第二中心通孔提供于所述导体图案的中心部分上。5.根据权利要求4所述的层压芯片装置，其中22个所述片材层压在所述第一层压体中， 所述引线图案分别提供于最上片材和最下片材上，所述线圈图案分别提供于所述最上片材 和所述最下片材之间的其余20个所述片材上，并且所述线圈图案和所述引线图案通过提供 于每个所述片材上的四个所述通孔在垂直方向上彼此连接。6.根据权利要求5所述的层压芯片装置，其中所述内电极图案包括电极图案，其提供于 一个所述片材上并且暴露于与所述引线图案的方向相同的方向上；以及共同电极图案，其 提供于所述电极图案上方和下方并且暴露于垂直于所述电极图案的方向上。7.根据权利要求6所述的层压芯片装置，其中所述共同电极图案提供于其中包含所述 导体图案的区域中，所述导体图案包含所述第一末端通孔和所述第二末端通孔。8.根据权利要求7所述的层压芯片装置，其中所述共同电极图案包括分别提供于所述 电极图案的上方和下方的上共同电极和下共同电极，所述非导电区域提供于所述上共同电 极图案和所述下共同电极图案中的至少一个上。9.根据权利要求8所述的层压芯片装置，其中所述共同电极图案提供于所述片材上，并 且所述非导电区域包括其中通过清除所述共同电极图案的一部分暴露所述片材的区域。10.根据权利要求9所述的层压芯片装置，其中所述非导电区域提供为尺寸等于或大于 所述通孔的尺寸。
【文档编号】H01L23/64GK105990287SQ201610149892
【公开日】2016年10月5日
【申请日】2016年3月16日
【发明人】朴寅吉, 盧泰亨, 金炅泰, 李明镐, 徐泰根, 李敏洙, 李松娟
【申请人】英诺晶片科技股份有限公司