半导体结构及其形成方法

半导体结构及其形成方法
【专利摘要】一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底内形成浅沟槽隔离结构；形成第一伪栅结构，所述第一伪栅结构包括第一栅介质层、位于第一栅介质层表面的盖帽层、位于第一盖帽层表面的伪栅极，所述第一伪栅结构部分位于浅沟槽隔离结构表面，部分位于半导体衬底表面，所述第一盖帽层的材料包括掺硅氮化钛。上述方法可以提高所述半导体结构的性能。
【专利说明】
半导体结构及其形成方法
技术领域
[0001] 本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。
【背景技术】
[0002] 随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄， 晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供 一种将金属栅极替代多晶硅栅极的解决方案。其中，"后栅（gate last)"工艺为形成高K 金属栅极晶体管的一个主要工艺。
[0003] 所述"后栅"工艺包括"先高K(high-K first)"和"后高K(high-K last)"两种 方法。其中，"先高K(high-K first)"方法包括：包括：提供半导体衬底，所述半导体衬底 上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的介质层，所述伪栅结构 包括位于所述半导体衬底表面的高K栅介质层、位于所述高K栅介质层表面的盖帽层以及 位于所述盖帽层表面的伪栅极，所述介质层的表面与伪栅极表面齐平；去除所述伪栅极后 形成凹槽；在所述凹槽内依次形成功函数层和金属层，所述金属层填充满凹槽，作为晶体管 的金属栅极。
[0004] 所述盖帽层用于隔离高K栅介质层和伪栅极，保护所述高K栅介质层，同时在去除 所述伪栅极的过程中，作为刻蚀停止层。
[0005] 现有技术采用上述方法形成的半导体结构中，所述半导体结构内的盖帽层往往会 在后续的清洗工艺中受到损伤，从而影响形成的半导体结构的性能。

【发明内容】

[0006] 本发明解决的问题是提供一种半导体结构及其形成方法，提高形成的半导体结构 的性能。
[0007] 为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬 底；在所述半导体衬底内形成浅沟槽隔离结构；形成第一伪栅结构，所述第一伪栅结构包 括第一栅介质层、位于第一栅介质层表面的第一盖帽层、位于第一盖帽层表面的第一伪栅 极，所述第一伪栅结构部分位于浅沟槽隔离结构表面，部分位于半导体衬底表面，所述第一 盖帽层的材料包括掺硅氮化钛。
[0008] 可选的，形成所述第一伪栅结构的方法包括：在所述半导体衬底和浅沟槽隔离结 构上形成栅介质材料层、位于所述栅介质材料层表面的盖帽材料层、位于所述盖帽材料层 表面的伪栅极材料层；刻蚀所述伪栅极材料层、盖帽材料层和栅介质材料层至半导体衬底 表面，形成所述第一伪栅结构。
[0009] 可选的，所述盖帽材料层为单层结构的掺硅氮化钛层。
[0010] 可选的，所述盖帽材料层包括掺硅氮化钛层和位于掺硅氮化钛层表面的氮化钛 层。
[0011] 可选的，采用物理气相沉积工艺或原子层沉积工艺形成所述盖帽材料层。
[0012] 可选的，所述盖帽材料层内的Si原子摩尔浓度为0. 5%~50%。
[0013] 可选的，所述盖帽材料层的厚度为3人~40人。
[0014] 可选的，所述掺硅氮化钛层的形成方法包括：在所述栅介质材料层表面形成氮化 钛层，然后对所述氮化钛层进行Si掺杂。
[0015] 可选的，所述Si掺杂的方法包括Si离子注入或Si等离子体掺杂。
[0016] 可选的，所述氮化钛层的厚度为3/\~40A,掺杂的Si原子的摩尔面浓度为 0· 1% ~10%〇
[0017] 可选的，所述Si离子注入的能量为100eV~3keV，剂量为5E14atom/cm2~ lE18atom/cm 2。
[0018] 可选的，还包括对所述盖帽材料层进行退火处理。
[0019] 可选的，所述退火处理为均温退火、尖峰退火或毫秒级退火。
[0020] 可选的，退火处理为均温退火时，退火温度为600 °C~800 °C;所述退火处理为退火 处理为尖峰退火时，退火温度为700°C~900°C;所述退火处理为毫秒级退火时，退火温度为 1000。。~1200。。。
[0021 ] 可选的，所述栅介质材料层的材料为氧化铪、氧化锆、硅氧化铪、硅氧化锆或氧化 错。
[0022] 可选的，所述伪栅极材料层的材料为多晶硅。
[0023] 可选的，刻蚀所述伪栅极材料层、盖帽材料层和栅介质材料层，同时形成所述第一 伪栅结构和位于半导体衬底表面的第二伪栅结构，所述第二伪栅结构包括第二栅介质层、 位于第二栅介质层表面的第二盖帽层、位于第二盖帽层表面的第二伪栅极。
[0024] 可选的，还包括在形成所述栅介质材料层之前，在所述半导体衬底和浅沟槽隔离 结构表面形成界面材料层；刻蚀所述伪栅极材料层、盖帽材料层、栅介质材料层和界面材料 层，形成所述第一伪栅结构和第二伪栅结构。
[0025] 可选的，还包括在形成所述第一伪栅结构和第二伪栅结构之后，在所述第一伪栅 结构和第二伪栅结构侧壁表面形成侧墙；在所述第二伪栅结构两侧的半导体衬底内形成源 漏极；在所述源漏极表面形成金属硅化物层；形成覆盖所述第一伪栅结构、第二伪栅结构、 侧墙、半导体衬底和浅沟槽隔离结构的介质层，所述介质层的表面与第一伪栅结构、第二伪 栅结构的顶部表面齐平；去除所述第一伪栅结构和第二伪栅结构的伪栅极，形成凹槽，在所 述凹槽内形成金属栅极。
[0026] 本发明的技术方案还提供一种采用上述方法形成的半导体结构，包括半导体衬 底；在所述半导体衬底内的浅沟槽隔离结构；第一伪栅结构，所述第一伪栅结构包括第一 栅介质层、位于第一栅介质层表面的第一盖帽层、位于第一盖帽层表面的第一伪栅极，所述 第一伪栅结构部分位于浅沟槽隔离结构表面，部分位于半导体衬底表面，所述第一盖帽层 的材料包括掺硅氮化钛。
[0027] 与现有技术相比，本发明的技术方案具有以下优点：
[0028] 本发明的技术方案在形成半导体结构的过程中，在具有浅沟槽隔离结构的半导体 衬底上形成第一伪栅结构，所述第一伪栅结构包括第一栅介质层、位于第一栅介质层表面 的第一盖帽层、位于第一盖帽层表面的第一伪栅极，所述第一伪栅结构部分位于浅沟槽隔 离结构表面，部分位于半导体衬底表面，所述第一盖帽层的材料包括掺硅氮化钛。所述第一 盖帽层的材料包括掺硅氮化钛，与氮化钛相比，能够提高第一盖帽层在清洗工艺中的耐腐 蚀性，避免所述第一盖帽层在清洗工艺中受到腐蚀，从而可以提高半导体结构的性能。
[0029] 进一步，通过刻蚀盖帽材料层形成所述第一盖帽层，所述盖帽材料层的材料为单 层结构的掺硅氮化钛层，或者包括掺硅氮化钛层和位于掺硅氮化钛层表面的氮化钛层。可 以通过调整所述盖帽材料层内的材料层厚度，调整所形成的第一盖帽层的功函数，使其满 足晶体管对功函数的要求。
[0030] 进一步，掺硅氮化钛层可以通过对氮化钛进行硅掺杂形成。可以通过Si离子注入 或Si等离子体掺杂工艺进行所述硅掺杂。采用Si离子注入工艺对氮化钛层进行Si掺杂， 所述Si离子注入的能量为100eV~3keV，剂量为5E14atom/cm 2~lE18atom/cm2。所述Si 离子注入的能量较低，避免注入能量过高，使得Si进入栅介质材料层或界面材料层内，影 响所述栅介质材料层或界面材料层的性能。采用低能量进行Si离子注入，使得Si离子注 入的剂量受到限制。
[0031] 进一步，通过对氮化钛进行硅掺杂形成掺硅氮化钛层之后，可以进行退火处理，激 活所述Si离子，使所述盖帽材料层内的Si分布更加均匀，提高所述盖帽材料层的耐腐蚀性 的均匀性。退火温度均较低，可以避免退火温度过高对栅介质层的材料发生结晶等问题，对 栅介质层的性能造成影响。
[0032] 本发明的技术方案提供一种半导体结构，包括：半导体衬底；在所述半导体衬底 内的浅沟槽隔离结构；第一伪栅结构，所述第一伪栅结构包括第一栅介质层、位于第一栅介 质层表面的第一盖帽层，位于第一盖帽层表面的第一伪栅极，所述第一伪栅结构部分位于 浅沟槽隔离结构表面，部分位于半导体衬底表面，所述第一盖帽层的材料包括掺硅氮化钛。 所述第一盖帽层的材料包括掺硅氮化钛，与氮化钛相比，能够提高第一盖帽层在清洗工艺 中的耐腐蚀性，避免所述第一盖帽层在清洗工艺中受到腐蚀，从而可以提高半导体结构的 性能。
【附图说明】
[0033] 图1是本发明的一个实施例的半导体结构的结构示意图；
[0034] 图2至图3至本发明的一个实施例的半导体结构在清洗处理后的结构示意图；
[0035] 图4至图8是本发明的另一实施例的半导体结构的形成过程的结构示意图；
[0036] 图9是本发明的另一实施例的半导体结构在清洗处理后的结构示意图；
[0037] 图10是半导体结构的盖帽层为不同材料时的功函数与电流密度之间关系图。
【具体实施方式】
[0038] 如【背景技术】中所述，现有技术形成的晶体管的性能有待进一步的提尚。
[0039] 请参考图1，为本发明的一个实施例形成的半导体结构的示意图，包括：半导体衬 底10,所述半导体衬底10内具有浅沟槽隔离结构11，在所述半导体衬底10表面形成伪栅 结构，所述伪栅结构包括界面层20、位于界面层20表面的高K栅介质层21、位于高K栅介 质层21表面的盖帽层22以及位于盖帽层22表面的伪栅极23。其中部分伪栅结构位于半 导体衬底10表面，部分伪栅结构覆盖部分浅沟槽隔离结构11表面。所述伪栅结构顶部还 具有硬掩膜层30,所述伪栅结构的侧壁还形成有侧墙31，所述图1中，仅以部分伪栅结构剖 面作为示意，仅示出位于浅沟槽隔离结构11上的侧壁。所述盖帽层22的材料为TiN。
[0040] 请参考图2,在受到湿法清洗或者等离子体处理之后，浅沟槽隔离结构11容易受 到损伤表面产生凹陷，暴露出伪栅结构的界面层20、高K栅介质层21，并且对所述界面层 20、高K栅介质层21也会造成损伤，进而暴露出所述盖帽层22。
[0041] 请参考图3,所述盖帽层22在一些对金属具有较高腐蚀性的清洗工艺中，例如在 采用SC-ι (氢氧化铵与双氧水的混合溶液）或SPM(硫酸与双氧水的混合溶液）的清洗工 艺，会受到损伤，导致所述盖帽层22在后续工艺中不能再对下层的高K栅介质层21、界面 层20以及半导体衬底10起到保护作用。导致后续在去除伪栅极23的时候对高K栅介质 层21、界面层20以及半导体衬底10造成损伤，影响形成的晶体管的性能。
[0042] 为此，本发明的提出另一实施例，采用包括掺硅氮化钛的材料作为盖帽层材料，所 述掺硅氮化钛的耐腐蚀性较高，在采用各种溶液的清洗处理过程中，不会被腐蚀，从而在后 续工艺中，依旧能够对下层的材料层起到较好的保护作用。
[0043] 为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明 的具体实施例做详细的说明。
[0044] 请参考图4,提供半导体衬底100,在所述半导体衬底100内形成浅沟槽隔离结构 101〇
[0045] 所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体 材料，也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形 成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本 发明的保护范围。本发明的实施例中，所述半导体衬底100为硅衬底。
[0046] 在所述半导体衬底100内形成浅沟槽隔离结构101，本实施例中，所述浅沟槽隔离 结构101的表面与半导体衬底100的表面齐平，在本发明的其他实施例中，所述浅沟槽隔离 结构101的表面也可以略高于半导体衬底100的表面。形成所述浅沟槽隔离结构101的方 法包括：在半导体衬底100内形成沟槽，在所述沟槽内填充绝缘介质材料，形成浅沟槽隔离 结构101。所述绝缘介质材料为氧化娃。
[0047] 所述浅沟槽隔离结构101作为半导体衬底100内的有源区之间的隔离结构。
[0048] 请参考图5,在所述半导体衬底100和浅沟槽隔离结构101上形成栅介质材料层 201、位于所述栅介质材料层201表面的盖帽材料层202、位于所述盖帽材料层202表面的伪 栅极材料层203。
[0049] 可以采用化学气相沉积工艺或原子层沉积工艺等沉积工艺形成所述栅介质材料 层201。所述栅介质材料层201用于形成晶体管的栅介质层，所述栅介质材料层201的材料 可以为高K介质材料，例如氧化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。本实施例中，所 述栅介质材料层201的材料为氧化铪。
[0050] 所述伪栅材料层203可以采用化学气相沉积工艺形成，所述伪栅材料层203用于 形成伪栅极，本实施例中，所述伪栅材料层203的材料为多晶硅。
[0051] 本发明的其他实施例中，在形成所述栅介质材料层201之前，在所述半导体衬底 100表面形成界面材料层200,所述界面材料层200的材料为氧化硅。
[0052] 所述界面材料层200用于避免栅介质材料层201与半导体衬底100表面直接接触 产生晶格失配问题，栅介质材料层201在界面材料层200上生长的质量更好，同时可以减少 漏电流。可以采用热氧化工艺形成所述界面材料层200。
[0053] 所述盖帽材料层202用于形成栅介质层表面的盖帽层，所述盖帽层用于保护所述 栅介质层，并作为后续刻蚀伪栅极的刻蚀停止层。
[0054] 本实施例中，所述盖帽材料层202为单层结构的掺硅氮化钛层。可以采用物理 气相沉积工艺或原子层沉积工艺形成所述盖帽材料层202。本实施例中，采用原子层沉积 工艺形成所述盖帽材料层202,所述原子层沉积工艺的温度为200°C~400°C，采用反应气 体包括：含钛的第一前驱气体，所述含钛的前驱气体包括Ti[N(C 2H5CH3)]4、Ti[N(CH3)2] 4或 Ti [N (C2H5) 2] 4中的一种或几种；第二前驱气体，所述第二前驱气体包括NH3、C0或H20中的一 种或几种，以及含硅的掺杂气体，所述含硅的掺杂气体包括SiH 4S SiH2Cl2等含硅气体。采 用上述工艺直接形成所述盖帽材料层202。
[0055] 采用沉积工艺形成的所述盖帽材料层202内的Si原子摩尔浓度可以为0. 5%~ 50%，使得所述盖帽材料层202对各种对金属具有较强腐蚀性的溶液具有较高的耐腐蚀 性。所述盖帽材料层202的厚度为3Λ~4〇Λ，所述盖帽材料层202的厚度越大，耐腐蚀性 越尚。
[0056] 所述盖帽材料层202后续用于形成盖帽层，位于栅介质层和伪栅极之间，后续采 用金属栅极替代所述伪栅极，使得所述盖帽层位于栅介质层和金属栅极之间，所述盖帽层 对晶体管的栅极功函数也具有一定的影响，不同厚度的盖帽材料层202形成的盖帽层的功 函数不同，所以，还可以依据晶体管对功函数的要求，调整所述盖帽材料层202的厚度。
[0057] 在本发明的其他实施例中，所述盖帽材料层202为单层结构的掺硅氮化钛层，所 述掺硅氮化钛层的形成方法包括：在所述栅介质材料层201表面形成氮化钛层，然后对所 述氮化钛层进行Si掺杂，形成所述掺硅氮化钛层作为盖帽材料层202。所述氮化钛层也可 以通过原子层沉积工艺或物理气相沉积工艺形成。
[0058] 所述Si掺杂的方法包括Si离子注入或Si等离子体掺杂。在本发明的一个实施 例中，采用Si离子注入工艺对氮化钛层进行Si掺杂，所述Si离子注入的能量为100eV~ 3keV，剂量为5E14atom/cm 2~lE18atom/cm2。所述Si离子注入的能量较低，避免注入能量 过高，使得Si进入栅介质材料层201或界面材料层200内，影响所述栅介质材料层201或 界面材料层200的性能。采用低能量进行Si离子注入，使得Si离子注入的剂量受到限制。
[0059] 在本发明的一个实施例中，进行Si掺杂后的盖帽材料层202内的Si原子的摩尔 面浓度为〇. 1 %~10%，对应的摩尔体浓度为〇. 1 %~20%。
[0060] 在本发明的其他实施例中，所述盖帽材料层202包括掺硅氮化钛层202a和位于掺 硅氮化钛层202a表面的氮化钛层202b (请参考图6)，使得所述盖帽材料层202的功函数与 氮化钛的功函数接近，可以减少对所述掺硅氮化钛层202a的厚度调整。并且，所述掺硅氮 化钛层202a位于所述氮化钛层202b下方，可以保护所述氮化钛层202b。所述硅氮化钛层 202a可以采用沉积工艺形成，或者先形成氮化钛层后再进行Si掺杂。
[0061] 所述掺硅氮化钛层202a和氮化钛层202b形成的盖帽材料层202的总厚度为 3l~4Q人，其中所述掺硅氮化钛层202a内的硅原子摩尔浓度可以为0. 5%~50%，具有较 高的耐腐蚀性。
[0062] 在本发明的其他实施例中，在采用对TiN层进行Si掺杂形成盖帽材料层202(请 参考图5)或掺硅氮化钛层202a(请参考图6)时，还可以对所述盖帽材料层202进行退火 处理，激活所述Si离子，使所述盖帽材料层202内的Si分布更加均匀，提高所述盖帽材料 层202的耐腐蚀性。
[0063] 所述退火处理可以为均温退火、尖峰退火或毫秒级退火。在本发明的一个实施例 中，采用的退火处理为均温退火，退火温度为600°C~800°C ;在本发明的另一实施例中，所 述退火处理为退火处理为尖峰退火，退火温度为700°C~900°C。上述退火温度均较低，可 以避免退火温度过高对栅介质材料层201的材料发生结晶等问题，对栅介质材料层201的 性能造成影响。
[0064] 在本发明的另一实施例中，所述退火处理为毫秒级退，由于毫秒级退火的时间非 常短，可以适当提高退火温度，所述退火温度可以为l〇〇〇°C~1200°C。
[0065] 请参考图7,刻蚀所述伪栅极材料层203 (请参考图5)、盖帽材料层202 (请参考图 5)和栅介质材料层201 (请参考图5)至半导体衬底100表面，形成所述第一伪栅结构310。
[0066] 所述第一伪栅结构310包括第一栅介质层211、位于第一栅介质层211表面的第一 盖帽层212、位于第一盖帽层212表面的第一伪栅极213,所述第一伪栅结构310部分位于 浅沟槽隔离结构101表面，部分位于半导体衬底100表面。
[0067] 刻蚀所述伪栅极材料层203、盖帽材料层202和栅介质材料层201形成所述第一 伪栅结构310的同时，形成位于半导体衬底100表面的第二伪栅结构320,所述第二伪栅结 构320包括第二栅介质层221、位于第二栅介质层221表面的第二盖帽层222、位于第二盖 帽层222表面的第二伪栅极223。所述第二伪栅结构320完全位于半导体衬底100表面。
[0068] 本实施例中，在所述半导体衬底100、浅沟槽隔离结构101与栅介质材料层201之 间还具有界面材料层200,在刻蚀所述伪栅极材料层203、盖帽材料层202、栅介质材料层 201之后，继续刻蚀所述界面材料层200至半导体衬底100表面，使得所述第一伪栅结构 310还包括第一界面层210,所述第二伪栅结构320还包括第二界面层220。
[0069] 在形成所述第一伪栅结构310和第二伪栅结构320之前，在所述伪栅极材料层203 表面形成掩膜层400,所述掩膜400覆盖部分伪栅极材料层203表面，限定了待形成的第一 伪栅结构310和第二伪栅结构320的位置和尺寸，然后以所述掩膜400作为掩膜，刻蚀所述 伪栅极材料层203、盖帽材料层202、栅介质材料层201和界面材料层200,形成所述第一伪 栅结构310和第二伪栅结构320。
[0070] 本实施例中，所述第一盖帽层212和第二盖帽层222的材料为掺硅氮化钛。在本 发明的其他实施例中，所述第一盖帽层212和第二盖帽层222包括掺硅氮化钛层和位于掺 硅氮化钛层表面的氮化钛层。
[0071] 请参考图8,在所述第一伪栅结构310和第二伪栅结构320侧壁表面形成侧墙 401〇
[0072] 所述侧墙400的材料为氮化硅，用于保护所述第一伪栅结构310和第二伪栅结构 320的侧壁。
[0073] 所述侧墙400可以包括位于第一伪栅结构310和第二伪栅结构320侧壁表面的偏 移侧墙以及位于偏移侧墙表面的主侧墙。在本发明的一个实施例中，可以在形成所述偏移 侧墙之后，对所述第二伪栅结构320两侧的半导体衬底100进行轻掺杂离子注入，所述偏移 侧墙可以限定所述轻掺杂注入形成的轻掺杂区（图中未示出）与第二伪栅结构320之间的 距离；然后，再在所述偏移侧墙表面形成主侧墙，然后以所述第二伪栅结构320、侧墙401为 掩膜，对所述第二伪栅结构320两侧的半导体衬底100进行重掺杂离子注入，形成源漏极 (图中未示出），所述侧墙401用于限定所述源漏极与第二伪栅结构320之间的距离。
[0074] 在本发明的其他实施例中，在形成源漏极之后，还在所述源漏极表面形成金属硅 化物层以降低所述源漏极的表面接触电阻。形成所述金属硅化物层的方法包括：在所述源 漏极表面形成金属层；进行退火，使所述金属层与源漏极表面发生反应，形成金属硅化物 层；去除未反应的金属层。在形成所述金属硅化物层之前，可以先对半导体结构采用氢氟酸 溶液进行清洗，去除杂质，以提高后续形成的金属硅化物层的质量。所述金属层的材料还可 以是包括Ni、Ta、Ti、W、Co、Pt或Pd中的一种或一种以上的金属。本实施例中，所述金属层 的材料为NiPt，在源漏极表面形成的金属硅化物材料为NiSi。
[0075] 在形成所述第一伪栅结构310、第二伪栅结构320之后进行的上述工艺过程中，通 常需要进行多次清洗工艺，其中，经常使用的溶液为氢氟酸溶液。所述氢氟酸溶液对氧化硅 具有较高的腐蚀性，从而使得在清洗过程中，浅沟槽隔离结构101表面被腐蚀，使得所述浅 沟槽隔离结构101表面下降，表面出现凹陷（请参考图9)，从而暴露出所述第一伪栅结构 310位于浅沟槽隔离结构101表面的部分第一界面层210。所述氢氟酸溶液对第一界面层 210以及第一栅介质层211的材料均具有腐蚀性，从而会对所述第一界面层210以及第一栅 介质层211造成刻蚀，暴露出位于第一栅介质层211表面的第一盖帽层211。
[0076] 除了采用氢氟酸溶液进行清洗，在很多工艺过程中，还需要采用SC-1 (氢氧化铵 与双氧水的混合溶液）、SPM(硫酸与双氧水的混合溶液）等清洗，例如用于去除刻蚀或者注 入工艺中产生的聚合物杂质、去除形成金属硅化物过程中的金属层等。所述SC-USPM等溶 液对于金属具有较高的腐蚀性。现有技术在采用TiN作为盖帽层材料时，所述TiN溶液被 上述SC-1、SPM等溶液腐蚀，从而使得盖帽层受到损伤。
[0077] 本实施例中，所述第一盖帽层212的材料为掺硅氮化钛，与氮化钛相比，具有较高 的耐腐蚀性。虽然，在采用SC-1、SPM等对于金属具有较高的腐蚀性溶液的清洗过程中，所 述第一盖帽层212与上述溶液接触，但是，由于所述第一盖帽层212的耐腐蚀性较高，所述 SC-USPM等溶液对第一盖帽层212不会造成腐蚀，使得所述第一盖帽层212可以保持完整 性，进而在后续去除第一伪栅极213的过程中，所述第一盖帽层212能够对下方的材料层起 到足够的保护作用。
[0078] 在本发明的实施例中，所述第一盖帽层212包括掺硅氮化钛层和位于所述掺硅氮 化钛层表面的氮化钛层。所述掺硅氮化钛层位于氮化钛层下方，在进行清洗过程中，能够保 护上方的氮化钛层不被腐蚀。
[0079] 在源漏极表面形成金属硅化物层之后，形成覆盖所述第一伪栅结构310、第二伪栅 结构320、侧墙401、半导体衬底100和浅沟槽隔离结构101的介质层，所述介质层的表面与 第一伪栅结构310、第二伪栅结构320的顶部表面齐平；去除所述第一伪栅极213和第二伪 栅极223,形成凹槽，在所述凹槽内形成填充满所述凹槽的金属栅极。所述金属栅极包括功 函数层和位于功函数层表面的金属层，从而形成高K金属栅晶体管。所述功函数层的材料 可以是TiAl，所述金属层的材料可以是Al、Cu、Ag或Ti等。
[0080] 请参考图10,当功函数层材料为TiAl，盖帽层分别为TiN或者TiN、TiSiN的叠层 结构时的功函数与电流密度之间关系图。
[0081] 从图10中可以看出，保持功函数层TiAl层的厚度不变，当所述盖帽层为TiN、 TiSiN的叠层结构时，其中TiSiN层的厚度为3A时，改变TiN层的厚度，可以改变所述盖帽 层的功函数。
[0082] 当所述TiSiN层厚度为3人，TiN层厚度为3人时（图10中" X "代表的数据点） 的功函数与厚度为丨0A时（图1〇中" □"代表的数据点）的功函数相同。所以，在本发明 的实施例中，可以通过调整盖帽层222内厚度，使得采用TiSiN层或者TiN、TiSiN的叠层结 构的盖帽层的功函数能够与现有技术中仅采用TiN层作为盖帽层的功函数一致，以符合晶 体管的要求。
[0083] 本发明的实施例还提供一种采用上述方法形成的半导体结构。
[0084] 请参考图8,所述半导体结构包括：半导体衬底100 ;在所述半导体衬底100内的 浅沟槽隔离结构101 ;第一伪栅结构310,所述第一伪栅结构310包括第一栅介质层211、位 于第一栅介质层211表面的第一盖帽层212,位于第一盖帽层212表面的第一伪栅极213， 所述第一伪栅结构310部分位于浅沟槽隔离结构101表面，部分位于半导体衬底100表面， 所述第一盖帽层212的材料包括掺硅氮化钛。
[0085] 本实施例中，所述半导体结构还包括：第二伪栅结构320,所述第二伪栅结构320 包括第二栅介质层221、位于第二栅介质层221表面的第二盖帽层222、位于第二盖帽层111 表面的第二伪栅极223。所述第二伪栅结构320完全位于半导体衬底100表面。
[0086] 本实施例中，所述第一伪栅结构310还包括第一界面层210,所述第二伪栅结构 320还包括第二界面层220。所述第一界面层210和第二界面层220的材料为氧化硅。
[0087] 所述第一栅介质层211和第二栅介质层221的材料可以为高K介质材料，例如氧 化铪、氧化锆、氧化铝、硅氧化铪或硅氧化锆。本实施例中，所述栅第一栅介质层211和第二 栅介质层221的材料为氧化铪。所述第一伪栅极213第二伪栅极223的材料为多晶硅。
[0088] 本实施例中，所述第一盖帽层212和第二盖帽层222的材料为掺硅氮化钛。在本 发明的其他实施例中，所述第一盖帽层212和第二盖帽层222包括掺硅氮化钛层和位于掺 硅氮化钛层表面的氮化钛层。
[0089] 所述第一伪栅结构310和第二伪栅结构320侧壁表面形成有侧墙401。所述侧墙 400的材料为氮化硅，用于保护所述第一伪栅结构310和第二伪栅结构320的侧壁。
[0090] 所述第一伪栅极213和第二伪栅极223顶部表面还具有掩膜层400。
[0091] 在本发明的其他实施例中，所述第二伪栅结构320两侧的半导体衬底100内还具 有源漏极、位于源漏极表面的金属硅化物层。
[0092] 上述半导体结构中采用的第一盖帽层212、第二盖帽层222的材料中包括掺硅氮 化钛，能够有效提高所述第一盖帽层212的耐腐蚀性。在对所述半导体结构进行各种清洗 处理时，通常会使用的溶液为氢氟酸溶液。所述氢氟酸溶液对氧化硅具有较高的腐蚀性，从 而使得在清洗过程中，浅沟槽隔离结构101表面被腐蚀，使得所述浅沟槽隔离结构101表面 下降，表面出现凹陷（请参考图9)，从而暴露出所述第一伪栅结构310位于浅沟槽隔离结 构101表面的部分第一界面层210。所述氢氟酸溶液对第一界面层210以及第一栅介质层 211的材料均具有腐蚀性，从而会对所述第一界面层210以及第一栅介质层211造成刻蚀， 暴露出位于第一栅介质层211表面的第一盖帽层211。
[0093] 除了采用氢氟酸溶液进行清洗，在很多工艺过程中，还需要采用SC-1 (氢氧化铵 与双氧水的混合溶液）、SPM(硫酸与双氧水的混合溶液）等清洗，本发明的实施例中，所述 第一盖帽层212的材料包括掺硅氮化钛，与氮化钛相比，具有较高的耐腐蚀性。虽然，在采 用SC-USPM等对于金属具有较高的腐蚀性溶液的清洗过程中，所述第一盖帽层212与上述 溶液接触，但是，由于所述第一盖帽层212的耐腐蚀性较高，所述SC-1、SPM等溶液对第一盖 帽层212不会造成腐蚀，使得所述第一盖帽层212可以保持完整性，进而在后续去除第一伪 栅极213的过程中，所述第一盖帽层212能够对下方的材料层起到足够的保护作用。
[0094] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所 限定的范围为准。
【主权项】
1. 一种半导体结构的形成方法，其特征在于，包括： 提供半导体衬底； 在所述半导体衬底内形成浅沟槽隔离结构； 形成第一伪栅结构，所述第一伪栅结构包括第一栅介质层、位于第一栅介质层表面的 第一盖帽层、位于第一盖帽层表面的第一伪栅极，所述第一伪栅结构部分位于浅沟槽隔离 结构表面，部分位于半导体衬底表面，所述第一盖帽层的材料包括渗娃氮化铁。2. 根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一伪栅结 构的方法包括：在所述半导体衬底和浅沟槽隔离结构上形成栅介质材料层、位于所述栅介 质材料层表面的盖帽材料层、位于所述盖帽材料层表面的伪栅极材料层；刻蚀所述伪栅极 材料层、盖帽材料层和栅介质材料层至半导体衬底表面，形成所述第一伪栅结构。3. 根据权利要求2所述的半导体结构的形成方法，其特征在于，所述盖帽材料层为单 层结构的渗娃氮化铁层。4. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述盖帽材料层包括 渗娃氮化铁层和位于渗娃氮化铁层表面的氮化铁层。5. 根据权利要求3或4所述的半导体结构的形成方法，其特征在于，采用物理气相沉积 工艺或原子层沉积工艺形成所述盖帽材料层。6. 根据权利要求5所述的半导体结构的形成方法，其特征在于，所述盖帽材料层内的 Si原子摩尔浓度为0. 5 %~50 %。7. 根据权利要求5所述的半导体结构的形成方法，其特征在于，所述盖帽材料层的厚 度为3A~40A。8. 根据权利要求3或4所述的半导体结构的形成方法，其特征在于，所述渗娃氮化铁层 的形成方法包括：在所述栅介质材料层表面形成氮化铁层，然后对所述氮化铁层进行Si渗 杂。9. 根据权利要求8所述的半导体结构的形成方法，其特征在于，所述Si渗杂的方法包 括Si离子注入或Si等离子体渗杂。10. 根据权利要求8所述的半导体结构的形成方法，其特征在于，所述氮化铁层的厚度 为策4~40或，渗杂的Si原子的摩尔面浓度为0. 1 %~10%。11. 根据权利要求9所述的半导体结构的形成方法，其特征在于，所述Si离子注入的能 量为 IOOeV ~3keV，剂量为祀 14atom/cm2~lE18atom/cm2。12. 根据权利要求9所述的半导体结构的形成方法，其特征在于，还包括对所述盖帽材 料层进行退火处理。13. 根据权利要求12所述的半导体结构的形成方法，其特征在于，所述退火处理为均 溫退火、尖峰退火或毫秒级退火。14. 根据权利要求13所述的半导体结构的形成方法，其特征在于，退火处理为均溫 退火时，退火溫度为600°C~800°C ;所述退火处理为退火处理为尖峰退火时，退火溫度为 700°C~900°C ;所述退火处理为毫秒级退火时，退火溫度为1000°C~1200°C。15. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅介质材料层的 材料为氧化给、氧化错、娃氧化给、娃氧化错或氧化侣。16. 根据权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极材料层的 材料为多晶娃。17. 根据权利要求2所述的半导体结构的形成方法，其特征在于，刻蚀所述伪栅极材料 层、盖帽材料层和栅介质材料层，同时形成所述第一伪栅结构和位于半导体衬底表面的第 二伪栅结构，所述第二伪栅结构包括第二栅介质层、位于第二栅介质层表面的第二盖帽层、 位于第二盖帽层表面的第二伪栅极。18. 根据权利要求17所述的半导体结构的形成方法，其特征在于，还包括在形成所述 栅介质材料层之前，在所述半导体衬底和浅沟槽隔离结构表面形成界面材料层；刻蚀所述 伪栅极材料层、盖帽材料层、栅介质材料层和界面材料层，形成所述第一伪栅结构和第二伪 栅结构。19. 根据权利要求17所述的半导体结构的形成方法，其特征在于，还包括在形成所述 第一伪栅结构和第二伪栅结构之后，在所述第一伪栅结构和第二伪栅结构侧壁表面形成侧 墙；在所述第二伪栅结构两侧的半导体衬底内形成源漏极；在所述源漏极表面形成金属娃 化物层；形成覆盖所述第一伪栅结构、第二伪栅结构、侧墙、半导体衬底和浅沟槽隔离结构 的介质层，所述介质层的表面与第一伪栅结构、第二伪栅结构的顶部表面齐平；去除所述第 一伪栅结构和第二伪栅结构的伪栅极，形成凹槽，在所述凹槽内形成金属栅极。20. 根据权利要求1至19中任一方法形成的半导体结构，其特征在于，包括： 半导体衬底； 在所述半导体衬底内的浅沟槽隔离结构； 第一伪栅结构，所述第一伪栅结构包括栅介质层、位于第一栅介质层表面的第一盖帽 层、位于第一盖帽层表面的第一伪栅极，所述第一伪栅结构部分位于浅沟槽隔离结构表面， 部分位于半导体衬底表面，所述第一盖帽层的材料包括渗娃氮化铁。
【文档编号】H01L27/092GK105990341SQ201510051480
【公开日】2016年10月5日
【申请日】2015年1月30日
【发明人】何永根
【申请人】中芯国际集成电路制造(上海)有限公司