Led芯片制作方法
【专利摘要】本申请公开LED芯片制作方法，依次包括：外延片清洗、沉积CBL电子阻挡层、CBL电子阻挡层图形化、蒸镀ITO透明导电层、沉积SiON膜、ITO光刻、用磷酸将SiON腐蚀图形化、ITO蚀刻图形化、ITO图形化后去胶、ICP光刻、ICP刻蚀露出N区、ICP蚀刻去胶、用磷酸去除SiON、ITO合金和沉积SiO2保护层。在沉积ITO之后，在ITO表面沉积一层SiON，这样就使得ITO光刻、ITO蚀刻图形化、ICP光刻、ICP刻蚀、ICP刻蚀后去胶这五步过程中ITO膜层受到SiON的保护，避免了损伤和污染，提高了ITO膜层质量，从而提高了LED芯片的亮度，降低了电压。
【专利说明】
LED芯片制作方法
技术领域
[0001 ]本申请涉及LED芯片制造技术领域，具体地说，涉及一种能够提高芯片品质的LED 芯片制作方法。
【背景技术】
[0002] 目前LED(Light Emitting Diode，发光二极管）是一种固体照明，体积小、耗电量 低使用寿命长高亮度、环保、坚固耐用等优点受到广大消费者认可，国内生产LED的规模也 在逐步扩大。
[0003] IT0(Indium Tin Oxides)是一种N型氧化物半导体-氧化铟锡，ΙΤ0薄膜即铟锡氧 化物半导体透明导电膜。作为纳米铟锡金属氧化物，ΙΤ0具有很好的导电性和透明性，通常 喷涂在玻璃、塑料、电子显示屏及LED芯片上，用作透明导电薄膜。
[0004] LED芯片制作过程中，ΙΤ0膜的制作是很重要的一个环节。目的是利用ΙΤ0薄膜的导 电性进行电流扩展。同时，由于ΙΤ0膜具有良好的透明性，保证了 LED芯片的出光效率。
[0005] 目前传统正装芯片的常用制作流程的主要步骤为:外延片清洗-沉积CBL-CBL图 形化-蒸镀IT0透明导电层-IT0透明导电层图形化-ICP刻蚀露出N区-沉积S i 02保护层 -Si02保护层图形化-制作金属电极。其中，从蒸镀ΙΤ0透明导电层到沉积Si0 2保护层这个 过程中详细的流程为:蒸镀ΙΤ0透明导电层-ΙΤ0光刻-ΙΤ0蚀刻图形化-ΙΤ0图形化后去胶 - ICP光刻-ICP刻蚀露出N区- ICP刻蚀后去胶-ΙΤ0合金4沉积Si02保护层。在这个过程 中，ΙΤ0膜层会多次受到正性光刻胶、显影液和去胶液的影响。主要是显影液和去胶液会浸 蚀ΙΤ0、去胶后光刻胶总会有残留，不可能达到理论上的百分之百去胶干净。另外，制作过程 中的其它杂质也总会有些残留在ΙΤ0薄膜上。这些不良的影响降低了 ΙΤ0膜层的质量，影响 了出光效率，降低了芯片亮度。而且ΙΤ0表面的杂质影响ΙΤ0与金属电极的接触，导致芯片电 压升高。
【发明内容】
[0006] 有鉴于此，本申请所要解决的技术问题是提供了一种能够提高芯片品质的LED芯 片制作方法，在沉积ΙΤ0之后，在ΙΤ0表面沉积一层SiON，ICP蚀刻去胶后用磷酸去除SiON，这 样就使得ΙΤ0光刻、ΙΤ0蚀刻图形化、ICP光刻、ICP刻蚀、ICP刻蚀后去胶这五步过程中ΙΤ0膜 层受到SiON的保护，避免了损伤和污染，提高了 ΙΤ0膜层质量，从而提高了 LED芯片的亮度， 降低了电压。
[0007] 为了解决上述技术问题，本申请有如下技术方案：
[0008] -种LED芯片制作方法，其特征在于，依次包括：
[0009] 外延片清洗、沉积CBL电子阻挡层、CBL电子阻挡层图形化、蒸镀ΙΤ0透明导电层、沉 积S i 0N膜、IT0光刻、用磷酸将S i 0N腐蚀图形化、IT0蚀刻图形化、IT0图形化后去胶、ICP光 亥lj、ICP刻蚀露出N区、ICP蚀刻去胶、用磷酸去除SiON、ΙΤ0合金和沉积Si0 2保护层，
[0010] 所述沉积SiON膜，进一步为：
[0011] 采用等离子体增强化学气相沉积法在ΙΤ0表面沉积SiON，沉积过程中，通入SiH4和 N2，其中，SiH4的通入量与N2的通入量比为1:25-1:70，
[0012] 采用高低频混频沉积，其中，高频功率为40W-100W，低频功率为35W-95W，反应腔压 力为 700Pa_1000Pa，
[0013] 沉积的5丨0_莫的厚度为10(^-150(^，折射率为1.68-1.82，透过率为100-110，消光 系数为0。
[0014] 优选地，其中：
[0015]所述用磷酸将SiON腐蚀图形化，进一步为：
[0016] 将磷酸加热至80°C-200°C，磷酸与水的体积比为5:5-9:1，用加热后的磷酸对SiON 进行腐蚀，时间为30s-200s。
[0017] 优选地，其中：
[0018]所述用磷酸去除SiON，进一步为：
[0019] 将磷酸加热至80°C-200°C，磷酸与水的体积比为5:5-9:1，用加热后的磷酸对SiON 进行冲洗，时间为30s-200s，去除SiON。
[0020] 优选地，其中：
[0021] 沉积的SiON膜的厚度为400A-1000A。
[0022] 优选地，其中：
[0023] 所述沉积CBL电子阻挡层，进一步为：
[0024] 通入600sccm-lSOOsccn^a^C^lOOsccm -lSOsccn^aSiHhSOsccm-170sccn^9N2， 在外延片表面沉积厚度为1000A-2200A的CBL电子阻挡层，沉积温度为180°C -280°C。
[0025] 优选地，其中：
[0026] 所述ΙΤ0光刻，进一步为：
[0027]在SiON表面，用正性光刻胶，依次进行涂胶、软烤、曝光、显影、坚膜，其中，涂胶胶 厚为2.5um-4um，软烤温度为80°C-140°C，软烤时间为90s-120s，曝光能量为80mJ/cm2- 150mJ/cm 2,显影时间40s-80s，坚膜温度为125°C-185°C，坚膜时间为15min-30min。
[0028] 优选地，其中：
[0029] 所述ICP刻蚀露出N区，进一步为：
[0030]通入70sccm-150sccm的CI2，lOsccm-35sccm的BC13，对ICP进行刻蚀，上射频功率 为375W-680W，下射频功率为65W - 100W，刻蚀深度为10000A-16000A。
[0031] 优选地，其中：
[0032] 所述PAD光刻，进一步为：
[0033]用负性光刻胶，依次进行涂胶、软烤、曝光、爆后烘、显影，其中，涂胶厚度为 2.7um-4.2um，软烤温度为80°C - 150°C，软烤时间为90s-120s，曝光能量为60mJ/cm2- 100mJ/cm2,爆后烘温度为80°C-145°C，爆后烘时间为60s-180s，显影时间为40s-100s。
[0034] 与现有技术相比，本申请所述的方法，达到了如下效果：
[0035] 第一、本发明LED芯片制作方法，与传统方法相比，在蒸镀ΙΤ0透明导电层之后接着 在ΙΤ0表面沉积一层SiON，在ICP蚀刻去胶后再用磷酸去除SiON，这样就使得ΙΤ0光刻、ΙΤ0蚀 刻图形化、ICP光刻、ICP刻蚀、ICP蚀刻去胶这几个过程中，IT0膜层受到Si 0N的保护，有效避 免了 ΙΤ0膜的损伤和污染，提高了 ΙΤ0膜层质量，从而有利于提高LED芯片的亮度，降低芯片 电压。
[0036] 第二、本发明LED芯片制作方法中，去除SiON的过程使用磷酸，而不是用传统方法 中的Β0Ε，磷酸腐蚀氮化物比腐蚀氧化物要快很多，这样就避免了 ΙΤ0 (氧化铟锡)受到Β0Ε的 腐蚀，从而进一步提高了ΙΤ0膜层的质量，此外，用磷酸腐蚀减少了芯片与Β0Ε接触的时间， 从而大大减小Β0Ε渗透过ΙΤ0膜腐蚀ΙΤ0膜底下CBL电子阻挡层的风险。
【附图说明】
[0037] 此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申 请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
[0038] 图1为本发明LED芯片制作方法的流程图。
【具体实施方式】
[0039] 如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应 可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名 称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通 篇说明书及权利要求当中所提及的"包含"为一开放式用语，故应解释成"包含但不限定 于"。"大致"是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述 技术问题，基本达到所述技术效果。此外，"耦接"一词在此包含任何直接及间接的电性耦接 手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦 接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书 后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的， 并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
[0040] 实施例1
[0041] 参见图1所示为本发明LED芯片制作方法的流程图，从图中可看出本发明中LED芯 片制作方法，依次包括：
[0042] 步骤101、外延片清洗;步骤102、沉积CBL电子阻挡层;步骤103、CBL电子阻挡层图 形化;步骤104、蒸镀IT0透明导电层;步骤105、沉积Si 0N膜;步骤106、IT0光刻;步骤107、用 磷酸将SiON腐蚀图形化;步骤108、ΙΤ0蚀刻图形化;步骤109、ΙΤ0图形化后去胶;步骤110、 ICP光刻；步骤111、ICP刻蚀露出N区；步骤112、ICP蚀刻去胶;步骤113、用磷酸去除SiON;步 骤114、ΙΤ0合金;步骤115、沉积Si0 2保护层。
[0043] 上述步骤105中沉积SiON膜，进一步为：
[0044] 采用等离子体增强化学气相沉积法在ΙΤ0表面沉积SiON，沉积过程中，通入SiH4和 N2，其中，SiH4的通入量与N2的通入量比为1:25-1:70，
[0045] 采用高低频混频沉积，其中，高频功率为40W-100W，低频功率为35W-95W，反应腔压 力为 700Pa_1000Pa，
[0046] 沉积的SiON膜的厚度为100A-1500A，折射率为1.68-1.82,透过率为100-110,消光 系数为0。
[0047] 本发明上述LED芯片制作方法，与传统方法相比，在蒸镀ΙΤ0透明导电层之后接着 在ΙΤ0表面沉积一层SiON，在ICP蚀刻去胶后再用磷酸去除SiON，这样就使得ΙΤ0光刻、ΙΤ0蚀 刻图形化、I CP光刻、I CP刻蚀、I CP蚀刻去胶这几个过程中，I TO膜层受到Si ON的保护，有效避 免了 IT0膜的损伤和污染，提高了 IT0膜层质量，从而有利于提高LED芯片的亮度，降低芯片 电压。
[0048]上述方法中，去除SiON的过程使用磷酸，而不是用传统方法中的Β0Ε，磷酸腐蚀氮 化物比腐蚀氧化物要快很多，这样就避免了ΙΤ0(氧化铟锡)受到Β0Ε的腐蚀，从而进一步提 高了 ΙΤ0膜层的质量，此外，用磷酸腐蚀减少了芯片与Β0Ε接触的时间，从而大大减小Β0Ε渗 透过ΙΤ0膜腐蚀ΙΤ0膜底下CBL电子阻挡层的风险。
[0049] 实施例2
[0050] 以下提供本发明的LED芯片制作方法的应用实施例，具体包括：
[0051] 1、外延片清洗，具体为：
[0052] 清洗液为去离子水、双氧水与硫酸的混合液。比例为:H20:H2〇2:H 2S〇4 = 0.7 :0.7 : 8-1.5:1.8:3
[0053] 2、沉积CBL电子阻挡层，具体为：
[0054] 所用气体为笑气（N20)、硅烷（SiH4)、氮气（N2)，气体流量为：N 20:600sccm- 1500sccm, S1H4： 100seem一150sccm，N2:80sccm -170sccm。沉积温度：180°C -280°C <XBL厚 度 1000埃一2200埃。
[0055] 3、CBL光刻，具体为：
[0056]用正性光刻胶，步骤为：涂胶、软烤、曝光、显影、坚膜。涂胶胶厚为2.5um-4um，软 烤温度80°C - 140°C，软烤时间90秒一 120秒，曝光能量60mJ/cm2-90mJ/cm2,显影时间40 秒一80秒，坚膜温度：120 °C -200 °C，坚膜时间15-25分钟。
[0057] 4、CBL图形化，具体为：
[0058] 所用溶液为Β0Ε，腐蚀时间20秒一 45秒。
[0059] 5、CBL图形化后去胶，具体为：
[0060] 芯片在去胶液里泡30分钟一60分钟，去胶液温度为70°C-110°C。
[00611 6、蒸镀ΙΤ0前清洗CBL，具体为：
[0062] 清洗液为去离子水、双氧水与硫酸的混合液。比例为:Η20:Η202 :H2S〇4 = 0 · 7 :0 · 7 : 8-1.5:1.8:3
[0063] 7、蒸镀ΙΤ0透明导电层，具体为：
[0064] 温度310°C，氧气流量:8L/min，IT0膜层厚度1100埃。
[0065] 8、蒸镀SiON，具体为：
[0066] 采用等离子体增强化学气相沉积法在ΙΤ0表面沉积SiON，沉积过程中，通入SiH4和 N2,其中，SiH4的通入量与N2的通入量比为1:25-1:70;采用高低频混频沉积，其中，高频功率 为40W-100W，低频功率为35W-95W，反应腔压力为700Pa-1000Pa;沉积的SiON膜的厚度为 400A-1000A，折射率为1 · 68-1 · 82，透过率为100-110，消光系数为0。
[0067] 9、IT0光刻，具体为：
[0068]用正性光刻胶，步骤依次为：涂胶、软烤、曝光、显影、坚膜。涂胶胶厚为2.5um- 4um，软烤温度80 °C-140 °C，软烤时间90秒一 120秒，曝光能量80mJ/cm2-150mJ/cm2，显影时 间40秒一80秒，坚膜温度：125 °C-185 °C，坚膜时间15-30分钟。
[0069] 10、用磷酸将SiON腐蚀图形化，具体为：
[0070] 将磷酸加热至80°c-200°c，磷酸与水的体积比为5:5-9:1，用加热后的磷酸对SiON 进行腐蚀，时间为30s-200s。
[0071] 1UIT0透明导电层图形化，具体为：
[0072] 所用溶液为IT0蚀刻液，溶液温度45 °C -70 °C，时间60秒一 180秒。
[0073] 12、ΙΤ0图形化后去胶，具体为：
[0074] 芯片在去胶液里泡30分钟一60分钟，去胶液温度为70°C-110°C。
[0075] 13、ICP光刻，具体为：
[0076]用正性光刻胶，步骤依次为：涂胶、软烤、曝光、显影、坚膜。涂胶胶厚为2.5um- 4um，软烤温度80°C - 140°C，软烤时间90秒一 120秒，曝光能量60mJ/cm2-90mJ/cm2，显影时 间40秒一80秒，坚膜温度：125 °C-185 °C，坚膜时间15-30分钟。
[0077] 14、ICP刻蚀露出N区，具体为：
[0078] 所用气体为氯气(Cl2)和三氯化硼(BC13)，氯气流量:70sccm - 150sccm，三氯化硼 流量lOsccm-35sccm，上射频功率：375W-680W，下射频功率：65W - 100W，刻蚀深度10000 埃一 16000埃。
[0079] 15、ICP刻蚀后去胶，具体为：
[0080] 常温下在丙酮里浸泡lmin_35min，去胶液40min-80min。
[0081 ] 16、用磷酸去除SiON，具体为：
[0082] 将磷酸加热至80°C-200°C，磷酸与水的体积比为5:5-9:1，用加热后的磷酸对SiON 进行冲洗，时间为30s-200s，去除SiON。
[0083] 17、IT0合金，具体为：
[0084] 合金温度500°C - 680°C，合金时氮气流量6L/min - 15L/min，合金时间5min- 20min〇
[0085] 18、沉积Si02保护层，具体为：
[0086] 所用气体为笑气(N20)、硅烷(SiH4)、氮气(N2)，气体流量为:N20:600-1500sccm， SiH4:100-150sccm，N2:80-170sccm。沉积温度：180°C -280Γ<ΧΒ? 厚度400埃一 1200埃。 [0087] 19、PAD光刻，具体为：
[0088]用负性光刻胶，步骤为：涂胶、软烤、曝光、爆后烘、显影。涂胶胶厚为2.7um- 4.2um，软烤温度80°C-150°C，软烤时间90秒一 120秒，曝光能量60mJ/cm2-100mJ/cm2,爆后 烘温度:80 °C-145 °C，爆后烘时间60秒一 180秒。显影时间40秒一 100秒，
[0089] 20、等离子体清洗，具体为：
[0090] 清洗用气体为氧气，氧气流量lOsccm-35sccm，正向功率：120W-300W，反向功率 为零。
[0091] 21、Si02保护层图形化，具体为：
[0092] 所用溶液为Β0Ε，浸泡时间20秒一 65秒。
[0093] 22、蒸镀金属电极，具体为：
[0094] 所用金属为0^1、11^11，蒸镀时温度40°(：-200°(：，电极厚度为1觀一411111。
[0095] 23、剥离掉多于的金属，具体为：
[0096]将蓝膜与芯片正面贴紧后再将蓝膜撕去，把芯片上多余的金属转移到蓝膜上。 [0097] 24、PAD去胶清洗，具体为：
[0098] 去胶液30min-60min，去胶液温度70°C-120°C，在丙酮里浸泡60秒一200秒，然后 在异丙醇里浸泡60秒一200秒，冲水3min-lOmin，甩干。
[0099] 25、PAD合金，具体为：
[0100] 合金温度180°C-350°C，合金时氮气流量6L/min。
[0101] 26、抽测数据，具体为：
[0102] 芯粒抽测比例为1:10-1:100。
[0103] 27、芯片研磨抛光减薄，具体为：
[0104] 减薄后的芯片厚度为l〇〇um-200um，抛光时间lOmin-50min。
[0105] 28、制作DBR反射层，具体为：
[0106]所用材料为氧化硅和氧化钛，DBR层总厚度1.5um-7um [0107] 29、芯片切割，具体为：
[0108] 采用隐形切割，切割速度100mm/s-500mm/s。
[0109] 30、芯片裂片，具体为：
[0110]用劈裂机将芯片劈开成单个的芯粒。
[0111] 31、全测数据。
[0112] 此时不再是抽测，而是对每颗芯粒进行测试，得到所有芯粒的光电参数。
[0113] 32、A0I外观检测后入库。
[0114] 用Α0Ι机台检测芯片外观，得出每片芯片的外观良率。
[0115] 实施例3
[0116] 以下提供一种常规LED芯片制作方法作为本发明的对比实施例。
[0117] 常规LED芯片制作方法包括:外延片清洗-沉积CBL-CBL光刻-CBL图形化-CBL 图形化后去胶-蒸镀ΙΤ0前清洗-蒸镀ΙΤ0透明导电层-ΙΤ0光刻-ΙΤ0透明导电层图形化 - ΙΤ0图形化后去胶-ICP光刻-ICP刻蚀露出N区- ICP刻蚀后去胶-ΙΤ0合金-沉积Si02 保护层-PAD光刻-等离子体清洗-Si02保护层图形化-蒸镀金属电极-剥离掉多余的金 属-PAD去胶清洗-PAD合金-抽测数据-芯片研磨抛光减薄-制作DBR反射层-芯片切割 -芯片裂片-全测数据-Α0Ι外观检测-入库。
[0118] 上述常规LED芯片制作方法中，在蒸镀ΙΤ0透明导电层之后，直接进行ΙΤ0光刻，并 没有本发明所提供的方法中蒸镀SiON的相关步骤。本发明采用的方法中，蒸镀ΙΤ0透明导电 层之前的流程与去除SiON之后的流程都与对比实施例的工艺相同。
[0119] 选取六片同炉同圈的外延片，外延片同炉同圈是为了确保外延片光电参数的一致 性，以保证本发明实验结论的准确性。从六片外延片中，选取三片采用对比实施例所提供的 常规LED芯片制作方法来制作LED芯片，分别为样品1、样品2和样品3,选取另外三片采用本 发明所提供的方法来制作LED芯片，分别为样品4、样品5和样品6。
[0120]表1是采用常规工艺与采用本发明工艺制作的芯片全测数据对比表。
[0121]表1芯片全测数据对比表
[0123] 从表1数据可以看出，采用本发明工艺制作的芯片全测数据平均值中，全测电压值 (VF1)降低了 0.038V，亮度(L0P)提高了 1.4mW，亮度提高比例为0.67%。
[0124] 分别选取全测数据平均值附近的常规工艺样品和本发明工艺样品进行封装，蓝光 封装数据参见表2。
[0125] 表2蓝光封装数据对比表
[0126]
[0128] 从表2数据可以看出，采用本发明的工艺，封装后电压降低了 0.039V，光功率提高 了 1.6mW，提高比例为0.63 %，发光效率提高了 1 %。、
[0129] 因此，从表1和表2的数据可以得出以下结论:采用本发明的芯片制作工艺，能够提 高LED芯片的亮度，降低芯片电压。
[0130] 通过以上各实施例可知，本申请存在的有益效果是：
[0131] 第一、本发明LED芯片制作方法，与传统方法相比，在蒸镀ΙΤ0透明导电层之后接着 在ΙΤ0表面沉积一层SiON，在ICP蚀刻去胶后再用磷酸去除SiON，这样就使得ΙΤ0光刻、ΙΤ0蚀 刻图形化、ICP光刻、ICP刻蚀、ICP蚀刻去胶这几个过程中，IT0膜层受到Si 0N的保护，有效避 免了 ΙΤ0膜的损伤和污染，提高了 ΙΤ0膜层质量，从而有利于提高LED芯片的亮度，降低芯片 电压，有利于提尚芯片品质。
[0132] 第二、本发明LED芯片制作方法中，去除SiON的过程使用磷酸，而不是用传统方法 中的Β0Ε，磷酸腐蚀氮化物比腐蚀氧化物要快很多，这样就避免了 ΙΤ0 (氧化铟锡)受到Β0Ε的 腐蚀，从而进一步提高了ΙΤ0膜层的质量，此外，用磷酸腐蚀减少了芯片与Β0Ε接触的时间， 从而大大减小Β0Ε渗透过ΙΤ0膜腐蚀ΙΤ0膜底下CBL电子阻挡层的风险。
[0133] 本领域内的技术人员应明白，本申请的实施例可提供为方法、装置、或计算机程序 产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实 施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机 可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产 品的形式。
[0134] 上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请 并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、 修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识 进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申 请所附权利要求的保护范围内。
【主权项】
1. 一种LED芯片制作方法，其特征在于，依次包括： 外延片清洗、沉积CBL电子阻挡层、CBL电子阻挡层图形化、蒸镀ITO透明导电层、沉积 SiON膜、ITO光刻、用磷酸将SiON腐蚀图形化、ITO蚀刻图形化、ITO图形化后去胶、ICP光刻、 ICP刻蚀露出N区、ICP蚀刻去胶、用磷酸去除SiON、IT0合金和沉积Si02保护层， 所述沉积SiON膜，进一步为： 采用等离子体增强化学气相沉积法在IT0表面沉积SiON，沉积过程中，通入SiH4PN2，其 中，SiH4的通入量与N2的通入量比为1:25-1:70， 采用高低频混频沉积，其中，高频功率为40W-100W，低频功率为35W-95W，反应腔压力为 700Pa-1000Pa， 沉积的SiON膜的厚度为100A-1500A，折射率为1.68-1.82，透过率为100-110，消光系数 为0〇2. 根据权利要求1所述LED芯片制作方法，其特征在于， 所述用磷酸将SiON腐蚀图形化，进一步为： 将磷酸加热至80°C_200°C，磷酸与水的体积比为5:5-9:1，用加热后的磷酸对SiON进行 腐蚀，时间为30s-200s。3. 根据权利要求1所述LED芯片制作方法，其特征在于， 所述用磷酸去除SiON，进一步为： 将磷酸加热至80°C_200°C，磷酸与水的体积比为5:5-9:1，用加热后的磷酸对SiON进行 冲洗，时间为30s-200s，去除SiON。4. 根据权利要求1所述LED芯片制作方法，其特征在于， 沉积的SiON膜的厚度为400A-1000A。5. 根据权利要求1所述LED芯片制作方法，其特征在于， 所述沉积CBL电子阻挡层，进一步为： 通入600sccm-lSOOsccn^afeC^lOOsccm -lSOsccn^aSiHhSOsccm-17〇8(3〇11的犯，在外 延片表面沉积厚度为1000A-2200A的CBL电子阻挡层，沉积温度为180°C -280°C。6. 根据权利要求1所述LED芯片制作方法，其特征在于， 所述IT0光刻，进一步为： 在SiON表面，用正性光刻胶，依次进行涂胶、软烤、曝光、显影、坚膜，其中，涂胶胶厚为 2.5um-4um，软烤温度为80°C - 140°C，软烤时间为90s-120s，曝光能量为80mJ/cm2- 150mJ/cm2,显影时间40s-80s，坚膜温度为125°C-185°C，坚膜时间为15min-30min。7. 根据权利要求1所述LED芯片制作方法，其特征在于， 所述ICP刻蚀露出N区，进一步为： 通入70sccm-150sccm的CI2, lOsccm-35sccm的BCb，对ICP进行刻蚀，上射频功率为 375W-680W，下射频功率为65W - 100W，刻蚀深度为10000A-16000A。8. 根据权利要求1所述LED芯片制作方法，其特征在于， 所述PAD光刻，进一步为： 用负性光刻胶，依次进行涂胶、软烤、曝光、爆后烘、显影，其中，涂胶厚度为2.7um- 4.2um，软烤温度为80°C-150°C，软烤时间为90s-120s，曝光能量为60mJ/cm2-100mJ/cm 2， 爆后供温度为80 °C-145°C，爆后供时间为60s-180s，显影时间为40s-100s。
【文档编号】H01L33/00GK106025002SQ201610420636
【公开日】2016年10月12日
【申请日】2016年6月13日
【发明人】胡弃疾, 张雪亮, 汪延明
【申请人】湘能华磊光电股份有限公司