化合物半导体器件及其制造方法
【专利摘要】一种化合物半导体器件及其制造方法，该器件包括：衬底；电子渡越层，形成在衬底的上方；电子供应层，形成在电子渡越层的上方；以及缓冲层，形成在衬底与电子渡越层之间且包括AlxGa1?xN(0≤x≤1)，其中，x值表示沿缓冲层的厚度方向的多个最大值和多个最小值，所述x值沿所述缓冲层的任意厚度方向连续变化，并且在缓冲层中具有1nm厚度的任何区域中x的变化为0.5或更小。本发明具有良好的结晶度。
【专利说明】化合物半导体器件及其制造方法
[0001 ] 本申请是申请日为2011年12月2日、申请号为201110402804.0、发明名称为“化合物半导体器件及其制造方法”的发明专利申请的分案申请。
[0002]相关申请的交叉引用
[0003]本申请基于在2010年12月2日提交的申请号为2010-269714的在先日本专利申请并要求该申请的优先权，其全部内容通过引用的方式并入此处。
技术领域
[0004]本发明涉及一种化合物半导体器件及器件的制造方法。
【背景技术】
[0005]在衬底上方形成有作为电子渡越层的GaN层以及形成有AlGaN层的电子器件(化合物半导体器件)近来取得了积极的发展。这种化合物半导体器件中的一种是GaN高电子迀移率晶体管(HEMT)。将GaN HEMT用作电压源逆变器的开关能够减小导通电阻以及增大耐受电压。当与Si晶体管进行比较时，其也能够减小待机功耗以及增大工作频率。由于这些原因，其能够减小逆变器的开关损耗和功耗。另外，当与具有相似性能的Si晶体管进行比较时，其还能够减小尺寸。
[0006]在GaN层用作电子渡越层以及AlGaN层用作电子供应层的GaN HEMT中，由于AlGaN与GaN之间的晶格常数不同而在AlGaN上产生应变。由于这个原因，发生了压电极化并且获得了高浓度的二维电子气(2DEG)。因此，这种GaN HEMT被应用于高输出电源器件。
[0007]然而，难以生产具有良好结晶度的GaN衬底。因此，通常通过异质外延生长而在Si衬底、蓝宝石衬底(sapphire substrate)或SiC衬底的上方形成GaN层和AlGaN层。尤其是，容易以低成本获得大直径和高质量的Si衬底。因此，对于在Si衬底上方生长有GaN层和AlGaN层的结构的研究有所增加。
[0008]然而，GaN层/AlGaN层与Si衬底之间的热膨胀系数存在很大的不同。另一方面，GaN层和AlGaN层的外延生长需要高温处理。因此，在这种高温处理过程中，Si衬底会由于热膨胀系数不同而出现变形或裂痕。由热膨胀系数不同所引起的问题能够通过形成具有超晶格(superlattice)结构的缓冲层而得以抑制，其中具有不同组成的两个化合物半导体层交替堆叠在GaN层与AlGaN层之间。
[0009]然而，在将超晶格结构用作缓冲层的现有化合物半导体器件中，电子渡越层以及在其上方形成的电子供应层难以获得良好的结晶度。相关技术的示例是未审查的日本专利申请公开第2007-258230号和第2010-245504号。
【发明内容】
[0010]为了解决现有技术的问题，根据本发明的一个方案，一种化合物半导体器件包括；衬底；电子渡越层，形成在衬底的上方；电子供应层，形成在电子渡越层的上方；以及缓冲层，形成在衬底与电子渡越层之间且包括AlxGa1IN(OSxSl),其中X值表示沿缓冲层的厚度方向的多个最大值和多个最小值，并且在缓冲层中具有Inm厚度的任何区域中X的变化为
0.5或更小。
[0011]根据本发明的另一个方案，一种化合物半导体器件的制造方法包括:在衬底的上方形成包括AlxGa1-xN(0彡X彡I)的缓冲层;在缓冲层的上方形成电子渡越层；以及在电子渡越层的上方形成电子供应层，其中X值表示沿缓冲层的厚度方向的多个最大值和多个最小值，并且在缓冲层中具有Inm厚度的任何区域中X的变化为0.5或更小。
[0012]根据本发明的再一个方案，一种化合物半导体器件包括:衬底；电子渡越层，形成在所述衬底的上方；电子供应层，形成在所述电子渡越层的上方；以及缓冲层，形成在所述衬底与所述电子渡越层之间且包括AlxGanN,其中OSxSl，其中X值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值，所述X值沿所述缓冲层的任意厚度方向连续变化，以及在所述缓冲层中具有Inm厚度的任何区域中，所述X值的变化为0.5或更小。
[0013]根据本发明的又一个方案，一种化合物半导体器件的制造方法包括:在衬底的上方形成包括AlxGa^N的缓冲层，其中OSxSl;在所述缓冲层的上方形成电子渡越层；以及在所述电子渡越层的上方形成电子供应层，其中X值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值，所述X值沿所述缓冲层的任意厚度方向连续变化，以及在所述缓冲层中具有Inm厚度的任何区域中，所述X值的变化为0.5或更小。
[0014]本发明具有良好的结晶度。
[0015]本发明的目的和优点将至少通过权利要求中特别指出的元件、特征以及组合来实现和获得。
[0016]应当理解，前述的大致描述和随后的详细描述都是示例性和说明性的，并不是对如同权利要求所要求保护的本发明的限制。
【附图说明】
[0017]图1A为示出根据第一实施例的GaNHEMT结构的剖视图；
[0018]图1B为示出X值的分布的图表；
[0019]图2A和图2B为示出X值的分布的图表；
[0020]图3为示出参考示例中的X值的变化的图表；
[0021 ]图4A和图4B为示出根据第二实施例的GaN HEMT结构的剖视图；
[0022]图5A至图为示出X值的分布的图表；
[0023]图6A至图6E为示出根据第二实施例的GaNHEMT的制造方法的剖视图；
[0024]图7为示出第二实施例的变型的剖视图；
[0025]图8为示出高输出放大器的外观的示意图；
[0026]图9A和图9B为示出电源的示意图。
【具体实施方式】
[0027]本发明的
【发明人】努力研究了在化合物半导体器件(其对缓冲层采用了超晶格结构)中的缓冲层上方形成的GaN层和AlGaN层难以获得优良结晶度的原因，结果发现如下情况。缓冲层中的两个相邻层之间的组成的强烈变化易于在两个层的界面附近产生微缺陷，晶面由于该微缺陷会受到损坏。然后，GaN层和AlGaN层的结晶度会被降低。
[0028]下面将参照附图来具体说明实施例。
[0029]首先，将说明第一实施例。图1A为示出根据第一实施例的GaNHEMT(化合物半导体器件)的结构的视图。
[0030]如图1A所示，根据第一实施例，缓冲层2在衬底I的上方形成，电子渡越层3在缓冲层2的上方形成，以及电子供应层4在电子渡越层3的上方形成。以栅极5g夹在源极5s与漏极5d中间的方式，栅极5g、源极5s以及漏极5d在电子供应层4的上方形成。
[0031 ]缓冲层2包含AlxGa1-XN(0彡X彡I)。如图1B所示，x值(Al组成)在缓冲层2的厚度上发生变化。在图1B中，横轴表示沿厚度方向从缓冲层2与衬底I之间的界面起的距离，纵轴表示X值。缓冲层2的厚度为d。在缓冲层2内的Inm厚度内的任意位置处，X的变化或Λχ为0.5或更小。X值的减小和增大是重复的。X的变化或Λχ优选为0.01或更大。当Λχ低于0.01时，可能难以抑制变形。
[0032]因为在本实施例中设置有X值在其厚度上发生变化的缓冲层2，所以，即使衬底I与电子渡越层3或电子供应层4之间的热膨胀系数不同，这些层之间的热应变的不同也可由缓冲层2减小。因此，能够抑制由热膨胀系数不同所引起的变形或裂痕等。由于Λχ不高于0.5以及缓冲层2的组成的变化较缓和，从而在缓冲层2内不容易出现微缺陷。因此，使得电子渡越层3和电子供应层4具有良好的结晶度。
[0033]如图2Α所示，X值不需要在厚度上的每一处都发生变化，其可以在最大值区域和最小值区域保持不变。这种情况下，最大X值与最小X值之间的Inm区域中的Λχι大于包括最大X峰值或最小X峰值的Inm区域中的Λχ2。因此，如果Λ:χι不高于0.5，则能够获得预期的效果。如图2Β所示，X值可以呈阶梯状变化。这种情况下，沿包括X值呈阶梯状变化的部分的厚度的、Inm区域中的变化Λχ3大于在其中X值保持不变的厚度上的Inm区域中的Λχ4。当变化ΛX3为0.5或更小时，能够获得预期的效果。
[0034]即使X值呈阶梯状变化，然而在变化Λχ超过0.5的Inm区域附近易于产生微缺陷，且晶面会在很大程度上畸变(distort)。如图3中的参考示例所示，其中具有不同X值的两个化合物半导体层交替堆叠，即使变化Ax5在特定区域中为O，晶面也会从变化Ax6超过0.5的另一个区域畸变，并且未能获得预期的效果。
[0035]现在将说明第二实施例。图4A和图4B为示出GaNHEMT(化合物半导体器件)的结构的剖视图。
[0036]在第二实施例中，如图4A所示，具有1nm至Ιμπι(诸如50nm)厚度的AlN层21在Si衬底11的上方形成。具有Iym至ΙΟμπι厚度(诸如2μπΟ的AlGaN层12在AlN层21的上方形成。如图5Α至图5D所示，AlGaN层12的组成由AlxGa1-ΧΝ(0彡X彡I)表示，并且X值或Al的组成在AlGaN层12的厚度上发生变化。换句话说，X值的减小和增大反复交替出现。在图5Α至图5D中，横轴表示沿厚度方向从Si衬底11与AlGaN层12的界面起的距离，纵轴表示X值。AlGaN层12的厚度为do
[0037 ]根据图5A所示的示例，X值在O与I之间周期性变化。根据图5B所示的示例，x值在
0.3与0.7之间周期性变化。最大X值与最小X值之间的差值优选为0.1或更大。根据图5C所示的示例，一个循环中X值的平均值随着接近1-GaN层13而变得更小，其中X的最大值到下一个X的最大值的距离被限定为一个循环。如同图5C所示，根据图f5D所示的示例，一个循环中X值的平均值随着接近1-GaN层13而变得更小。X的最小值总是为0，并且一个循环内X的变化随着接近1-GaN层13而变得更小。在图5A至图5D的任何一个附图中，x值比上长度(nm)的斜率不高于0.5。在距离d处，X值优选为最小值。对应于一个循环的厚度例如处于20nm至30nm的范围内，并且AlGaN层12包括大约100个循环的X变化。X值不需要像线性函数一样变化，而只要X的变化为0.5或更小，则其可以像二次函数或指数函数一样变化。
[0038]具有Ιμπι至4μπι(诸如3μπι)厚度的非掺杂1-GaN层13在AlGaN层12的上方形成，具有Inm至30nm(诸如5nm)厚度的非掺杂1-AlGaN层14a在非掺杂1-GaN层13的上方形成，以及具有3應至3011111(诸如3011111)厚度的11型11-41631'1层1413在非掺杂;[-631'1层143的上方形成。i_AlGaN层14a和n-AlGaN层14b的Al组成处于0.1至0.5(诸如0.2)的范围内^-AlGaN层14b掺杂有处于I X 1018cm-3至I X 1020cm_3(诸如5 X 1018cm_3)范围内的Si。
[0039]具有2nm至20nm(诸如1nm)厚度的η型n-GaN层22在n-AlGaN层14b的上方形成。η-GaN层22掺杂有处于I X 1018cm—3至I X 102°cm—3(诸如5X 1018cm—3)范围内的Si。
[0040]源极15s和漏极15d在n-GaN层22的上方形成。源极15s和漏极15d与n-GaN层22欧姆连接。源极15s和漏极15d包括Ti膜和位于Ti膜上方的Al膜。覆盖源极15s和漏极15d的钝化膜23在n-GaN层22的上方形成。钝化膜23例如是氮化硅膜。用于栅极的开口 23a设置在源极15s与漏极15d之间的钝化膜23中。经由开口 23a而与n-GaN层22肖特基接触的栅极15g在钝化膜23的上方形成。栅极15g包括Ni膜和位于Ni膜上方的Au膜。覆盖栅极15g的钝化膜24也在钝化膜23的上方形成。钝化膜23和24具有用于与继电器端子等连接的开口。
[0041 ]图4B示出可从Si衬底的表面方向来看的布局。栅极15g、源极15s以及漏极15d的平面排列为梳状(comb-1 ike shape)，并且源极15s和漏极15d交替布置。多个栅极15g通过栅极线25g彼此共同连接，多个源极15s通过源极线25s彼此共同连接，以及多个漏极15d通过漏极线25d彼此共同连接。栅极I 5g布置在这些源极和漏极之间。这种多指条结构(multifinger)能够提高输出。图4A中的剖视图为沿图4B中的线1-1的截面图。有源区30包括AlN层21、AlGaN层12以及1-GaN层13，有源区30边界外侧的无源区是通过离子注入或台面蚀刻(mesa etching)形成的。
[0042]在第二实施例中，由于压电极化而在1-GaN层13与1-AlGaN层14a的异质结面处产生高浓度的载流子。由于晶格失配所引起的压电效应而在1-GaN层13与1-AlGaN层14a的界面附近感生电子。结果是，出现了二维电子气体层2DEG，并且该层用作电子渡越层或沟道。;[-八16&1'1层14&和11-416&1'1层1413形成电子供应层。
[0043]在第二实施例中，AlGaN层12是缓冲层。因此，即使Si衬底11与1-GaN层13、i_AlGaN层14a以及n-AlGaN层14b的任何一个之间的热膨胀系数存在极大的不同，在其中产生的热应变的不同也可由AlGaN层12缓和。因此，能够抑制由热膨胀系数不同所引起的变形和裂痕。另外，变化Ax为0.5或更小，并且AlGaN层12的组成的变化平缓，因此，在AlGaN层12内不易产生微缺陷。因此，1-GaN层13、1-AlGaN层14a或n-AlGaN层14b可以获得良好的结晶度。
[0044]现在将说明根据第二实施例的GaNHEMT(化合物半导体器件)的制造方法。图6A至图6E为示出根据第二实施例的GaN HEMT(化合物半导体器件)的制造方法的剖视图。
[0045]如图6A 所示，在 Si 衬底 11 的上方形成 AlN 层 21、AlGaf^ll2、1-Gar^ll3、1-AlGar^l14a、n-AlGaN 层 14b 以及 n-GaN 层 SSc3AlGaN 层 12、1-GaP^113、1-AlGar^ll4a、n-AlGar^ll4bW及n-GaN层22的形成通过诸如金属有机气相外延(MOVPE)等晶体生长方法来完成。通过选择原料气(feed gas)能够连续地形成这些层。分别使用三甲基铝(TMA)和三甲基镓(TMG)来获得铝(Al)和镓(Ga)。使用氨(NH3)等来获得氮(N)。至于n-AlGaN层14b和n-GaN层22所包含的作为杂质的硅(Si)的原料，可以是硅烷(SiH4)。当形成AlGaN层12时，如图5A至图5D的任何一个附图所示，通过控制TMA和TMG的流率(f 1w rate)来周期性调节X值(AI组成)。
[0046]如图6B所示，在n-GaN层22形成之后，通过剥离法等在n-GaN层22的上方形成源极15s和漏极15d。通过形成最终将会变为用于源极15s和漏极15d的区域的抗蚀剂图案，沉积Ti和位于Ti上方的Al，之后，将粘附在抗蚀剂图案上方的Ti和Al与抗蚀剂图案一起去除，以形成源极15s和漏极15d。然后，在氮气气氛中、在400°C至1000°C (诸如600°C)的温度下进行热处理，从而获得欧姆接触。
[0047]如图6C所示，钝化膜23以覆盖源极15s和漏极15d的方式在n-GaN层22的上方形成。钝化膜23例如是通过等离子体化学气相沉积(CVD)等所制备的氮化硅膜。
[0048]形成最终将会变为用于开口23a的区域的抗蚀剂图案。如图6D所示，通过利用抗蚀剂图案进行蚀刻在钝化膜23中形成开口 23a。经由开口 23a而与n-GaN层22接触的栅极15g在钝化膜23的上方形成。通过去除用于形成开口 23a的抗蚀剂图案，形成将最终变为用于栅极15g的区域的新抗蚀剂图案，沉积Ni和Au，将粘附在抗蚀剂图案上方的Ni和Au与抗蚀剂图案一起去除，来形成栅极15g。
[0049]之后，如图6E所示，钝化膜24以覆盖栅极15g的方式在钝化膜23的上方形成。钝化膜24例如是通过等离子CVD等所制备的氮化硅膜。
[0050]形成共同连接多个栅极15g的栅极线25g、共同连接多个源极15s的源极线25s以及共同连接多个漏极15d的漏极线25d(参见图4B)。因此，能够获得如图4A和图4B所示的GaNHEMT0
[0051]如图7所示，用于源极15s和漏极15d的开口能够设置在n-GaN层22的上方，从而源极15s和漏极15d能够与n-AlGaN层14b接触。这种情况下，关于该开口的深度，可以保留部分n-GaN层22不被去除，以及可以去除部分n-AlGaN层14b。换句话说，该开口的深度不需要与n_GaN层22的深度相问。
[0052]另外，电阻器、电容器等能够安装在衬底11的上方以制造单片式微波集成电路(MMIC)0
[0053]根据这些实施例，GaNHEMT能够用作高输出放大器。图8示出了高输出放大器的外观。在本示例中，连接至源极的源极端子81s设置在封装的表面上。连接至栅极的栅极端子Slg以及连接至漏极的漏极端子Sld在封装的侧面上延伸。
[0054]另外，根据这些实施例的GaNHEMT能够用作电源装置。图9A为示出功率因数校正(PFC)电路的示意图，图9B为示出包括图9A所示的PFC电路的服务器电源(电源装置)的示意图。
[0055]如图9A所示，在PFC电路中设置有连接至二极管桥91的电容器92，其中二极管桥91连接至交流(AC)电源。电容器92的一个端子连接至扼流线圈93的一个端子，扼流线圈93的另一个端子连接至开关元件94的一个端子以及二极管96的阳极。开关元件94对应于上述实施例中的HEMT，开关元件的一个端子对应于漏极。开关元件94的另一个端子对应于HEMT中的源极。二极管96的阴极连接至电容器95的一个端子。电容器92的另一个端子、开关元件94的另一个端子以及电容器95的另一个端子接地。另外，从电容器95的两个端子获得直流(DC)0
[0056]如图9B所示，PFC电路90并入服务器电源100等中以供使用。
[0057]能够制造类似于服务器电源100的运行速度更高的电源装置。诸如开关元件94等的开关元件能够用于开关电源和电子器件。而且，这种半导体器件能够用作诸如服务器电源电路等的全桥式电源电路的一部分。
[0058]在任何一个实施例中，能够使用碳化硅(SiC)衬底、蓝宝石衬底、硅衬底、GaN衬底或GaAs衬底。所述衬底能够是导电的、半绝缘的或绝缘的。
[0059]栅极、源极以及漏极的结构不局限于上述实施例。一个示例是其可为单层。用于形成这些电极的方法不局限于剥离法。而且，只要能获得欧姆特性则可以省略源极和漏极形成之后所进行的热处理。能够对栅极进行热处理。
[0060]另外，每层的厚度和材料等不局限于上述实施例中所述。
[0061]本文所述的全部示例和条件性语言是为了教示性的目的，以帮助读者理解本发明以及发明人为了促进技术而贡献的概念，并应解释为不限制于这些具体描述的示例和条件。尽管已经详细描述了根据本发明方案的实施例，但应理解在不背离本发明的精神和范围的情况下可对其做出各种变化、替换以及更改。
【主权项】
1.一种化合物半导体器件，包括: 衬底； 电子渡越层，形成在所述衬底的上方； 电子供应层，形成在所述电子渡越层的上方；以及 缓冲层，形成在所述衬底与所述电子渡越层之间且包括AlxGanN,其中0<X<1，其中 X值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值， 所述X值沿所述缓冲层的任意厚度方向连续变化，以及 在所述缓冲层中具有Inm厚度的任何区域中，所述X值的变化为0.5或更小。2.根据权利要求1所述的化合物半导体器件，其中在所述缓冲层中具有Inm厚度的任何区域中，所述X值的变化为0.0l或更大。3.根据权利要求1所述的化合物半导体器件，其中在所述缓冲层的上表面处所述X值为最小值。4.根据权利要求1所述的化合物半导体器件，其中所述电子渡越层包括与所述缓冲层的上表面接触的GaN层。5.根据权利要求1所述的化合物半导体器件，其中所述X值的所述最大值和所述最小值分别为I和O。6.根据权利要求1所述的化合物半导体器件，其中一个循环内X值的平均值随着接近所述电子渡越层而减小，其中所述一个循环被限定为所述多个最大X值中相邻的最大峰值之间的距离。7.根据权利要求1所述的化合物半导体器件，其中一个循环内所述X值的变化随着接近所述电子渡越层而减小，其中所述一个循环被限定为所述多个最大X值中相邻的最大峰值之间的距离。8.一种化合物半导体器件的制造方法，包括: 在衬底的上方形成包括AlxGahN的缓冲层，其中OSxS I; 在所述缓冲层的上方形成电子渡越层；以及 在所述电子渡越层的上方形成电子供应层，其中 X值表示沿所述缓冲层的厚度方向的多个最大值和多个最小值， 所述X值沿所述缓冲层的任意厚度方向连续变化，以及 在所述缓冲层中具有Inm厚度的任何区域中，所述X值的变化为0.5或更小。9.根据权利要求8所述的化合物半导体器件的制造方法，其中在所述缓冲层中具有Inm厚度的任何区域中，所述X值的变化为0.1或更大。
【文档编号】H01L21/02GK106057648SQ201610536760
【公开日】2016年10月26日
【申请日】2011年12月2日
【发明人】清水早苗, 今西健治, 山田敦史, 宫岛豊生
【申请人】富士通株式会社