Oled显示装置的阵列基板及其制造方法
【专利摘要】本发明公开了一种OLED显示装置的阵列基板及其制造方法，属于显示技术领域，能够使不同功能的薄膜晶体管具备各自所需的电学特性。该阵列基板由下至上依次包括衬底基板、半导体层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第三绝缘层阵列基板上形成有多个驱动单元，每个驱动单元中包括第一薄膜晶体管和第二薄膜晶体管；第一薄膜晶体管和第二薄膜晶体管的有源沟道层位于半导体层；第一薄膜晶体管的栅极、第二薄膜晶体管的源极和漏极位于第一金属层；第二薄膜晶体管的栅极、第一薄膜晶体管的源极和漏极位于第二金属层，且第二薄膜晶体管的栅极与第一薄膜晶体管的漏极连接。
【专利说明】
OLED显示装置的阵列基板及其制造方法
技术领域
[0001]本发明涉及显示技术领域，具体的说，涉及一种OLED显示装置的阵列基板及其制造方法。
【背景技术】
[0002]随着显示技术的发展，有机发光二极管(Organic Light-Emitting D1de，简称0LED)显示装置的技术日见成熟，已经越来越多的应用在各个显示领域。
[0003]OLED显示装置中最基本的驱动单元如图1所示，由两个薄膜晶体管(Thin FilmTransistor，简称TFT)和一个存储电容Cst组成也成为2T1C结构。其中，第一薄膜晶体管的栅极输入扫描信号Vgate，第一薄膜晶体管的源极输入数据信号Vdata，第一薄膜晶体管的漏极连接第二薄膜晶体管的栅极。第二薄膜晶体管的源极连接数字电源Vdd，第二薄膜晶体管的漏极连接数字地Vss，存储电容Cst设置在第二薄膜晶体管的栅极与源极之间，发管二极管串联在第二薄膜晶体管的漏极与数字地Vss之间。
[0004]其中，第一薄膜晶体管起开关作用，在栅极打开时使数据信号从源极传输至漏极，也即传输至第二薄膜晶体管的栅极。第二薄膜晶体管起到调节发光二极管灰阶的作用，由栅极与源极之间的电压差Vgs控制流过发光二极管电流的大小，并利用存储电容Cst保持住Vgs0
[0005]对于这两种不同功能的薄膜晶体管，其电学特性的要求是不一样的。对第一薄膜晶体管要求其IdVg曲线的亚阈值(SS)要小，这样能够快速的开关。对第二薄膜晶体管要求SS要大，这样有利于OLED灰阶调试。但现有的OLED显示装置中，第一薄膜晶体管与第二薄膜晶体管的制程、结构是相同的，因此第一薄膜晶体管和第二薄膜晶难以达到各自所需的电学特性。
【发明内容】
[0006]本发明的目的在于提供一种OLED显示装置的阵列基板及其制造方法，能够使不同功能的薄膜晶体管具备各自所需的电学特性。
[0007]本发明提供一种OLED显示装置的阵列基板，由下至上依次包括衬底基板、半导体层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第三绝缘层；
[0008]所述阵列基板上形成有多个驱动单元，每个所述驱动单元中包括第一薄膜晶体管和第二薄膜晶体管；
[0009]所述第一薄膜晶体管和所述第二薄膜晶体管的有源沟道层位于所述半导体层；
[0010]所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的源极和漏极位于所述第一金属层；
[0011]所述第二薄膜晶体管的栅极、所述第一薄膜晶体管的源极和漏极位于所述第二金属层，且所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的漏极连接。
[0012]优选的是，所述第二薄膜晶体管的栅极和所述第一薄膜晶体管的漏极连接为一体式结构。
[0013]优选的是，所述第一薄膜晶体管和所述第二薄膜晶体管的有源沟道层的材料为铟镓锌氧化合物。
[0014]进一步的是，所述有源沟道层的两端形成有掺杂区。
[0015]进一步的是，在所述第二薄膜晶体管中，源极和漏极通过贯穿所述第一绝缘层的过孔与有源沟道层连接。
[0016]进一步的是，在所述第一薄膜晶体管中，源极和漏极通过贯穿所述第一绝缘层、所述第二绝缘层的过孔与有源沟道层连接。
[0017]进一步的是，所述第三绝缘层上还形成有透明电极层；
[0018]位于所述透明电极层的像素电极，通过贯穿所述第二绝缘层、所述第三绝缘层的过孔与所述第二薄膜晶体管的漏极连接。
[0019]本发明还提供一种上述的OLED显示装置的阵列基板的制造方法，包括:
[0020]利用掩膜板构图工艺，在衬底基板上形成半导体层的图形，其中包括每个驱动单元中的第一薄膜晶体管和第二薄膜晶体管的有源沟道层；
[0021]在以上图形的基础上，利用掩膜板构图工艺，形成第一绝缘层的图形，其中包括所述第二薄膜晶体管中的过孔；
[0022]在以上图形的基础上，利用等离子体掺杂工艺，形成所述第二薄膜晶体管中的有源沟道层的掺杂区；
[0023]在以上图形的基础上，利用掩膜板构图工艺，形成第一金属层的图形，其中包括所述第一薄膜晶体管的栅极，以及所述第二薄膜晶体管的源极和漏极；
[0024]在以上图形的基础上，利用掩膜板构图工艺，形成第二绝缘层的图形，其中包括所述第一薄膜晶体管中的过孔；
[0025]在以上图形的基础上，利用等离子体掺杂工艺，形成所述第一薄膜晶体管中的有源沟道层的掺杂区；
[0026]在以上图形的基础上，利用掩膜板构图工艺，形成第二金属层的图形，其中包括所述第二薄膜晶体管的栅极，以及所述第一薄膜晶体管的源极和漏极；
[0027]在以上图形的基础上，利用掩膜板构图工艺，形成第三绝缘层的图形以及像素电极的过孔。
[0028]进一步的是，该制造方法还包括:
[0029]在以上图形的基础上，利用掩膜板构图工艺，形成透明电极层的图形，其中包括与所述第二薄膜晶体管的漏极连接的像素电极。
[0030]优选的是，所述第一薄膜晶体管和所述第二薄膜晶体管的有源沟道层的材料为铟镓锌氧化合物。
[0031]本发明带来了以下有益效果:本发明提供的OLED显示装置的阵列基板中，第一薄膜晶体管和第二薄膜晶体管均采用顶栅结构。其中，第一薄膜晶体管的栅极位于第一金属层，栅极与有源沟道层之间的间距为第一绝缘层的厚度，因此其亚阈值较小，能够实现快速开关。第二薄膜晶体管的栅极位于第二金属层，栅极与有源沟道层之间的间距为第一绝缘层与第二绝缘层的厚度之和，因此其亚阈值较大，有利于灰阶调试。因此，本发明提供的OLED显示装置的阵列基板中，能够使第一薄膜晶体管和第二薄膜晶体管具备各自所需的电学特性，从而提高了 OLED显示装置的显示品质。
[0032]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0033]为了更清楚的说明本发明实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍:
[0034I图1是OLED显示装置中的驱动单元的电路图；
[0035]图2是本发明实施例提供的OLED显示装置的阵列基板的截面示意图；
[0036]图3a至图3h是本发明实施例提供的OLED显示装置的阵列基板的制造过程的示意图。
【具体实施方式】
[0037]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0038]本发明实施例提供一种OLED显示装置的阵列基板及其制造方法，能够使不同功能的薄膜晶体管具备各自所需的电学特性，从而提高OLED显示装置的显示品质。
[0039]本发明实施例提供的OLED显示装置的阵列基板，由下至上依次包括衬底基板、半导体层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第三绝缘层，并且阵列基板上形成有多个驱动单元，每个驱动单元中包括第一薄膜晶体管和第二薄膜晶体管。
[0040]如图2所示，第一薄膜晶体管Tl的有源沟道层101和第二薄膜晶体管T2的有源沟道层201位于半导体层，直接形成于衬底(玻璃)基板30上，有源沟道层101、201上覆盖有第一绝缘层31。
[0041 ]第一薄膜晶体管Tl的栅极102、第二薄膜晶体管T2的源极203和漏极204位于第一金属层，第一金属层上覆盖有第二绝缘层32。
[0042]第二薄膜晶体管T2的栅极202、第一薄膜晶体管Tl的源极103和漏极104位于第二金属层，第二金属层上覆盖有第三绝缘层33。从图2中可以看出，第二薄膜晶体管T2的栅极202与第一薄膜晶体管Tl的漏极104连接。作为一个优选方案，第二薄膜晶体管T2的栅极202和第一薄膜晶体管Tl的漏极104连接为一体式结构。
[0043]此外，第二薄膜晶体管T2的栅极202与第一薄膜晶体管Tl的漏极104之间还形成了存储电容。为了使存储电容较大，应当增大第二薄膜晶体管T2的栅极202与第一薄膜晶体管Tl的漏极104之间的重叠面积。从图2中可以看出，本实施例中的第二薄膜晶体管T2的栅极202和第一薄膜晶体管Tl的漏极104均具有较大的面积。
[0044]本实施例中，第一薄膜晶体管Tl和第二薄膜晶体管T2的有源沟道层101、201的材料为铟镓锌氧化合物(IGZO)。进一步的是，有源沟道层101、201的两端还形成有掺杂区1011、2011。
[0045]在第二薄膜晶体管T2中，源极203和漏极204通过贯穿第一绝缘层31的过孔与有源沟道层201连接。在第一薄膜晶体管Tl中，源极103和漏极104通过贯穿第一绝缘层31、第二绝缘层32的过孔与有源沟道层101连接。
[0046]进一步的是，第三绝缘层33上还形成有透明电极层，位于透明电极层的像素电极40通过贯穿第二绝缘层32、第三绝缘层33的过孔与第二薄膜晶体管Τ2的漏极204连接。
[0047]薄膜晶体管的亚阈值大小为S= 2.3kT/q (I +Cdm/Cox)，其中Cdm是损耗电容，Cox是绝缘层单位面积的电容。而Cox = C/d，其中C是绝缘层的介电常数，d为绝缘层的厚度，因此d越大，则Cox越小，亚阈值S越大。
[0048]本发明实施例提供的OLED显示装置的阵列基板中，第一薄膜晶体管Tl和第二薄膜晶T2体管均采用顶栅结构。其中，第一薄膜晶体管Tl的栅极102位于第一金属层，栅极102与有源沟道层101之间的间距为第一绝缘层31的厚度，因此其Cox较大，亚阈值S较小，能够实现快速开关。第二薄膜晶体管T2的栅极202位于第二金属层，栅极202与有源沟道层201之间的间距为第一绝缘层31与第二绝缘层的厚度之和，因此其Cox较小，亚阈值S较大，有利于灰阶调试。因此，本发明实施例提供的OLED显示装置的阵列基板中，能够使第一薄膜晶体管Tl和第二薄膜晶体管T2具备各自所需的电学特性，从而提高了 OLED显示装置的显示品质。
[0049]本发明实施例还提供一种上述阵列基板的制造方法，主要包括以下步骤:
[0050]S1:如图3a所示，利用掩膜板构图工艺，在衬底基板31上形成半导体层的图形，其中包括每个驱动单元中的第一薄膜晶体管和第二薄膜晶体管的有源沟道层101、201。
[0051 ] 具体的，利用物理气相沉积(Physical Vapor Deposit1n，简称PVD)工艺在衬底基板上沉积一层IGZ0，然后利用掩膜板构图工艺对IGZO进行湿法蚀刻，形成第一薄膜晶体管和第二薄膜晶体管的有源沟道层101、201等半导体层的图形。
[0052]S2:如图3b所示，在以上图形的基础上，利用掩膜板构图工艺，形成第一绝缘层31的图形，其中包括第二薄膜晶体管中的过孔。
[0053]具体的，利用化学气相沉积(Chemical Vapor Deposit1n，简称CVD)工艺在衬底基板及半导体层上沉积第一绝缘层31，然后利用掩膜板构图工艺对第一绝缘层31进行干法蚀刻，形成第二薄膜晶体管中的过孔等第一绝缘层31的图形。
[0054]S3:如图3c所示，在以上图形的基础上，利用等离子体掺杂工艺，形成第二薄膜晶体管中的有源沟道层201的掺杂区2011。
[0055]具体的，通过第二薄膜晶体管中的过孔，对有源沟道层201进行等离子体(plasma)掺杂处理，形成有源沟道层201中的掺杂区2011。
[0056]S4:如图3d所示，在以上图形的基础上，利用掩膜板构图工艺，形成第一金属层的图形，其中包括第一薄膜晶体管的栅极102，以及第二薄膜晶体管的源极203和漏极204。
[0057]具体的，利用PVD工艺在第一绝缘层31上沉积第一金属层，然后利用掩膜板构图工艺对第一金属层进行湿法蚀刻，形成第一薄膜晶体管的栅极102，以及第二薄膜晶体管的源极203和漏极204等第一金属层的图形。
[0058]S5:如图3e所示，在以上图形的基础上，利用掩膜板构图工艺，形成第二绝缘层32的图形以及第一薄膜晶体管中的过孔。
[0059]具体的，利用CVD工艺在第一金属层及第一绝缘层31上沉积第二绝缘层32，然后利用掩膜板构图工艺对第二绝缘层32进行干法蚀刻，形成第一薄膜晶体管中的过孔等第二绝缘层32的图形。
[0060]因为第一薄膜晶体管中的过孔贯穿第一绝缘层31和第二绝缘层32，所以本步骤中干法蚀刻的时间应当比步骤S2中干法蚀刻的时间更长。
[0061]S6:如图3f所示，在以上图形的基础上，利用等离子体掺杂工艺，形成所述第一薄膜晶体管中的有源沟道层101的掺杂区1011。
[0062]具体的，通过第一薄膜晶体管中的过孔，对有源沟道层101进行等离子体掺杂处理，形成有源沟道层1I中的掺杂区1011。
[0063]S7:如图3g所示，在以上图形的基础上，利用掩膜板构图工艺，形成第二金属层的图形，其中包括第二薄膜晶体管的栅极202，以及第一薄膜晶体管的源极103和漏极104。
[0064]具体的，利用PVD工艺在第二绝缘层32上沉积第一金属层，然后利用掩膜板构图工艺对第一金属层进行湿法蚀刻，形成第二薄膜晶体管的栅极202，以及第一薄膜晶体管的源极103和漏极104等第二金属层的图形。
[0065]S8:如图3h所示，在以上图形的基础上，利用掩膜板构图工艺，形成第三绝缘层33的图形以及像素电极的过孔。
[0066]具体的，利用CVD工艺在第二金属层及第二绝缘层32上沉积第三绝缘层33，然后利用掩膜板构图工艺对第三绝缘层33进行干法蚀刻，形成像素电极的过孔等第三绝缘层33的图形。
[0067]进一步的是，本发明实施例提供的阵列基板的制造方法还包括:
[0068]S9:如图2所示，在以上图形的基础上，利用掩膜板构图工艺，形成透明电极层的图形，其中包括与第二薄膜晶体管的漏极204连接的像素电极40。
[0069]具体的，利用PVD工艺在第三绝缘层33上沉积透明电极层，透明电极层的材料优选为氧化铟锡(ΙΤ0)。然后利用掩膜板构图工艺对透明电极层进行湿法蚀刻，形成像素电极40等图形。
[0070]依次进行上述步骤，即可形成本发明实施例提供的阵列基板所特有的结构，使第一薄膜晶体管和第二薄膜晶体管具备各自所需的电学特性，从而提高OLED显示装置的显示品质。
[0071]虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
【主权项】
1.一种OLED显示装置的阵列基板，其特征在于，由下至上依次包括衬底基板、半导体层、第一绝缘层、第一金属层、第二绝缘层、第二金属层、第三绝缘层； 所述阵列基板上形成有多个驱动单元，每个所述驱动单元中包括第一薄膜晶体管和第二薄膜晶体管； 所述第一薄膜晶体管和所述第二薄膜晶体管的有源沟道层位于所述半导体层； 所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的源极和漏极位于所述第一金属层； 所述第二薄膜晶体管的栅极、所述第一薄膜晶体管的源极和漏极位于所述第二金属层，且所述第二薄膜晶体管的栅极与所述第一薄膜晶体管的漏极连接。2.根据权利要求1所述的阵列基板，其特征在于，所述第二薄膜晶体管的栅极和所述第一薄膜晶体管的漏极连接为一体式结构。3.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的有源沟道层的材料为铟镓锌氧化合物。4.根据权利要求2所述的阵列基板，其特征在于，所述有源沟道层的两端形成有掺杂区。5.根据权利要求1所述的阵列基板，其特征在于，在所述第二薄膜晶体管中，源极和漏极通过贯穿所述第一绝缘层的过孔与有源沟道层连接。6.根据权利要求1所述的阵列基板，其特征在于，在所述第一薄膜晶体管中，源极和漏极通过贯穿所述第一绝缘层、所述第二绝缘层的过孔与有源沟道层连接。7.根据权利要求1所述的阵列基板，其特征在于，所述第三绝缘层上还形成有透明电极层； 位于所述透明电极层的像素电极，通过贯穿所述第二绝缘层、所述第三绝缘层的过孔与所述第二薄膜晶体管的漏极连接。8.一种如权利要求1所述的OLED显示装置的阵列基板的制造方法，其特征在于，包括: 利用掩膜板构图工艺，在衬底基板上形成半导体层的图形，其中包括每个驱动单元中的第一薄膜晶体管和第二薄膜晶体管的有源沟道层； 在以上图形的基础上，利用掩膜板构图工艺，形成第一绝缘层的图形，其中包括所述第二薄膜晶体管中的过孔； 在以上图形的基础上，利用等离子体掺杂工艺，形成所述第二薄膜晶体管中的有源沟道层的掺杂区； 在以上图形的基础上，利用掩膜板构图工艺，形成第一金属层的图形，其中包括所述第一薄膜晶体管的栅极，以及所述第二薄膜晶体管的源极和漏极； 在以上图形的基础上，利用掩膜板构图工艺，形成第二绝缘层的图形，其中包括所述第一薄膜晶体管中的过孔； 在以上图形的基础上，利用等离子体掺杂工艺，形成所述第一薄膜晶体管中的有源沟道层的掺杂区； 在以上图形的基础上，利用掩膜板构图工艺，形成第二金属层的图形，其中包括所述第二薄膜晶体管的栅极，以及所述第一薄膜晶体管的源极和漏极； 在以上图形的基础上，利用掩膜板构图工艺，形成第三绝缘层的图形以及像素电极的过孔。9.根据权利要求8所述的制造方法，其特征在于，还包括: 在以上图形的基础上，利用掩膜板构图工艺，形成透明电极层的图形，其中包括与所述第二薄膜晶体管的漏极连接的像素电极。10.根据权利要求8所述的制造方法，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的有源沟道层的材料为铟镓锌氧化合物。
【文档编号】H01L27/12GK106057825SQ201610630351
【公开日】2016年10月26日
【申请日】2016年8月3日
【发明人】石龙强
【申请人】深圳市华星光电技术有限公司