用于使用微波辐射的掺杂剂活化的方法和系统的制作方法
【专利摘要】半导体结构包括衬底和源极/漏极(S/D)结。S/D结与衬底相关并且包括半导体材料，该半导体材料包括锗并且半导体材料的锗的组分百分比介于约50％和约95％之间。本发明的实施例还涉及用于使用微波辐射的掺杂剂活化的方法和系统。
【专利说明】
用于使用微波辐射的掺杂剂活化的方法和系统
[0001] 相关申请的交叉引用
[0002] 本申请是2013年8月9日提交的美国专利申请第13/963, 043号的部分继续申请 案，其全部内容结合于此作为参考。
技术领域
[0003] 本专利文件中描述的技术总的来说涉及半导体材料，更具体地，涉及半导体材料 的处理。
【背景技术】
[0004] 半导体器件的制造通常涉及许多工艺步骤。例如，制造场效应晶体管的工艺通常 包括掺杂半导体衬底（例如，将期望的杂质添加到衬底内）以形成源极/漏极结。可以采 用诸如离子注入、扩散和外延生长的许多不同的方法以掺杂衬底。此外，在可以在衬底上制 造半导体器件之前，通常需要电活化引入至衬底内的掺杂剂。掺杂剂的活化通常包括溶解 掺杂剂团簇，以及将掺杂剂原子/分子从间隙位置转移至衬底的晶格结构的晶格位点。作 为实例，可以使用快速热退火（RTA)或毫秒热退火（MSA)活化掺杂剂。
[0005] 在特定情况下，半导体器件的制造工艺涉及微波辐射，微波辐射通常包括波长在 从Im至Imm的范围内（对应于0. 3GHz和300GHz之间的频率）的电磁波。当将微波辐射施 加至包括电偶极子的特定材料（例如，介电材料）时，偶极子响应于改变微波辐射的电场而 改变它们的取向并且因此材料可以吸收微波辐射以生成热。可以使用复介电常数ε (ω)* 测量材料对微波辐射的电场的响应，复介电常数ε (ω)*取决于电场的频率：
[0006] ε ( ω ) *= ε ( ω )，-i ε ( ω ) " = ε。（ ε r ( ω )，-i ε r ( ω ) "） (1)
[0007] 其中，ω表示电场的频率，ε (ω)'表示复介电常数（即，介电常数）的实部，以 及ε (ω)"表示介电损耗因子。此外，ε。表示真空的介电常数，ε Jco)'表示相对介电 常数，以及ε Jco)"表示相对介电损耗因子。
[0008] 可以使用损耗正切tan δ表征材料是否可以吸收微波辐射：
[0009]
(2)
[0010] 其中，表示材料的磁导率的实部，以及μ"表示磁损耗因子。假设磁损耗可 忽略（即，μ "= 〇)，则材料的损耗正切表示为以下：
[0011]
_p_).
[0012] 具有低损耗正切（例如，tan δ〈〇. 01)的材料允许微波穿过并且具有非常少的吸 收。具有极高的损耗正切（例如，tan δ >10)的材料反射微波并且具有少量的吸收。具有 中等的损耗正切（例如，10彡tan δ彡〇. 01)的材料可以吸收微波辐射。
【发明内容】
[0013] 根据本文中描述的教导，在一个实施例中，提供了包括衬底和源极/漏极（S/D)结 的半导体结构。S/D结与衬底相关并且包括半导体材料，该半导体材料包括锗并且半导体材 料的锗的组分百分比介于约50%和约95%之间。
[0014] 在另一实施例中，提供了包括衬底和源极/漏极（S/D)结的半导体结构。S/D结与 衬底相关并且包括半导体材料。该半导体材料具有包括锗的下层和掺杂有硼的上层，上层 的硼的浓度高于下层的硼的浓度。
[0015] 在另一实施例中，提供了一种方法。该方法包括接收半导体结构的衬底以及形成 与衬底相关的源极/漏极（S/D)结。形成S/D结包括形成包括锗的半导体材料以及用硼 掺杂半导体材料，从而使得半导体材料的上层的硼的浓度高于半导体材料的下层的硼的浓 度。
【附图说明】
[0016] 图1示出了用于使用微波辐射的掺杂剂活化的示例图。
[0017] 图2示出了用于使用微波辐射的掺杂剂活化的另一示例图。
[0018] 图3示出了用于使用微波辐射的掺杂剂活化的装置的示例图。
[0019] 图4示出了用于使用微波辐射的掺杂剂活化的示例图。
[0020] 图5示出了用于使用微波辐射的掺杂剂活化的另一示例图。
[0021] 图6示出了用于使用微波辐射的掺杂剂活化的示例流程图。
[0022] 图7示出了用于使用微波辐射的掺杂剂活化的另一示例流程图。
[0023] 图8示出了图7的操作770的示例流程图。
[0024] 图9示出了图7的操作770的另一示例流程图。
[0025] 图10示出了图7的操作770的另一示例流程图。
[0026] 图11示出了图7的操作770的另一示例流程图。
[0027] 图12示出了浓度相对于深度的示例曲线图
[0028] 图13示出了半导体结构的示例图。
【具体实施方式】
[0029] 用于掺杂剂活化的传统技术（诸如RTA和MSA)通常涉及高处理温度。例如，通常 在高于950°C的温度下实施RTA，并且在高于1050°C的温度下实施MSA。这样的高处理温度 可能不适合于一些现代半导体器件。例如，用于现代互补金属氧化物半导体（CMOS)器件的 特定材料（例如，锗、锡）具有低熔点，低熔点限制了用于制造器件的处理温度。
[0030] 图1示出了用于使用微波辐射的掺杂剂活化的示例图。如图1所示，将微波吸收 材料102放置在离半导体结构104 -定距离（例如，d)处，半导体结构104包括掺杂剂，其 中，可以将微波辐射施加至微波吸收材料102和半导体结构104以活化半导体结构104中 的掺杂剂。
[0031] 具有小损耗正切的半导体结构104可能不能有效地吸收微波辐射。另一方面，具 有较大损耗正切（例如，在约0. 01至约2的范围内）的微波吸收材料102可以吸收足够 的微波辐射并且增大半导体结构104上方的电场密度。在升高的电场密度处，半导体结构 104的损耗正切可以增大，并且半导体结构104可以更有效地吸收微波辐射，从而使得可以 活化半导体结构104内的掺杂剂以用于半导体器件的制造。
[0032] 例如，半导体结构104可以包括具有多种掺杂剂的结。可以通过外延生长（例如， 通过化学汽相沉积（CVD))在升高的温度（例如，在约300°C至约600°C的范围内）下在衬 底上形成包括掺杂剂的结。响应于施加的微波辐射，微波吸收材料102增强了半导体结构 104上方的电场密度。可以在半导体结构104中形成与掺杂剂相关的越来越多的偶极子，并 且这些偶极子可以响应于施加的微波辐射而振动和/或旋转。半导体结构104可以在增大 的电场密度下吸收更多的微波辐射。一旦半导体结构104上方的电场密度超出阈值，偶极 子形成和偶极子运动（例如，振动和/或旋转）可以最终破坏掺杂剂和半导体结构104中 的间隙位点之间的键合，从而使得可以活化掺杂剂。可以调整微波吸收材料102和半导体 结构104之间的距离以改进掺杂剂活化。例如，掺杂剂可以包括磷、磷基分子、锗、氦、硼、硼 基分子或它们的组合。
[0033] 在一个实施例中，施加至微波吸收材料102的微波辐射可以具有在约2GHz至约 IOGHz的范围内的频率。例如，微波吸收材料102可以包括硼掺杂的硅锗、磷化硅、钛、镍、氮 化硅、二氧化硅、碳化硅或它们的组合。微波吸收材料102可以具有比半导体结构104大得 多的尺寸，从而使得半导体结构104上方的电场密度可以是几乎均匀的。作为实例，半导体 结构104可以包括半导体衬底、绝缘体上半导体结构或半导体薄膜结构。
[0034] 在另一实施例中，为了控制掺杂剂扩散，半导体结构104的温度可以保持在约 500°C至约600°C的范围内。例如，可以将微波辐射施加至微波吸收材料102和半导体结构 104并且持续的时间周期在约40秒至约300秒的范围内。
[0035] 图2示出了用于使用微波辐射的掺杂剂活化的另一示例图。如图2所示，将包括 掺杂剂的半导体结构202放置在两种微波吸收材料204和206之间，其中，可以将微波辐射 施加至半导体结构202以及微波吸收材料204和206以活化半导体结构202中的掺杂剂。 例如，微波吸收材料204和206可以具有相同的损耗正切或不同的损耗正切。作为实例，微 波吸收材料204和半导体结构202之间的距离（例如，dl)可以与微波吸收材料206和半 导体结构202之间的距离（例如，d2)相同或不同。可以调整距离dl和d2以改进掺杂剂 活化。在一个实施例中，可以将微波吸收材料204放置在半导体结构202的顶面之上，并且 可以将微波吸收材料206放置在半导体结构202的底面之下。在另一实施例中，可以将微 波吸收材料204放置在半导体结构202的侧面上方，并且可以将微波吸收材料206放置在 半导体结构202的另一侧面上方。在又另一实施例中，可以将多种微波吸收材料放置在半 导体结构202的顶面之上、底面之下以及一个或多个侧面上方。
[0036] 图3示出了用于使用微波辐射的掺杂剂活化的装置的示例图。如图3所示，可以 将包括掺杂剂的半导体结构302放置在壳308内的两种微波吸收材料304和306之间。壳 308包括一个或多个微波端口 310,穿过微波端口 310可以引入微波辐射。例如，壳308可 以由金属材料制成。可以通过热源312和314分别将微波吸收材料304和306预热至预定 温度（例如，在约500°C至约600°C的范围内），以增强通过微波吸收材料304、306的微波辐 射的吸收。例如，热源312和314可以包括Ar灯、氙灯或钨汞灯。在另一实例中，热源312 和314可以包括一个或多个电源（例如，可控硅整流器）。
[0037] 图4示出了用于使用微波辐射的掺杂剂活化的示例图。如图4所示，可以在包括 掺杂剂的半导体结构404上形成微波吸收层402,其中，可以将微波辐射施加至微波吸收层 402和半导体结构404。例如，可以通过外延生长（例如，CVD)在半导体结构404上形成微 波吸收层402。可以将微波吸收层402的厚度调整在例如约30nm和约250nm之间以改进 掺杂剂活化。例如，可以通过外延生长（例如，CVD)在半导体结构404上形成微波吸收层 402。例如，在掺杂剂活化之后，随后可以通过蚀刻（例如，湿蚀刻、干蚀刻）或化学机械抛 光去除微波吸收层402。
[0038] 图5示出了用于使用微波辐射的掺杂剂活化的另一示例图。如图5所示，可以在 包括掺杂剂的半导体结构504的顶面上形成微波吸收层502,并且可以在半导体结构504的 底面上形成另一微波吸收层506。可以将微波辐射施加至半导体结构504以及微波吸收层 502和506以用于掺杂剂活化。在一个实施例中，可以在半导体结构504的侧面上形成微波 吸收层502,并且可以在半导体结构504的另一侧面上形成微波吸收层506。在另一实施例 中，可以在半导体结构504的顶面上、底面上以及一个或多个侧面上形成多个微波吸收层。
[0039] 图6示出了用于使用微波辐射的掺杂剂活化的示例流程图。如图6所示，在操作 602中，提供半导体结构，其中，半导体结构包括诸如掺杂剂的多种杂质。在操作604中，提 供一种或多种微波吸收材料。微波吸收材料能够增大与半导体结构相关的电场密度。在操 作606中，将微波辐射施加至微波吸收材料和半导体结构以活化该多种掺杂剂以用于制造 半导体器件。微波吸收材料配置为响应于微波辐射而增大电场密度以增大半导体结构对微 波辐射的吸收，从而活化掺杂剂。
[0040] 图13示出了半导体结构（例如，鳍式场效应晶体管（FinFET))的示例图。在一个 实施例中，半导体结构104、202、404、504 的至少一个是FinFET，例如，图13的FinFET。在 另一实施例中，半导体结构1〇4、202、404、504的至少一个是平面FET。
[0041] 图7示出了用于使用微波辐射的掺杂剂活化的另一示例流程图，即，界面极化加 热。如图7所示，在操作710中，接收半导体结构（例如，图1的半导体结构104)的衬底 (例如，图13的衬底1310)。如图13所示，衬底1310包括表面1310a和从表面1310a向上 延伸的鳍1310b。在一个实施例中，衬底1310包括硅、锗、III-V族化合物或它们的组合。 例如，衬底1310包括约95%的硅。
[0042] 在操作720中，在衬底1310上方形成栅电极，例如，图13的半导体结构的栅电极 1320。在一个实施例中，栅电极1320是伪栅电极。在另一实施例中，栅电极1320是FinFET 的功能栅电极。如图13所示，栅电极1320包括栅极1320a和间隔件1320b，栅极1320a通 常横向延伸至鳍1310b，在栅极1320a的每侧上提供间隔件1320b。在一个实施例中，栅 极1320a由多晶硅或任何合适的金属材料制成。金属材料的实例包括但不限于TiN、TaN、 ZrSi2、MoSi2、TaSi2、NiSi2、WN和其他合适的p型功函金属材料。
[0043] 在操作730中，形成沟槽，沟槽延伸至鳍1310b内并且由沟槽限定壁（例如，图13 的半导体结构的沟槽限定壁1330)限定。在一个实施例中，沟槽具有从鳍1310b的表面的 约30nm和约70nm之间的深度。
[0044] 在操作740中，在沟槽限定壁1330上形成半导体层（例如，图13的半导体结构的 半导体层1340)以部分地填充沟槽。例如，半导体层1340具有约5nm和约15nm之间的厚 度。在一个实施例中，半导体层1340包括锗。半导体层1340还可以包括硅、硼或它们的组 合。例如，半导体层1340由硅锗或掺杂有硼的硅锗制成。在一些实施例中，半导体层1340 的锗的组分百分比小于约50%，例如，约35%。在一些实施例中，半导体层1340的硼的浓 度介于约1E21原子/cm3和约5E21原子/cm 3之间，例如，约3. 7E21原子/cm3。
[0045] 在一个实施例中，操作740包括形成半导体层1340的两个以上的子层，从而使得 锗的组分百分比从两个以上的子层的最外子层至两个以上的子层的最内子层逐渐增大。在 另一实施例中，操作740包括形成半导体层1340的两个以上的子层，从而使得硼的浓度从 两个以上的子层的最外子层至两个以上的子层的最内子层逐渐减小。
[0046] 在操作750中，在半导体层1340上形成半导体材料（例如，图13的半导体结构的 半导体材料1350)以基本上填充沟槽。在一个实施例中，半导体材料1350包括锗。半导体 材料1350还可以包括硅、硼或它们的组合。例如，半导体材料1350由硅锗或掺杂有硼的硅 锗制成。在一些实施例中，半导体材料1350的锗的组分百分比大于半导体层1340的锗的 组分百分比。例如，半导体材料1350的锗的组分百分比介于约50%和约95%之间。在一 些实施例中，半导体材料1350的硼的浓度小于半导体层1340的硼的浓度。例如，半导体材 料1350的硼的浓度介于约2E20原子/cm 3和约1E21原子/cm 3之间。
[0047] 在操作760中，用硼掺杂半导体材料1350,从而使得半导体材料1350的上层1360 具有比半导体材料1350的下层更高的硼浓度。例如，上层1360的硼的浓度介于约1E21原 子/cm 3和约5E21原子/cm3之间。在一个实施例中，上层1360的硼具有从鳍1310b的表面 的介于约5nm和约15nm的深度。
[0048] 应该注意，沟槽限定壁1330、半导体层1340和半导体材料1350的至少一个构成 半导体结构104的源极/漏极（S/D)结1370。在一个实施例中，S/D结1370和栅极1320a 限定它们之间的介于约Inm和约9nm之间的距离。
[0049] 在一些实施例中，在衬底（例如，块状衬底或绝缘体上硅（SOI)衬底）之上形成S/ D结1370。在其他实施例中，S/D结1370从衬底之上延伸至衬底内。
[0050] 在操作770中，以之后将描述的方式，活化掺杂剂，即，半导体材料1350的锗和硼。
[0051] 图8示出了图7的操作770的示例流程图。如图8所示，在操作810中，接收微波 吸收材料，例如，图1的微波吸收材料102。在操作820中，调整微波吸收材料102与半导体 结构104的距离（例如，如图1所示的距离d)以改进掺杂剂活化。在一个实施例中，距离 d介于约2mm和约IOmm之间。在操作830中，将微波福射施加至微波吸收材料102和半导 体结构104以活化掺杂剂。
[0052] 在操作830期间，微波吸收材料102通过上层1360的硼增大微波辐射的吸收，从 而使得上层1360的硼生成温度高于例如IKKTC的热量，由此活化上层1360的硼。结果，对 于本发明的半导体结构104的S/D结1370的半导体材料1350的上层1360,获得了相对较 高浓度的活化的硼，即，基本上与操作770之前的上层1360的硼的浓度相同。图12示出了 浓度相对于深度的示例曲线图。如图12所示，在一个实施例中，半导体结构104的S/D结 1370的半导体材料1350的上层1360的活化的硼的浓度介于约1E21原子/cm 3和约5E21 原子/cm3之间。在另一实施例中，半导体材料1350的下层的活化的硼具有与操作770之 前的半导体材料1350的下层的硼基本上相同的浓度。例如，半导体材料1350的下层的活 化的硼的浓度介于约2E20原子/cm 3和约1E21原子/cm3之间。在又另一实施例中，半导体 层1340的活化的硼具有与操作770之前的半导体层1340的硼基本上相同的浓度。例如， 半导体层1340的活化的硼的浓度介于约1E21原子/cm 3和约5E21原子/cm3之间。
[0053] 此外，在操作830 (即，向微波吸收材料102和半导体结构104施加微波辐射）期 间，对于本发明的半导体结构104的S/D结1370的半导体材料1350的活化的锗和活化的 硼，减少了由先前操作产生的晶体缺陷，并且获得了相对较低的晶体缺陷密度。在一个实施 例中，半导体结构104的S/D结1370的半导体材料1350的活化的锗的晶体缺陷密度小于 约1E12原子/cm 3。例如，半导体结构104的S/D结1370的半导体材料1350的活化的锗的 晶体缺陷密度为约1E7原子/cm 3。在另一实施例中，半导体结构104的S/D结1370的半导 体材料1350的上层1360的活化的硼的晶体缺陷密度介于约1E5原子/cm 3和约1E7原子/ cm3之间。
[0054] 在一些实施例中，半导体层1340的活化的锗具有与操作770之前的半导体层1340 的锗基本上相同的组分百分比，例如，小于约50%。在其他实施例中，半导体材料1350的活 化的锗具有与操作770之前的半导体材料1350的锗基本上相同的组分百分比，例如，介于 约50%和95%之间。
[0055] 此外，在操作830 (即，向微波吸收材料102和半导体结构104施加微波辐射）期 间，衬底1310保持在介于约500°C和约600°C之间的温度下。因此，不像用于掺杂剂活化的 传统的技术（例如，RTA)，其中，将整个半导体结构加热至高于例如950Γ的温度，将半导体 结构104的S/D结1370的上层1360的硼选择性地加热至更高的温度，而半导体结构104的 衬底1310处于较低的温度。因此衬底1310用作散热器并且允许半导体结构104的温度以 更快的速率下降。结果，本发明的半导体结构104的S/D结1370的半导体材料1350的上 层1360的活化的硼具有相对较浅的深度，即，与操作770之前的上层1360的硼的深度基本 上相同。如图12所示，在一个实施例中，半导体结构104的S/D结1370的半导体材料1350 的上层1360的活化的硼具有从S/D结1370的表面的介于约5nm和约15nm之间的深度。
[0056] 在实施例中，在操作770 (即，掺杂剂的活化）之后，S/D结1370具有介于约30nm 和约70nm之间的深度。此外，在操作770之后，半导体层1340保持基本上相同的厚度，例 如，介于约5nm和约15nm之间。此外，如图13所示，在操作770之后，S/D结1370和栅极 1320a限定它们之间的介于约Inm和约9nm之间的距离d3。
[0057] 再次参照图7,在操作780中，在S/D结1370上形成S/D接触件，例如，图13的半 导体结构的S/D接触件1380。用于S/D接触件1380的材料的实例包括但不限于钨、铝、钛、 银、钻等。
[0058] 应该注意，由于S/D结1370的半导体材料1350具有高的锗的组分百分比，并且由 于S/D结1370的半导体材料1350的上层1360的硼具有浅的深度和高的浓度，本发明的半 导体结构104的S/D接触件1380和S/D结1370在它们之间具有相对较低的接触电阻率。 在一个实施例中，半导体结构104的S/D接触件1380和S/D结1370之间的接触电阻率小 于约5E-9欧姆-cm 2。例如，半导体结构104的S/D接触件1380和S/D结1370之间的接触 电阻率为约8E-10欧姆-cm 2。
[0059] 图9示出了图7的操作770的另一示例流程图。如图9所示，在操作910中，接收 一对微波吸收材料，例如，图2的微波吸收材料204、206,在微波吸收材料204、206之间放置 半导体结构，例如，图2的半导体结构202。在操作920中，调整微波吸收材料204和半导体 结构202的表面的距离（例如，如图2所示的距离dl)以改进掺杂剂活化。在一个实施例 中，距离dl介于约2mm和约IOmm之间。在操作930中，调整微波吸收材料206和半导体结 构202的另一表面的距离（例如，如图2所示的距离d2)以改进掺杂剂活化。在一个实施 例中，距离d2介于约2mm和约IOmm之间。在操作940中，将微波辐射施加至微波吸收材料 204、206和半导体结构202以活化掺杂剂。
[0060] 图10示出了图7的操作770的另一示例流程图。如图10所示，在操作1010中，在 (例如，顺应）半导体结构（例如，图4的半导体结构404)的表面上形成微波吸收材料，例 如，图4的微波吸收材料402。在操作1020中，调整微波吸收材料402的厚度（例如，介于 约30nm和约250nm之间）以改进掺杂剂活化。在操作1030中，将微波辐射施加至微波吸 收材料402和半导体结构404以活化掺杂剂。在操作1040中，例如，通过湿蚀刻、干蚀刻、 化学机械抛光或它们的组合从半导体结构404去除微波吸收材料402。
[0061] 图11示出了图7的操作770的另一示例流程图。如图11所示，在操作1110中， 在（例如，顺应）半导体结构（例如，图5的半导体结构504)的表面上形成第一微波吸收 材料，例如，图5的微波吸收材料502。在操作1120中，调整微波吸收材料502的厚度（例 如，介于约30nm和约250nm之间）以改进掺杂剂活化。在操作1130中，在（例如，顺应）半 导体结构504的另一表面上形成第二微波吸收材料，例如，图5的微波吸收材料506。在操 作1140中，也调整微波吸收材料506的厚度（例如，介于约30nm和约250nm之间）以改进 掺杂剂活化。在操作1150中，将微波辐射施加至微波吸收材料502、506和半导体结构504 以活化掺杂剂。在操作1160中，从半导体结构504去除微波吸收材料502、506。
[0062] 在一个实施例中，形成与半导体结构的衬底相关的轻掺杂的S/D (LDD)。LDD的形 成包括：用多种掺杂剂掺杂半导体结构的区域；接收微波吸收材料或在半导体结构上形成 微波吸收材料；调整微波吸收材料与半导体结构的距离或调整微波吸收材料的厚度；以及 将微波辐射施加至微波吸收材料和半导体结构。
[0063] 在半导体结构中，其中，所述半导体材料的锗具有小于约1E12原子/cm3的晶体缺 陷密度。
[0064] 在半导体结构中，其中，所述半导体材料的锗具有约1E7原子/cm3的晶体缺陷密 度。
[0065] 在半导体结构中，其中：所述S/D结还包括半导体层，所述半导体层包括锗；所述 半导体材料形成在所述半导体层上；所述半导体材料的锗的组分百分比大于所述半导体层 的锗的组分百分比。
[0066] 在半导体结构中，其中，所述上层的硼的浓度大于约1E21原子/cm3。
[0067] 在半导体结构中，其中，所述上层的硼的浓度为约5E21原子/cm3。
[0068] 在半导体结构中，还包括：S/D接触件，形成在所述S/D结上，其中，所述S/D接触 件和所述S/D结的接触电阻率小于约5E-9欧姆-cm 2。
[0069] 在半导体结构中，还包括：S/D接触件，形成在所述S/D结上，其中，所述S/D接触 件和所述S/D结的接触电阻率为约8E-10欧姆-cm 2。
[0070] 在半导体结构中，其中，所述上层的硼具有从所述S/D结的表面的介于约5nm和约 15nm之间的深度。
[0071] 在半导体结构中，其中，所述上层的硼具有介于约1E5原子/cm3和约1E7原子/cm 3 之间的晶体缺陷密度。
[0072] 在一种方法中，其中，所述上层的硼的浓度大于约1E21原子/cm3。
[0073] 在一种方法中，其中，所述上层的硼的浓度为约5E21原子/cm3。
[0074] 在一种方法中，其中：形成所述S/D结还包括形成半导体层，所述半导体层包括锗 并且所述半导体层的锗的组分百分比小于所述半导体材料的锗的组分百分比；以及所述半 导体材料形成在所述半导体层上。
[0075] 在一种方法中，其中，所述半导体材料的锗的组分百分比大于约50%。
[0076] 在一种方法中，其中，所述半导体材料的锗的组分百分比为约95%。
[0077] 在一种方法中，还包括：通过将微波辐射施加至微波吸收材料和所述半导体结构 来活化所述半导体材料的锗和硼，所述微波吸收材料配置为增大所述半导体材料的锗和硼 对所述微波辐射的吸收。
[0078] 在一种方法中，还包括：通过将微波辐射施加至微波吸收材料和所述半导体结构 来活化所述半导体材料的锗和硼，所述微波吸收材料配置为增大所述半导体材料的锗和硼 对所述微波辐射的吸收，其中，活化所述半导体材料的锗和硼还包括：在所述半导体结构上 形成所述微波吸收材料；以及调整所述微波吸收材料的厚度。
[0079] 在一种方法中，还包括：通过将微波辐射施加至微波吸收材料和所述半导体结构 来活化所述半导体材料的锗和硼，所述微波吸收材料配置为增大所述半导体材料的锗和硼 对所述微波辐射的吸收，其中，活化所述半导体材料的锗和硼还包括：接收所述微波吸收材 料；以及调整所述微波吸收材料与所述半导体结构的距离。
[0080] 该书面说明书使用实例来公开本发明，包括最佳的模式，并且也使本领域技术人 员能够制造和使用本发明。本发明的可专利性的范围可以包括本领域技术人员想到的其他 实例。相关领域的技术人员将认识到，可以在没有一个或多个具体细节的情况下实践各个 实施例，或用其他替代和/或额外的方法、材料或组分实践各个实施例。坑内未详细地示出 或描述公知的结构、材料或组分以避免使本发明的各个实施例的方面不清楚。图中示出的 各个实施例是说明性实例的代表并且不必按比例绘制。在一个或多个实施例中，特定部件、 结构、材料或特征可以以任何合适的方式结合。在其他实施例中，可以包括各个额外的层和 /或结构和/或可以省略描述的部件。以最有助于理解本发明的方式，各个操作可以依次描 述为不连续的操作。然而，描述的顺序不应解释为暗示着这些操作必须是顺序依赖的。特 别地，这些操作不必以呈现的顺序实施。本文中描述的操作可以以与描述的实施例不同的 顺序连续地或并行地实施。可以实施和/或描述各个额外的操作。在额外的实施例中，可 以省略操作。
[0081] 该书面说明书和以下的权利要求可以包括诸如左、右、顶、底、上方、下方、上、下、 第一、第二等的术语，它们仅用于描述的目的并且不应解释为限制。例如，标示相对的垂直 位置的术语可以指的是衬底或集成电路的顶侧（或有源表面）是衬底的"顶"面的情况；衬 底实际上可以处于任何方位，从而使得衬底的"顶"侧可以低于参考系的标准地面框架中的 "底"侧，并且可以仍落在术语"顶"的含义内。除非明确声明，如本文中（包括权利要求中） 使用的术语"上"可能不表示第二层"上"的第一层直接位于第二层上并且与第二层直接接 触；在第一层和第一层上的第二层之间可以存在第三层或其他结构。除非明确声明，如本 文中（包括权利要求中）使用的术语"下方"可能不表示第二层"下方"的第一层直接位于 第二层下方并且与第二层直接接触；在第一层和第一层下方的第二层之间可以存在第三层 或其他结构。可以以多种位置和方位制造、使用或运输本文中描述的器件或物品的实施例。 本领域技术人员将认识到用于图中示出的各个组件的各种等同组合和替代。
【主权项】
1. 一种半导体结构，包括： 衬底；以及 源极/漏极（S/D)结，与所述衬底相关并且包括半导体材料，所述半导体材料包括锗并 且所述半导体材料的锗的组分百分比介于约50%和约95%之间。2. 根据权利要求1所述的半导体结构，其中，所述半导体材料的锗具有小于约1E12原 子/cm3的晶体缺陷密度。3. 根据权利要求1所述的半导体结构，其中，所述半导体材料的锗具有约1E7原子/cm3 的晶体缺陷密度。4. 根据权利要求1所述的半导体结构，其中： 所述S/D结还包括半导体层，所述半导体层包括锗； 所述半导体材料形成在所述半导体层上； 所述半导体材料的锗的组分百分比大于所述半导体层的锗的组分百分比。5. -种半导体结构，包括： 衬底；以及 源极/漏极（S/D)结，与所述衬底相关并且包括半导体材料，所述半导体材料具有： 下层，包括锗，和 上层，掺杂有硼，所述上层的硼的浓度高于所述下层的硼的浓度。6. 根据权利要求5所述的半导体结构，其中，所述上层的硼的浓度大于约1E21原子/ cm3〇7. 根据权利要求5所述的半导体结构，其中，所述上层的硼的浓度为约5E21原子/cm3。8. 根据权利要求5所述的半导体结构，还包括： S/D接触件，形成在所述S/D结上，其中，所述S/D接触件和所述S/D结的接触电阻率小 于约5E-9欧姆-cm2。9. 根据权利要求5所述的半导体结构，还包括： S/D接触件，形成在所述S/D结上，其中，所述S/D接触件和所述S/D结的接触电阻率为 约 8E-10 欧姆-cm2。10. -种方法，包括： 接收半导体结构的衬底；以及 形成与所述衬底相关的源极/漏极（S/D)结，其中，形成所述S/D结包括： 形成包括锗的半导体材料，和 用硼掺杂所述半导体材料，从而使得所述半导体材料的上层的硼的浓度高于所述半导 体材料的下层的硼的浓度。
【文档编号】H01L29/78GK106057885SQ201510754802
【公开日】2016年10月26日
【申请日】2015年11月9日
【发明人】蔡俊雄, 杨怀德, 游国丰, 陈科维
【申请人】台湾积体电路制造股份有限公司