半导体芯片封装结构以及封装方法
【专利摘要】本发明提供一种半导体芯片封装结构以及封装方法，封装结构包括：半导体芯片，具有彼此相对的第一表面以及第二表面；焊垫，位于所述第一表面侧或者所述第二表面侧；金属布线层，铺设于所述第二表面侧，用于将焊垫的电性导出；阻焊层，铺设于所述金属布线层上，所述阻焊层上具有开孔，所述开孔底部暴露所述金属布线层；焊接凸起，设置于所述开孔中，且所述焊接凸起与所述金属布线层电性连接；所述阻焊层上具有开口，所述开口避开所述阻焊层上对应所述金属布线层的区域。通过在阻焊层上设置开口，有效释放阻焊层在冷热冲击测试(TCT)时产生的应力，消除了阻焊层以及金属布线层分层、开裂的情况。
【专利说明】
半导体芯片封装结构以及封装方法
技术领域
[0001]本发明涉及半导体技术领域，尤其涉及晶圆级半导体芯片的封装技术。
【背景技术】
[0002]现今主流的半导体芯片封装技术是晶圆级芯片尺寸封装技术(WaferLevel ChipSize Packaging，WLCSP)，是对整片晶圆进行封装并测试后再切割得到单个成品芯片的技术。利用此种封装技术封装后的单个成品芯片尺寸与单个晶粒尺寸差不多，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。晶圆级芯片尺寸封装技术是当前封装领域的热点和未来发展的趋势。
[0003]请参考图1，公开一种晶圆级半导体芯片的封装结构，晶圆I包括多颗网格状排布的半导体芯片10，半导体芯片10包括功能区11以及焊垫12，晶圆I具有彼此相对的第一表面以及第二表面，功能区11以及焊垫12位于晶圆的第一表面侧，保护基板2与晶圆I的第一表面对位压合，支撑单元3位于晶圆I与保护基板2之间使两者之间形成间隙，避免保护基板2与晶圆I直接接触，保护功能区11。
[0004]为了引出焊垫12的电性，在晶圆I的第二表面侧设置有朝向第一表面延伸的通孔22，通孔22与焊垫12—一对应且通孔22的底部暴露出焊垫12，在通孔22中以及晶圆的第二表面上铺设有绝缘层23，绝缘层23上铺设有与焊垫12电性连接的金属布线层24，在金属布线层24上铺设有阻焊层26，阻焊层26可以防止金属布线层24被腐蚀或者氧化。在晶圆的第二表面上设置焊球25，焊球25与金属布线层24电性连接，通过焊球25电性连接其他电路实现将焊垫12与其他电路之间形成电性连接。
[0005]为了便于将封装完成的影像传感芯片切割下来，于晶圆I的第二表面设置有朝向第一表面延伸的切割槽21。
[0006]由于金属布线层24与阻焊层26的热膨胀系数不同，在后续的信赖性测试中，经由冷热冲击(TCT)测试，阻焊层26以及金属布线层24由于应力的作用出现分层、开裂的情况，成为本领域技术人员噬待解决的技术问题。
【发明内容】
[0007]本发明解决的问题是提供一种半导体芯片封装结构以及封装方法，消除金属布线层以及阻焊层分层、开裂的情况，提高半导体芯片封装结构的品质以及信赖性。
[0008]本发明提供一种半导体芯片封装结构，包括:半导体芯片，具有彼此相对的第一表面以及第二表面;焊垫，位于所述第一表面侧或者所述第二表面侧;金属布线层，铺设于所述第二表面侧，用于将焊垫的电性导出；阻焊层，铺设于所述金属布线层上，所述阻焊层上具有开孔，所述开孔底部暴露所述金属布线层;焊接凸起，设置于所述开孔中，且所述焊接凸起与所述金属布线层电性连接;所述阻焊层上具有开口，所述开口避开所述阻焊层上对应所述金属布线层的区域。
[0009]优选的，所述开口使得所述阻焊层仅覆盖所述金属布线层。
[0010]优选的，所述开口包括多个圆孔，所述圆孔避开所述阻焊层上对应所述金属布线层的区域。
[0011]优选的，所述焊垫位于所述第一表面侧，所述第二表面对应焊垫的位置设置通孔，所述金属布线层设置于所述通孔中且延伸至所述第二表面，所述金属布线层与所述焊垫电性连接。
[0012]优选的，所述半导体芯片封装结构还包括绝缘层，所述绝缘层铺设于所述第二表面以及所述通孔中，所述金属布线层铺设与所述绝缘层之上。
[0013]优选的，所述开孔以及所述开口通过曝光显影工艺同步形成于所述阻焊层上。
[0014]本发明还提供一种半导体芯片封装方法，包括:提供晶圆，具有彼此相对的第一表面以及第二表面，所述晶圆上阵列排布多颗半导体芯片，每一半导体芯片具有多个焊垫，所述焊垫位于所述第一表面侧或者所述第二表面侧;形成金属布线层，所述金属布线层铺设于所述第二表面侧，用于将焊垫的电性导出；形成阻焊层，所述阻焊层铺设于所述金属布线层上，所述阻焊层上具有开孔，所述开孔底部暴露所述金属布线层;在所述开孔中形成焊接凸起，所述焊接凸起与所述金属布线层电性连接;在所述阻焊层上形成开口，所述开口避开所述阻焊层上对应所述金属布线层的区域。
[0015]优选的，通过曝光显影工艺将所述开孔以及所述开口同步形成于所述阻焊层上。
[0016]优选的，所述焊垫位于所述第一表面侧，在形成所述金属布线层之前，采用TSV工艺在所述第二表面上对应焊垫的位置形成通孔;然后，采用RDL工艺形成所述金属布线层，所述金属布线层设置于所述通孔中且延伸至所述第二表面，所述金属布线层与所述焊垫电性连接。
[0017]优选的，在形成所述通孔之后且在形成所述金属布线层之前，在所述第二表面上以及所述通孔中形成绝缘层。
[0018]本发明的有益效果是通过在阻焊层上设置开口，有效释放阻焊层在冷热冲击测试(TCT)时产生的应力，消除了阻焊层以及金属布线层分层、开裂的情况，提升了半导体芯片的封装良率，提高了半导体芯片封装结构的品质和信赖性。
【附图说明】
[0019]图1为现有技术中晶圆级半导体芯片的封装结构示意图；
[0020]图2晶圆级半导体芯片的结构不意图；
[0021]图3为本发明优选实施例晶圆级半导体芯片封装结构的剖面示意图；
[0022]图4为本发明优选实施例半导体芯片封装结构表面结构示意图。
【具体实施方式】
[0023]以下将结合附图对本发明的【具体实施方式】进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
[0024]需要说明的是，提供这些附图的目的是为了有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。另夕卜，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0025]请参考图2，为晶圆级半导体芯片的结构不意图，晶圆100具有多颗网格排布的半导体芯片110，在半导体芯片110之间预留有空隙，后续完成封装工艺以及测试之后，沿空隙分离半导体芯片。
[0026]每一半导体芯片110具有功能区111以及多个焊垫112，焊垫112位于功能区111的侧边，焊垫112与功能区111位于晶圆100的同一表面侧。
[0027]请参考图3，为本发明优选实施例晶圆级半导体芯片封装结构的剖面示意图。保护基板200的其中一面设置有网格排布的多个支撑单元210，当晶圆100与保护基板200对位压合后，支撑单元210位于晶圆100与保护基板200之间使两者之间形成间隙，且支撑单元210与半导体芯片110—一对应，功能区111位于支撑单元210包围形成的密封腔220。
[0028]晶圆100具有彼此相对的第一表面101以及第二表面102，功能区111以及焊垫112位于第一表面101侧，采用TSV工艺在晶圆的第二表面102形成通孔113，每一通孔113与每一焊垫112的位置对应，且通孔113的底部暴露出焊垫112。
[0029]采用刻蚀工艺在晶圆的第二表面102上形成切割槽103。
[0030]利用金属布线层115以及焊接凸起116实现焊垫112的电性引出。请同时参考图4，为本发明优选实施例半导体芯片封装结构表面结构示意图。具体的，通孔113中以及晶圆100的第二表面102铺设有绝缘层114，于本实施例中，绝缘层114的材质是二氧化硅，其厚度范围是2-5微米。采用RDL工艺在绝缘层114上形成金属布线层115，金属布线层115延伸至晶圆100的第二表面102，金属布线层115与焊垫112电性连接。在晶圆100的第二表面102上形成焊接凸起116，焊接凸起116与金属布线层115电性连接，通过焊接凸起116电性连接外部电路实现焊垫112与外部电路的连通。
[0031]在金属布线层115上铺设阻焊层117，可以防止金属布线层115被腐蚀或者氧化。具体的阻焊层117铺设于晶圆100的第二表面102、切割槽103中以及通孔113中。阻焊层117上具有开孔，开孔底部暴露金属布线层115，焊接凸起116位于开孔中并与金属布线层115电性连接。
[0032]经分析，在后续的信赖性测试中，在经历冷热冲击测试(TCT)时，金属布线层115以及焊接凸起116的热传导性好且阻焊层117的热膨胀系数高，阻焊层117特别是靠近焊接凸起116的区域产生较高的应力，如果应力得不到释放则容易造成金属布线层以及阻焊层的分层、开裂。
[0033]为了解决这一技术问题，本发明通过在阻焊层117上形成开口120，用于释放阻焊层117因TCT产生的应力。
[0034]本发明未限定开口120的具体形状，只要开口 120避开阻焊层117上对应金属布线层115的区域即可。
[0035]于本发明一优选实施例中，在阻焊层117上形成的开口120使阻焊层117仅覆盖金属布线层115。
[0036]于本发明的一优选实施例中，开口 120为多个圆孔，圆孔避开阻焊层上对应金属布线层的区域。
[0037]阻焊层117的材质为感光胶，可以通过曝光显影工艺可以将开口 120以及开孔同步形成于阻焊层上。
[0038]应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
[0039]上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
【主权项】
1.一种半导体芯片封装结构，包括: 半导体芯片，具有彼此相对的第一表面以及第二表面； 焊垫，位于所述第一表面侧或者所述第二表面侧； 金属布线层，铺设于所述第二表面侧，用于将焊垫的电性导出； 阻焊层，铺设于所述金属布线层上，所述阻焊层上具有开孔，所述开孔底部暴露所述金属布线层； 焊接凸起，设置于所述开孔中，且所述焊接凸起与所述金属布线层电性连接； 其特征在于: 所述阻焊层上具有开口，所述开口避开所述阻焊层上对应所述金属布线层的区域。2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述开口使得所述阻焊层仅覆盖所述金属布线层。3.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述开口包括多个圆孔，所述圆孔避开所述阻焊层上对应所述金属布线层的区域。4.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述焊垫位于所述第一表面侧，所述第二表面对应焊垫的位置设置通孔，所述金属布线层设置于所述通孔中且延伸至所述第二表面，所述金属布线层与所述焊垫电性连接。5.根据权利要求4所述的半导体芯片封装结构，其特征在于，所述半导体芯片封装结构还包括绝缘层，所述绝缘层铺设于所述第二表面以及所述通孔中，所述金属布线层铺设与所述绝缘层之上。6.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述开孔以及所述开口通过曝光显影工艺同步形成于所述阻焊层上。7.一种半导体芯片封装方法，包括: 提供晶圆，具有彼此相对的第一表面以及第二表面，所述晶圆上阵列排布多颗半导体芯片，每一半导体芯片具有多个焊垫，所述焊垫位于所述第一表面侧或者所述第二表面侧；形成金属布线层，所述金属布线层铺设于所述第二表面侧，用于将焊垫的电性导出；形成阻焊层，所述阻焊层铺设于所述金属布线层上，所述阻焊层上具有开孔，所述开孔底部暴露所述金属布线层； 在所述开孔中形成焊接凸起，所述焊接凸起与所述金属布线层电性连接； 其特征在于: 在所述阻焊层上形成开口，所述开口避开所述阻焊层上对应所述金属布线层的区域。8.根据权利要求7所述的半导体芯片封装方法，其特征在于，通过曝光显影工艺将所述开孔以及所述开口同步形成于所述阻焊层上。9.根据权利要求7所述的半导体芯片封装方法，其特征在于，所述焊垫位于所述第一表面侧，在形成所述金属布线层之前，采用TSV工艺在所述第二表面上对应焊垫的位置形成通孔;然后，采用RDL工艺形成所述金属布线层，所述金属布线层设置于所述通孔中且延伸至所述第二表面，所述金属布线层与所述焊垫电性连接。10.根据权利要求7所述的半导体芯片封装方法，其特征在于，在形成所述通孔之后且在形成所述金属布线层之前，在所述第二表面上以及所述通孔中形成绝缘层。
【文档编号】H01L21/60GK106098668SQ201610663290
【公开日】2016年11月9日
【申请日】2016年8月15日 公开号201610663290.7, CN 106098668 A, CN 106098668A, CN 201610663290, CN-A-106098668, CN106098668 A, CN106098668A, CN201610663290, CN201610663290.7
【发明人】钱孝青, 沈戌霖, 王卓伟
【申请人】苏州晶方半导体科技股份有限公司