单芯片正交混合耦合器管芯和平衡式功率放大器模块的制作方法
【专利摘要】本发明公布了一种单芯片正交混合耦合器管芯和一种平衡式功率放大器模块，单芯片正交混合耦合器管芯包括先进半导体加工工艺的集成无源器件IPD，IPD结构上至少包括衬底、衬底上至少叠有两层金属走线、金属走线间的介质层和连接金属的过孔；还包括一个或多个片上电感器和片上电容器；片上电感器和片上电容器均都置于同一颗IPD衬底上，无需表贴电感、表贴电容和额外器件装配空间。平衡式功率放大器模块包括输入、输出、驱动放大器、功率放大器和隔离电阻；所有器件均集成在同一模块中；输入和输出均采用上述单芯片正交混合耦合器管芯。本发明具有尺寸紧凑、制造成本低、带内损耗小的优点。
【专利说明】
单芯片正交混合耦合器管芯和平衡式功率放大器模块
技术领域
[0001]本发明属于无线通信系统技术领域，涉及射频集成电路，尤其涉及一种单芯片正交混合耦合器管芯和平衡式功率放大器模块。
【背景技术】
[0002]在无线通信系统的射频前端中，平衡式电路架构如平衡式放大器、平衡式混频器等经常被采用。平衡式电路的输入端和输出端通常需要正交混合耦合器，以达到输入端口阻抗和输出端口阻抗完全匹配。
[0003]传统的正交混合親合器(Quadrature Hybrid Coupler，本发明中简称Hybrid)大多采用四分之一波长微带传输线实现。此方案在微波频段实现时，存在面积大而不易集成于射频前端模块中的问题。
[0004]集总参数的Hybrid是在传统耦合器基础上，通过微波网络的传输矩阵提取参数得到由电感和电容构成的等效电路，其典型的电路原理图见图1。如图1所示，这种集总参数的Hybrid由四个电感和三个电容组成，其中，port I是其输入端口，口01^2和口01^3是两个输出端口，相差90度相位，port4是其隔离端口。现有技术的集总参数Hybrid是由表贴电感器和表贴电容器构成。目前射频应用中经常用到的表贴电感主要有三种，分别为绕线电感、叠层电感和薄膜电感。其中，绕线电感的Q值高，过电流能力强;叠层电感次之，薄膜电感最差。目前射频应用中经常用到的表贴电容主要是陶瓷电容。通常情况下，电感的Q值、过电流能力以及电感感值精度都与成本成正比；电容也一样，电容值精度越高，成本越高。表贴器件按照其常用尺寸可分为英制0603(公制1.6mm x 0.8mm)、英制0402(公制I.0mm x 0.5mm)、英制0201(公制0.6mm x 0.3mm)。以典型的可携带设备为例，常用于塑封模块中有英制0402和英制0201器件。在实际应用时，表贴器件装配在基板上，并需在基板上留下装配空间进行贴装。若设计一种如图1所示的电路(如工作频段2GHz)，以采用英制0402器件设计为例，器件本身所占面积外加器件所需装配空间总计大约5mm2;以采用英制0201器件设计为例，器件本身所占面积外加器件所需装配空间总计大约3mm2;这样制成的Hybr id的集成度较低、夕卜形尺寸较大、制造成本较高。
[0005]因此，迫切需要一种小尺寸正交混合耦合器，其具有较小的外形尺寸和较高的集成度，并且同时具有低廉的制造成本和尚性能。
【发明内容】
[0006]为了克服上述现有技术的不足，本发明提供一种单芯片正交混合耦合器和平衡式功率放大器，具有外形尺寸紧凑、制造成本低廉、带内损耗较小的优点。
[0007]本发明提供的技术方案是:
[0008]—种单芯片正交混合耦合器管芯，包括先进半导体加工工艺的集成无源器件IPD，所述单芯片正交混合耦合器管芯采用的IPD结构上至少包括衬底、衬底上至少叠有两层金属走线、金属走线间的介质层和连接金属的过孔;还包括一个或多个片上电感器和片上电容器;所述片上电感器和片上电容器均都置于同一颗IPD衬底上，无需表贴电感、表贴电容和额外器件装配空间。
[0009]针对上述单芯片正交混合耦合器管芯，进一步地，所述单芯片正交混合耦合器管芯至少包括iro衬底、四个片上电感器和三个片上电容器。
[0010]更进一步地，所述四个片上电感器分别是第一电感器、第二电感器、第三电感器、第四电感器;所述三个片上电容器分别为第一电容器、第二电容器和第三电容器;第一电感器与第四电感器平行呈轴对称，并通过其第二端口相互连接;第二电感器与第三电感器平行呈轴对称，并通过其第二端口相互连接;第一电感器与第二电感器呈轴对称，在端口一侧相邻、互不连接;第四电感器与第三电感器呈轴对称，在端口一侧相邻、互不连接。第一电容器放置在第一电感器第一端口和第二电感器第一端口的中间位置，由其第一端口分别连接第一电容器上极板、下极板;第二电容器放置在第一电感器或第四电感器第二端口和第二电感器或第三电感器第二端口的中间位置，由其第二端口分别连接第二电容器上极板、下极板;第三电容器放置在第四电感器第一端口和第三电感器第一端口的中间位置，由其第一端口分别连接第一电容器上极板、下极板。
[0011]针对上述单芯片正交混合耦合器管芯，进一步地，所述片上电感器包括至少一条金属走线、至少两个键合焊盘和至少一条键合线;所述金属走线在IPD上呈相互平行状态，键合线在空间上呈相互平行状态;流经金属走线的电流同相，流经键合线的电流同相。
[0012]更进一步地，所述片上电感器的金属走线采用厚金属;片上电感器的金属走线材料为金、铜、银或者铝;所述片上电感器的金属走线结构上至少有一层金属的厚度至少不小于4微米;所述片上电感器的键合线材料为金、铜、银或者铝，为线状或带状。
[0013]针对上述单芯片正交混合耦合器管芯，进一步地，所述片上电容器为金属-绝缘体-金属电容器、金属-氧化物-金属电容、金属交指型电容中的一种或多种。
[0014]针对上述单芯片正交混合耦合器管芯，进一步地，所述片上电容器放置在相邻且互不连接的电感器端口的中间位置;所述片上电容器的上极板、下极板分别连接在相邻且互不连接的电感器端口。
[0015]针对上述单芯片正交混合耦合器管芯，进一步地，所述IPD衬底材料属性为硅、碳化硅、蓝宝石、m-v族化合物半导体中一种或者多种。
[0016]本发明还提供一种平衡式功率放大器模块，包括的器件为:输入正交混合耦合器、输出正交混合耦合器、驱动放大器、功率放大器和隔离电阻;所有包括的器件均集成在同一模块中，无需额外外置分立器件;所述输入正交混合耦合器和输出正交混合耦合器均采用单芯片正交混合耦合器管芯;所述单芯片正交混合耦合器管芯包括先进半导体加工工艺的集成无源器件IPD，所述单芯片正交混合耦合器管芯采用的IPD结构上至少包括衬底、衬底上至少叠有两层金属走线、金属走线间的介质层和连接金属的过孔;还包括一个或多个片上电感器和片上电容器;所述片上电感器和片上电容器均都置于同一颗iro衬底上。
[0017]与现有技术相比，本发明的有益效果是:
[0018]本发明提供一种单芯片正交混合耦合器和平衡式功率放大器，单芯片正交混合耦合器包括先进半导体加工工艺的集成无源器件IPD，iro结构上至少包括衬底、衬底上至少叠有两层金属走线、金属走线间的介质层和连接金属的过孔;还包括一个或多个片上电感器和片上电容器;片上电感器和片上电容器均都置于同一颗IPD衬底上，无需表贴电感、表贴电容和额外器件装配空间。
[0019]本发明采用了IPD技术，制造容差可控，且精度较高，相比表贴器件其制造成本大幅降低。本发明具有外形尺寸紧凑、制造成本低廉、带内损耗较小的优点。
【附图说明】
[0020]图1是集总参数正交混合耦合器(集总参数Hybrid)等效电路的结构图；
[0021]其中，集总参数Hybrid是由三个电容器和四个电感器组成；111为输入端口；112和113为两个输出端口，二者输出幅度相等且有90度相位差；114为隔离端口；101、106、104分别为构成集总参数Hybrid 100的第一电容器、第二电容器和第三电容器；107、102、105、103分别是构成集总参数Hybrid的第一电感器、第二电感器、第三电感器和第四电感器。
[0022]图2是本发明单芯片正交混合耦合器管芯的一个实施例的俯视图；
[0023]本发明中管芯是指裸芯片，其物理构造包括iro衬底、iro衬底上金属走线、键合焊盘、键合线、过孔和金属层间的介质层;其中，201—单芯片正交混合耦合器的衬底;211—输入端口；221和231 —两个输出端口，二者输出幅度相等且有90度相位差;241—隔离端口；
[0024]212?219构成本发明Hybrid管芯的第一电感器;其中，212是第一电感器的第一键合焊盘;213是第一电感器的第一键合线；214是第一电感器的第二键合焊盘;215是第一电感器的第一金属走线；216是第一电感的第三键合焊盘;217是第一电感器的第二键合线；218是第一电感器的第四键合焊盘;219是第一电感器的第二金属走线；213和217在空间上呈平行状态，215和219在IB)上呈平行状态;221也是Hybrid管芯的第一电感器的第一端口；220是第一电感器的第二端口；
[0025]222?229构成本发明Hybrid管芯的第二电感器;其中，222是第二电感器的第一键合焊盘;223是第二电感器的第一键合线；224是第二电感器的第二键合焊盘;225是第二电感器的第一金属走线；226是第二电感的第三键合焊盘；227是第二电感器的第二键合线；228是第二电感器的第四键合焊盘;229是第二电感器的第二金属走线；223和227在空间上呈平行状态；225和229在IPD上呈平行状态;221也是第二电感器的第一端口 ；230是第二电感器的第二端口；
[0026]232?239构成本发明Hybrid管芯的第三电感器;其中，232是第三电感器的第一键合焊盘;233是第三电感器的第一键合线；234是第三电感器的第二键合焊盘;235是第三电感器的第一金属走线；236是第三电感的第三键合焊盘；237是第三电感器的第二键合线；238是第三电感器的第四键合焊盘;239是第三电感器的第二金属走线；第三电感器的第一键合线233和第三电感器的第二键合线237在空间上呈平行状态;第一金属走线235和第二金属走线239在IB)上呈平行状态；231也是第三电感器的第一端口 ；240是第三电感器的第二端口 ；
[0027]242?249构成本发明Hybrid管芯的第四电感器;其中，242是第四电感器的第一键合焊盘;243是第四电感器的第一键合线；244是第四电感器的第二键合焊盘;245是第四电感器的第一金属走线；246是第四电感的第三键合焊盘；247是第四电感器的第二键合线；248是第四电感器的第四键合焊盘;249是第四电感器的第二金属走线；第四电感器的第一键合线243和第二键合线247在空间上呈平行状态;第一金属走线245和第二金属走线249在ITO上呈平行状态;241也是第四电感器的第一端口； 250是第四电感器的第二端口；
[0028]第一电感器和第四电感器通过其各自第二端口 220和250连接;第二电感器和第三电感器通过其各自第二端口 230和240连接；
[0029]202是构成本发明Hybrid管芯的第一电容器;203是构成本发明Hybrid管芯的第二电容器;204是构成本发明Hybrid管芯的第三电容器;第一电容器202放置在靠近第一电感器的第一端口 211和第二电感器的第一端口 221中间位置;第三电容器204放置在靠近第三电感器的第一端口 231和第四电感器的第一端口 241中间位置;第二电容器203放置在靠近四个电感器的第二端口 220，230，240，250的中间位置;这样做是尽量避免额外的金属走线带来的寄生效应，以免影响其设计频点。
[0030]图3是本发明实施例中提供的电感器管芯的俯视图和立体图(以第二电感器为例说明)；
[0031 ]其中，(a)为该电感器管芯的俯视图；(b)为该电感器管芯的立体图；201 —电感器管芯的衬底;221 —电感器的第一端口； 222—电感器的第一键合焊盘，223—电感器的第一键合线，224—电感器的第二键合焊盘，225—电感器的第一金属走线，226电感器的第二键合焊盘，227—电感器的第二键合线，228电感器的第三键合焊盘，229—电感器的第二金属走线，230—电感器的第二端口。
[0032]图4是利用本发明实施例提供的全集成平衡式功率放大器模块；
[0033]其中，(a)为第一个实施例提供的全集成平衡式功率放大器模块；(b)为第二个实施例提供的全集成平衡式功率放大器模块;401—输入，采用本发明Hybrid管芯;402—输出，采用本发明Hybrid管芯；403、405—驱动放大器；404、406—功率放大器;407—天线；408、409—Hybr i d的隔离电阻;410—模块的信号输入端口。
【具体实施方式】
[0034]下面结合附图，通过实施例进一步描述本发明，但不以任何方式限制本发明的范围。
[0035]本发明提供一种单芯片正交混合耦合器和平衡式功率放大器模块，具有外形尺寸紧凑、制造成本低廉、带内损耗较小的优点。
[0036]为了使得正交混合耦合器的外观尺寸紧凑，必须避免使用表贴电感器和表贴电容器。利用先进半导体加工工艺的集成无源器件(Integrated Passive Device，本发明中简称IPD)技术可以制造出电感器和电容器，并被广泛采用来设计匹配网络、滤波器、平衡-不平衡变换器等。IPD结构上包括半导体衬底，衬底上叠有多层金属，以及各金属间的介质层和连接金属的过孔。半导体衬底不仅起到发挥电气性能的作用，还有机械支撑的作用。
[0037]本发明提供了一种单芯片正交混合耦合器(Hybrid)管芯。本发明中管芯是指裸芯片，其物理构造包括iro衬底、iro衬底上金属走线、键合焊盘、键合线、过孔和金属层间的介质层。其中，一个Hybrid管芯实施例的构成:至少包括iro衬底，四个片上电感器和三个片上电容器。四个片上电感器和三个片上电容器分别是第一电感器，第二电感器，第三电感器，第四电感器，第一电容器，第二电容器和第三电容器，对于片上电感器和片上电容器的使用个数，组合方式及其连接形式本发明不做限制。第一电感器与第四电感器平行呈轴对称，并通过第一电感器的第二端口与第四电感器的第二端口相互连接;第二电感器与第三电感器平行呈轴对称，并通过第二电感器的第二端口与第三电感器的第二端口相互连接。第一电感器与第二电感器呈轴对称，在端口一侧相邻、互不连接;第四电感器与第三电感器呈轴对称，在端口一侧相邻、互不连接。第一电容器放置在第一电感器第一端口和第二电感器第一端口的中间位置，由其第一端口分别连接第一电容器上极板、下极板。第二电容器放置在第一电感器或第四电感器第二端口和第二电感器或第三电感器第二端口的中间位置，由第一电感器或第四电感器第二端口和第二电感器或第三电感器的第二端口分别连接第二电容器上极板、下极板。第三电容器放置在第四电感器第一端口和第三电感器第一端口的中间位置，由第四电感器的第一端口和第三电感器的第一端口分别连接第一电容器上极板、下极板。
[0038]针对上述构成单芯片正交混合耦合器管芯的片上电感器、片上电容器，进一步地，所述片上电感器和片上电容器均制造在同一颗IPD衬底上，无需表贴电感和表贴电容以及额外的器件装配空间，大大降低了Hybrid的外观尺寸。
[0039]针对上述单芯片正交混合耦合器管芯采用的IPD，进一步地，结构上至少包括衬底，衬底上至少叠有两层金属走线以及金属走线间的介质层和连接金属的过孔。有利于电感器、电容器的紧凑地集成在同一颗IB)上，降低了 Hybrid的外观尺寸，更易于控制制造容差。
[0040]针对上述单芯片正交混合耦合器管芯上的片上电感器，进一步地，所述片上电感器之间呈轴对称，电感器之间的间距由设计指标确定。轴对称有利于减小Hybrid两个输出端口之间的幅度差和相位差。
[0041]针对上述单芯片正交混合耦合器管芯上的片上电感器，进一步地，所述片上电感器包括至少一条金属走线、至少两个键合焊盘和至少一条键合线，且金属走线在iro上呈相互平行状态，键合线在空间上呈相互平行状态。流经金属走线的电流同相，流经键合线的电流同相，增强了电感值，提高了品质因子，有利于降低电感器外观尺寸，最终利于降低耦合器插入损耗。
[0042]针对上述片上电感器的金属走线，进一步地，结构上至少有一层金属的厚度比较厚，考虑到金属的材料属性、趋肤损耗以及耦合器的工作频段，厚金属的厚度至少不小于4微米。针对上述管芯上的片上电感器，进一步地，所述片上电感器金属走线采用了厚金属，这样可以提高电感品质因子，从而减小耦合器插入损耗。
[0043]针对上述管芯上的片上电容器，进一步地，所述电容器为金属-绝缘体-金属电容器、金属-氧化物-金属电容、金属交指型电容中的一种或多种。有利于低剖面、立体设计，从而减小了耦合器整体外观尺寸。
[0044]针对上述单芯片正交混合耦合器管芯上的片上电容器，进一步地，所述电容器需放置在相邻且互不连接的电感器端口的中间位置。针对上述管芯上的片上电容器，进一步地，所述电容器的上极板、下极板分别连接在相邻且互不连接的电感器端口且连接的金属走线要尽量短，可以降低寄生效应，防止设计频点的偏离以及带来的输出幅度不平衡和相位不平衡。
[0045]针对上述管芯的iro衬底，进一步地，所述iro衬底材料属性为硅、碳化硅、蓝宝石、m-v族化合物半导体中一种或者多种。
[0046]针对上述管芯上电感器的金属走线，进一步地，所述材料属性为金、铜、银或者铝。
[0047]针对上述管芯上电感器的键合线，进一步地，所述材料属性为金、铜、银或者铝。
[0048]针对上述管芯上电感器的键合线，进一步地，所述键合线为线状和带状。
[0049]本发明还提供一种全集成的平衡式功率放大器模块，该模块是由输入正交混合耦合器、输出正交混合耦合器、驱动放大器、功率放大器和隔离电阻组成。所有器件均集成在同一模块中，无需额外外置分立器件，构成全集成的平衡式功率放大器模块。全集成的平衡式功率放大器模块的输入正交混合耦合器和输出正交混合耦合器均采用本发明提供的上述单芯片正交混合耦合器。
[0050]图2是本发明单芯片正交混合耦合器一个实施例的俯视图，其中，201—单芯片正交混合耦合器的衬底;211—输入端口；221和231 —两个输出端口，二者输出幅度相等且有90度相位差;241—隔离端口；212?219构成本发明Hybrid管芯的第一电感器;其中，212是第一电感器的第一键合焊盘;213是第一电感器的第一键合线；214是第一电感器的第二键合焊盘;215是第一电感器的第一金属走线；216是第一电感的第三键合焊盘;217是第一电感器的第二键合线;218是第一电感器的第四键合焊盘;219是第一电感器的第二金属走线；213和217在空间上呈平行状态，215和219在IPD上呈平行状态；221也是本发明Hybrid管芯的第一电感器的第一端口； 220是第一电感器的第二端口；
[0051 ] 222?229构成本发明Hybrid管芯的第二电感器;其中，222是第二电感器的第一键合焊盘;223是第二电感器的第一键合线；224是第二电感器的第二键合焊盘;225是第二电感器的第一金属走线；226是第二电感的第三键合焊盘；227是第二电感器的第二键合线；228是第二电感器的第四键合焊盘;229是第二电感器的第二金属走线；223和227在空间上呈平行状态；225和229在IPD上呈平行状态;221也是第二电感器的第一端口 ；230是第二电感器的第二端口；
[0052]232?239构成本发明Hybrid管芯的第三电感器;其中，232是第三电感器的第一键合焊盘;233是第三电感器的第一键合线；234是第三电感器的第二键合焊盘;235是第三电感器的第一金属走线；236是第三电感的第三键合焊盘；237是第三电感器的第二键合线；238是第三电感器的第四键合焊盘;239是第三电感器的第二金属走线；第三电感器的第一键合线233和第三电感器的第二键合线237在空间上呈平行状态;第一金属走线235和第二金属走线239在IB)上呈平行状态；231也是第三电感器的第一端口 ；240是第三电感器的第二端口 ；
[0053]242?249构成本发明Hybrid管芯的第四电感器;其中，242是第四电感器的第一键合焊盘;243是第四电感器的第一键合线；244是第四电感器的第二键合焊盘;245是第四电感器的第一金属走线；246是第四电感的第三键合焊盘；247是第四电感器的第二键合线；248是第四电感器的第四键合焊盘;249是第四电感器的第二金属走线；第四电感器的第一键合线243和第二键合线247在空间上呈平行状态;第一金属走线245和第二金属走线249在ITO上呈平行状态;241也是第四电感器的第一端口； 250是第四电感器的第二端口；
[0054]第一电感器和第四电感器通过其各自第二端口 220和250连接;第二电感器和第三电感器通过其各自第二端口 230和240连接；
[0055]202是构成本发明Hybrid管芯的第一电容器；203是构成Hybrid管芯的第二电容器;204是构成Hybrid管芯的第三电容器;第一电容器202放置在靠近第一电感器的第一端口 211和第二电感器的第一端口 221中间位置;第三电容器204放置在靠近第三电感器的第一端口 231和第四电感器的第一端口241中间位置;第二电容器203放置在靠近四个电感器的第二端口 220，230，240，250的中间位置;这样做是尽量避免额外的金属走线带来的寄生效应，以免影响其设计频点。
[0056]图3是本发明实施例中采用的电感器的俯视图和立体图，其中，201是电感器管芯的衬底;221是电感器管芯的第一端口，222是电感器管芯的第一键合焊盘，223是电感器管芯的第一键合线，224是电感器管芯的第二键合焊盘，225是电感器管芯的第一金属走线，226是电感器管芯的第二键合焊盘，227是电感器管芯的第二键合线，228是电感器管芯的第三键合焊盘，229是电感器管芯的第二金属走线，230是电感器管芯的第二端口。
[0057]Hybrid键合焊盘数目、金属走线数目和键合线数目及其高度可以根据实际需求进行调整。衬底201的材料可以是硅、碳化硅、蓝宝石、m-v族化合物半导体。衬底的厚度可以根据实际需求进行调整。金属走线的金属可以是金、银、铜或者铝。键合线的金属可以是金、银、铜或者铝。键合线的种类可以是线状和带状。这种正交混合耦合器由于采用了图3所示立体电感，其面积与现有表贴器件组成的耦合器相比较更小，更有利于前端模块的集成设计，其带内损耗也较小。由于采用了 IPD技术，制造容差可控，且精度较高，相比表贴器件其制造成本大幅降低。
[0058]当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可以根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
[0059]图4(a)和(b)为一种全集成的平衡式功率放大器的两个实施例，其中，401为输入親合器，402为输出親合器;输入正交混合親合器401和输出正交混合親合器402均米用本发明提供的上述单芯片正交混合耦合器;403、405为驱动放大器，404、406为功率放大器，408、409是耦合器的隔离电阻，其阻值和功率容量取决于通信系统，410是信号的输入端口。输入信号进入401，被分成幅度相等且相位差为90度的两路信号，经过驱动放大器，功率放大器将信号放大后，两路信号再由402在输出端口同相叠加，完成功率合成之功能，最后输出到天线福射出去。
[0060]当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可以根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
【主权项】
1.一种单芯片正交混合耦合器管芯，包括先进半导体加工工艺的集成无源器件IPD，所述单芯片正交混合耦合器管芯采用的IPD结构上至少包括衬底、衬底上至少叠有两层金属走线、金属走线间的介质层和连接金属的过孔;还包括一个或多个片上电感器和片上电容器;所述片上电感器和片上电容器均都置于同一颗IPD衬底上，无需表贴电感、表贴电容和额外器件装配空间。2.如权利要求1所述单芯片正交混合耦合器管芯，其特征是，所述单芯片正交混合耦合器管芯至少包括iro衬底、四个片上电感器和三个片上电容器。3.如权利要求2所述单芯片正交混合耦合器管芯，其特征是，所述四个片上电感器分别是第一电感器、第二电感器、第三电感器、第四电感器;所述三个片上电容器分别为第一电容器、第二电容器和第三电容器;第一电感器与第四电感器平行呈轴对称，并通过其第二端口相互连接;第二电感器与第三电感器平行呈轴对称，并通过其第二端口相互连接;第一电感器与第二电感器呈轴对称，在端口 一侧相邻、互不连接;第四电感器与第三电感器呈轴对称，在端口 一侧相邻、互不连接。4.如权利要求3所述单芯片正交混合耦合器管芯，其特征是，第一电容器放置在第一电感器第一端口和第二电感器第一端口的中间位置，由其第一端口分别连接第一电容器上极板、下极板;第二电容器放置在第一电感器或第四电感器第二端口和第二电感器或第三电感器第二端口的中间位置，由其第二端口分别连接第二电容器上极板、下极板;第三电容器放置在第四电感器第一端口和第三电感器第一端口的中间位置，由其第一端口分别连接第一电容器上极板、下极板。5.如权利要求1所述单芯片正交混合耦合器管芯，其特征是，所述片上电感器包括至少一条金属走线、至少两个键合焊盘和至少一条键合线;所述金属走线在iro上呈相互平行状态，键合线在空间上呈相互平行状态;流经金属走线的电流同相，流经键合线的电流同相。6.如权利要求5所述单芯片正交混合耦合器管芯，其特征是，所述片上电感器的金属走线采用厚金属；片上电感器的金属走线材料为金、铜、银或者铝;所述片上电感器的金属走线结构上至少有一层金属的厚度至少不小于4微米;所述片上电感器的键合线材料为金、铜、银或者铝，为线状或带状。7.如权利要求1所述单芯片正交混合耦合器管芯，其特征是，所述片上电容器为金属-绝缘体-金属电容器、金属-氧化物-金属电容、金属交指型电容中的一种或多种。8.如权利要求1所述单芯片正交混合耦合器管芯，其特征是，所述片上电容器放置在相邻且互不连接的电感器端口的中间位置;所述片上电容器的上极板、下极板分别连接在相邻且互不连接的电感器端口。9.如权利要求1所述单芯片正交混合耦合器管芯，其特征是，所述IPD衬底材料属性为硅、碳化硅、蓝宝石、m- V族化合物半导体中一种或者多种。10.—种平衡式功率放大器模块，包括的器件为:输入正交混合親合器、输出正交混合耦合器、驱动放大器、功率放大器和隔离电阻;所有包括的器件均集成在同一模块中，无需额外外置分立器件;所述输入正交混合耦合器和输出正交混合耦合器均采用单芯片正交混合耦合器管芯;所述单芯片正交混合耦合器管芯包括先进半导体加工工艺的集成无源器件IPD，所述单芯片正交混合耦合器管芯采用的IPD结构上至少包括衬底、衬底上至少叠有两层金属走线、金属走线间的介质层和连接金属的过孔;还包括一个或多个片上电感器和片 上电容器;所述片上电感器和片上电容器均都置于同一颗iro衬底上。
【文档编号】H01L25/07GK106098677SQ201610575796
【公开日】2016年11月9日
【申请日】2016年7月20日
【发明人】孙江涛, 王宇晨
【申请人】北京翰飞电子科技有限公司