一种p沟道vdmos器件生产方法
【专利摘要】本发明公开一种P沟道VDMOS器件生产方法，包括在外延层上生成氧化层，在氧化层上覆盖光刻胶层，然后带胶N型杂质注入步骤；高温退火后在外延层上表面形成所需要的N型基区结深步骤；在氧化层上进行硼杂质注入步骤；在外延层上生成栅氧层，然后在栅氧层上进行多晶硅淀积与掺杂，并再次利用多晶栅光刻版形成多晶硅栅层步骤；在栅氧层的局部区域覆盖光刻胶，然后直接进行源P+加工，在N型基区内形成P+区步骤；以及最后淀积内金属绝缘层，同时在外延层的上表面和下表面分别设置金属层形成标准的VDMOS器件步骤。上述P沟道VDMOS器件生产方法，可实现P沟道VDMOS器件的Vth值稳定在2~4V之间，具有极高的稳定性与合理性。
【专利说明】
-种P沟道VDMOS器件生产方法
技术领域
[0001] 本发明设及一种P沟道VDMOS器件生产方法，属于半导体生产领域。
【背景技术】
[0002] 目前，P沟道VDMOS器件的生产工艺基本与N沟道VDMOS器件一致，具体如下： N型VDMOS器件的VTH形成过程，在栅氧生长W及多晶栅刻蚀完成后，通过多晶栅自对准 工艺先注入一定剂量的P型杂质，然后高溫退火，形成一定结深的P型基区，然后再次利用多 晶栅自对准工艺进行源N+大剂量注入并退火，运样一来，由P型基区与N+源区的二次横向扩 散结深之差形成沟道，最终VTH大小与栅氧厚度W及沟道中的最大补偿杂质浓度决定，最大 补偿浓度一般位于P型基区中靠近P型基区N+结附近的地方。对于N型VDMOS来说，栅氧厚度 固定后，只要调整P型杂质剂量就可W很方便调制出所需要的VTH值，目前N型VDMOS的VTH- 般控制在2~4V之间，中屯、值要求在3.0V，N型VDMOS产品都能满足，似乎运项参数的实现不是 一件很难的事情，但同样的流程用在P型VDMOS工艺上，结果就很不理想，从表面上对比，P型 VDMOS只是把基区换成了N型杂质，源区由N+换成了P+而已，版图与结构均与N型VDMOS-样。 采用相同剂量的基区注入杂质(憐与棚），相同的基区退火时间，栅氧厚度也相同，版图也一 样，只是相应的杂质类型变换一下，得出的结果相差很大，对于N沟道VDMOS，其VTH只有4V， 而P沟道VDMOS，其VTH达到了 12V，相差近S倍关系，采用目前常规工艺流程生产的P沟道 VDMOS器件Vth偏大的主要原因如下： A:高溫热处理过程导致多晶娃中重渗杂的憐杂质易越过栅氧到达沟道表面，导致同类 杂质积累，直接导致Vth偏大； B:氧化物电荷影响，尤其是栅氧后高溫过程会导致正的氧化物电荷积累，而正的氧化 电荷会导致P沟道VDMOS的Vth变大； C:二种基区杂质的扩散系数存在差异导致，N沟道VDMOS的基区是棚杂质，棚杂质由于 原子系数小，故扩散系数大，在同样的溫度与时间下，杂质易向横向与纵向移动，运样一来， 杂质就不会在表面堆积，而P沟道VDMOS的基区是憐杂质，憐杂质的原子系数较大，故扩散系 数小，与棚杂质相比，同样的溫度与时间推结，杂质更易在表面堆积，从而导致表面的浓度 过高，运也是P沟道VDMOS VTH偏高的重要因素。
[0003 ]有鉴于此，本发明人对此进行研究，专口开发出一种P沟道VDMOS器件生产方法，本 案由此产生。
【发明内容】
[0004] 本发明的目的是提供一种P沟道VDMOS器件生产方法，可W利用目前现成的N沟道 VDMOS器件版图进行开发与流水，实现P沟道VDMOS器件的Vth值稳定在2~4V之间，具有极高 的稳定性与合理性。
[0005] 为了实现上述目的，本发明的解决方案是： 一种P沟道VDMOS器件生产方法，包括如下步骤： 步骤I)、外延层有源区打开后，进行薄氧生长，生成氧化层，在氧化层上再覆盖光刻胶 层，并根据设计要求局部去胶，然后采用多晶栅光刻版进行带胶N型杂质注入； 步骤2)、去除氧化层上剩余的光刻胶，高溫退火后在外延层上表面形成所需要的N型基 区结深； 步骤3)、在氧化层上进行棚杂质注入，N型基区结深之间形成JFET区，棚杂质的注入一 方面降低N型基区的表面浓度W满足设计要求的VTH值，另一方面提高JFET区的渗杂浓度， 减少JFET电阻； 步骤4)、漂洗掉氧化层，在外延层上进行正常的栅氧生长，生成栅氧层，然后在栅氧层 上进行多晶娃淀积与渗杂，并再次利用多晶栅光刻版形成多晶娃栅层，由于N型基区所需要 的高溫推结在栅氧前就已经完成了，所W栅氧后就不再需要高溫处理了， 步骤5)、在栅氧层的局部区域覆盖光刻胶，然后直接进行源P+加工，在N型基区内形成P +区，源P+区域注入时一边的边界为多晶娃，另一边用光刻胶定义P+源及N型基区的短路部 分； 步骤6)、最后淀积内金属绝缘层来覆盖多晶娃栅W及较厚的PSG/BPSG膜并进行回流处 理，同时在外延层的上表面和下表面分别设置金属层，作为源极和漏极，形成标准的VDMOS 器件。
[0006] 本发明所述的P沟道VDMOS器件生产方法，可W实现P沟道VDMOS器件的Vth值稳定 在2~4V之间。具有如下几个优点： 1) 、把高溫基区的退火放在了栅氧生长前，避免了 N型VDMOS工艺栅氧后的高溫退火，运 样一来，由于栅氧多晶渗杂后没有高溫过程，不用担屯、多晶栅中的重渗杂N+会跑到栅氧下 的娃表面(外延层）上，另外栅氧后没有高溫热处理，降低了氧化层正电荷，避免对VTH的负 面影响； 2) 本发明所述的生产方法几乎避免了所有会对VTH偏大的负面影响，虽然多了一次光 刻成本，但性能得到大幅度提升； 3) 、虽然中基区注入并没有采用常规的多晶栅自对准工艺，但由于目前步进式光刻机 的大量应用，前后二次对准偏差在0.2umW内，事实上带胶注入与多晶栅自对准注入效果几 乎一致，不用担屯、会影响元胞结构。
[0007] W下结合附图及具体实施例对本发明做进一步详细描述。
【附图说明】
[000引图1为本实施例的步骤1)后P沟道VDMOS器件结构示意图； 图2为本实施例的步骤2)后P沟道VDMOS器件结构示意图； 图3为本实施例的步骤3)后P沟道VDMOS器件结构示意图； 图4为本实施例的步骤4)后P沟道VDMOS器件结构示意图； 图5为本实施例的步骤5)后P沟道VDMOS器件结构示意图； 图6为本实施例的步骤6)后P沟道VDMOS器件结构示意图。
【具体实施方式】
[0009] -种P沟道VDMOS器件生产方法，包括如下步骤： 步骤I)、外延层I有源区打开后，先进行薄氧生长，生成氧化层2，在氧化层2上再覆盖光 刻胶层3,并根据设计要求局部去胶，然后采用多晶栅光刻版进行带胶N型杂质(ph+)注入， 如图1所示； 步骤2)、去除氧化层2上剩余的光刻胶，高溫退火后在外延层1上表面形成所需要的N型 基区结深，如图2所示； 步骤3)、在氧化层2上进行棚杂质(B+)的全面小剂量注入，N型基区结深之间形成JFET 区，如图3所示，棚杂质的全面小剂量注入一方面降低N型基区的表面浓度W满足设定要求 的VTH值，另一方面提高位于N型基区之间的JFET区的渗杂浓度，减少JFET电阻； 步骤4)、漂洗掉氧化层2,在外延层1上进行正常的栅氧生长，生成栅氧层4,然后在栅氧 层4上进行多晶娃淀积与渗杂，并再次利用多晶栅光刻版形成多晶娃栅层5,如图4所示，由 于N型基区所需要的高溫推结在栅氧前就已经完成了，所W栅氧后就不再需要高溫处理了。 把高溫基区的退火放在了栅氧生长前，避免N型VDMOS工艺栅氧后的高溫退火，运样一来，由 于栅氧多晶渗杂后没有高溫过程，不用担屯、多晶栅中的重渗杂N+会跑到栅氧层4下的娃表 面(外延层1)上，另外栅氧后没有高溫热处理，降低了栅氧层4正电荷，避免对VTH值的负面 影响； 步骤5)、在栅氧层4的局部区域覆盖光刻胶6,然后直接进行源P+加工，在N型基区内形 成P+区，如图5所示，源P+区域注入时一边的边界为多晶娃，另一边用光刻胶定义P+源及N型 基区的短路部分； 步骤6)、最后淀积内金属绝缘层7来覆盖多晶娃栅层5W及较厚的PSG/BPSG膜（内金属 绝缘层7)并进行回流处理，同时在外延层的上表面和下表面分别设置金属层8,作为源极和 漏极，形成标准的VDMOS器件。
[0010]
【申请人】采用现有的N型VDMOS器件30N60光刻版进行P型VDMOS器件10P60流水，经过 本实施例所述的生产方法，一次流水成功，VTH控制在要求之内，数据如表1所示： 表1:
VTH设计要求为中屯、值2.5V，实际流水结果完全满足！另外从RDON数据也可W发现，正 常30N60的RDON在35毫欧左右，而作为P型产品60V流水，其畑ON在100毫欧左右，是同类N型 产品的=倍，完全符合理论。
[00川采用本实施例所述的P沟道VDMOS器件生产方法，可W实现P沟道VDMOS器件的Vth 值稳定在2~4V之间。虽然基区注入并没有采用常规的多晶栅自对准工艺，但由于目前步进 式光刻机的大量应用，前后二次对准偏差在0.2um W内，事实上带胶注入与多晶栅自对准注 入效果几乎一致，不用担屯、会影响元胞结构。本发明所述的生产方法几乎避免了所有会对 VTH偏大的负面影响，虽然多了一次光刻成本，但性能得到大幅度提升。
[0012]上述实施例和图式并非限定本发明的产品形态和式样，任何所属技术领域的普通 技术人员对其所做的适当变化或修饰，皆应视为不脱离本发明的专利范畴。
【主权项】
1. 一种P沟道VDMOS器件生产方法，其特征在于包括如下步骤： 步骤1 )、外延层有源区打开后，进行薄氧生长，生成氧化层，在氧化层上再覆盖光刻胶 层，并根据设计要求局部去胶，然后采用多晶栅光刻版进行带胶N型杂质注入； 步骤2)、去除氧化层上剩余的光刻胶，高温退火后在外延层上表面形成所需要的N型基 区结深； 步骤3)、在氧化层上进行硼杂质注入，N型基区结深之间形成JFET区； 步骤4)、漂洗掉氧化层，在外延层上进行正常的栅氧生长，生成栅氧层，然后在栅氧层 上进行多晶硅淀积与掺杂，并再次利用多晶栅光刻版形成多晶硅栅层； 步骤5)、在栅氧层的局部区域覆盖光刻胶，然后直接进行源P+加工，在N型基区内形成P +区； 步骤6)、最后淀积内金属绝缘层来覆盖多晶硅栅以及较厚的PSG/BPSG膜并进行回流处 理，同时在外延层的上表面和下表面分别设置金属层，作为源极和漏极，形成标准的VDM0S 器件。
【文档编号】H01L21/336GK106098782SQ201610693325
【公开日】2016年11月9日
【申请日】2016年8月19日 公开号201610693325.1, CN 106098782 A, CN 106098782A, CN 201610693325, CN-A-106098782, CN106098782 A, CN106098782A, CN201610693325, CN201610693325.1
【发明人】鄢细根, 何火军, 杨振, 赵铝虎, 潘国刚
【申请人】华越微电子有限公司