一种发光二极管的外延片及制备方法
【专利摘要】本发明公开了一种发光二极管的外延片及制备方法，属于光电子制造技术领域。该外延片包括蓝宝石衬底、低温缓冲层、成核层、高温缓冲层、N型层、有源层和P型层，高温缓冲层为N型掺杂的氮化镓层，成核层包括层叠的多层N型AlxGa1?xN层，通过将成核层设计为多层掺杂浓度逐层递增的N型AlxGa1?xN层，高温缓冲层设计为掺杂浓度在成核层和N型层之间，有利于底层电流扩展，降低芯片正向电压，从而降低芯片的能耗。而且AlxGa1?xN层可以有效缓解GaN和蓝宝石衬底之间的晶格失配，加上高温缓冲层的掺杂浓度在成核层和N型层之间，进一步提高成核层、高温缓冲层、N型层之间的晶格匹配度，改善外延片的翘曲度。
【专利说明】
一种发光二极管的外延片及制备方法
技术领域
[0001]本发明涉及光电子制造技术领域，特别涉及一种发光二极管的外延片及制备方法。【背景技术】
[0002]LED(Light Emitting D1de，发光二极管)具有体积小、寿命长、功耗低等优点，目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。
[0003]LED的核心结构是外延片，GaN基外延片主要包括蓝宝石衬底、低温缓冲层、成核层、高温缓冲层、N型层、有源层和P型层。
[0004]在实现本发明的过程中，发明人发现现有技术至少存在以下问题:
[0005]低温缓冲层、成核层、高温缓冲层均为非掺杂结构，当电流作用于LED芯片时，底层的电流扩展较差，导致芯片的正向电压较高，进而造成能耗和发热量较大，寿命较短。
【发明内容】
[0006]为了解决外延片的正向电压较高的问题，本发明实施例提供了一种发光二极管的外延片及制备方法。所述技术方案如下:
[0007]—方面，本发明实施例提供了一种发光二极管的外延片，所述外延片包括依次层叠的蓝宝石衬底、低温缓冲层、成核层、高温缓冲层、N型层、有源层和P型层，所述高温缓冲层为N型掺杂的氮化镓层，所述成核层包括层叠的多层N型AlxGa1-xN层，其中，1，各层所述N型AlxGa1-xN层的掺杂浓度不变，多层所述N型AlxGa1-xN层的掺杂浓度沿所述外延片的层叠方向逐层递增，所述高温缓冲层的掺杂浓度大于或等于掺杂浓度最高的所述N型 AlxGm-xN层的掺杂浓度，且所述高温缓冲层的掺杂浓度小于或等于所述N型层的掺杂浓度。
[0008]优选地，所述成核层还包括多层N型GaN层，所述N型GaN层与所述N型AlxGa1-xN层交替层叠。
[0009]进一步地，所述N型GaN层与所述N型AlxGa1-xN层交替层叠的周期为3?10。
[0010]可选地，所述高温缓冲层包括交替层叠的多层N型AhGauN层和多层N型GaN层，其中，X<Y<l〇[〇〇11] 优选地，所述N型AlYGai—YN层和所述N型GaN层交替层叠的周期为3?10。[〇〇12]可选地，所述成核层的厚度大于或等于200nm。[〇〇13]优选地，所述低温缓冲层的厚度为15?30nm。[〇〇14]优选地，所述高温缓冲层的厚度为50?500nm。
[0015]另一方面，本发明实施例还提供了一种外延片的制备方法，所述制备方法包括:
[0016]提供蓝宝石衬底；
[0017]在所述蓝宝石衬底上依次外延生长低温缓冲层、成核层、高温缓冲层、N型层、有源层和P型层，所述高温缓冲层为N型掺杂的氮化镓层，所述成核层包括层叠的多层N型 AlxGa1-xN层，其中，1，各层所述N型AlxGa1-xN层的掺杂浓度不变，多层所述N型AlxGa1-XN层的掺杂浓度沿所述外延片的层叠方向逐层递增，所述高温缓冲层的掺杂浓度大于或等于掺杂浓度最高的所述N型AlxGa1-xN层的掺杂浓度，且所述高温缓冲层的掺杂浓度小于或等于所述N型层的掺杂浓度。
[0018]进一步地，所述高温缓冲层包括交替层叠的多层N型AlYGa1-YN层和多层N型GaN层， 其中，X<Y<1。
[0019]本发明实施例提供的技术方案带来的有益效果是:通过将成核层设计为多层掺杂浓度沿外延片的层叠方向逐层递增的N型AlxGanN层，高温缓冲层设计为掺杂浓度在成核层和N型层之间，有利于底层的电流扩展，降低芯片的正向电压，从而可以降低芯片的能耗， 延长芯片的使用寿命。而且AlxGa1-xN层可以有效缓解GaN和蓝宝石衬底之间的晶格失配，加上高温缓冲层的掺杂浓度在成核层和N型层之间，进一步提高成核层、高温缓冲层、N型层之间的晶格匹配度，减小对晶体质量的不良影响，改善外延片的翘曲度。【附图说明】
[0020]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。[0021 ]图1是本发明实施例提供的一种发光二极管的外延片的结构示意图；
[0022]图2是本发明实施例提供的一种成核层的结构示意图；
[0023]图3是本发明实施例提供的另一种成核层的结构示意图；
[0024]图4是本发明实施例提供的一种高温缓冲层的结构示意图；
[0025]图5是本发明实施例提供的一种外延片的制备方法流程图；
[0026]图6是本发明实施例提供的另一种外延片的制备方法流程图。【具体实施方式】
[0027]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
[0028]本发明实施例提供了一种发光二极管的外延片，图1是本发明实施例提供的一种发光二极管的外延片的结构示意图，如图1所示，该外延片包括依次层叠的蓝宝石衬底10、 低温缓冲层20、成核层30、高温缓冲层40、N型层50、有源层60和P型层70，其中，高温缓冲层 40为N型掺杂的氮化镓层，图2是本发明实施例提供的一种成核层的结构示意图，如图2所示，成核层30包括层叠的多层N型AlxGai—XN层(如图2中的N型AlxGai—XN层31、32、33、34)，其中，0彡X彡1，各层N型AlxGa1-xN层的掺杂浓度不变，多层N型AlxGa1-xN层的掺杂浓度沿外延片的层叠方向逐层递增，高温缓冲层40的掺杂浓度大于或等于掺杂浓度最高的N型AlxGanN 层的掺杂浓度，且高温缓冲层40的掺杂浓度小于或等于N型层50的掺杂浓度。
[0029]本发明实施例通过将成核层设计为多层掺杂浓度沿外延片的层叠方向逐层递增的N型AlxGanN层，高温缓冲层设计为掺杂浓度在成核层和N型层之间，有利于底层的电流扩展，降低芯片的正向电压，从而可以降低芯片的能耗，延长芯片的使用寿命。而且AlxGa1-XN层可以有效缓解GaN和蓝宝石衬底之间的晶格失配，加上高温缓冲层的掺杂浓度在成核层和N型层之间，进一步提高成核层、高温缓冲层、N型层之间的晶格匹配度，减小对晶体质量的不良影响，改善外延片的翘曲度。
[0030] 需要说明的是，虽然图2中显示的成核层30包括4层N型AlxGai—xN层，在其他实施例中，N型AlxGm-xN层的层数也可以大于或小于4,本发明并不以此为限。[〇〇31] 可选地，低温缓冲层20的厚度为15?30nm，缓冲层20过厚和过薄都会影响到外延片的晶格质量。
[0032]图3是本发明实施例提供的另一种成核层的结构示意图，如图3所示，成核层30还可以包括多层N型GaN层(如图3中的N型GaN层35a、36a、37a、38a)，N型GaN层与N型AlxGai—xN 层(如图3中的N型AlxGai—XN层35b、36b、37b、38b)交替层叠，多层N型GaN层的层数与多层N型 AlxGa1-xN层的层数可以相同，通过设置交替的N型GaN层和N型AlxGa1-xN层，可以进一步降低外延片中的晶格失配度，提升晶体质量，释放晶格失配所产生的应力。[〇〇33]可选地，成核层30的厚度大于或等于200nm，成核层30厚度太薄则无法有效降低外延片内的应力，从而使得外延片翘曲度较大，晶格失配度高，降低了外延片的晶格质量。 [〇〇34] 优选地，成核层30中N型GaN层与N型AlxGai—XN层交替层叠的周期数为3?10,周期数过小，则释放应力的效果十分有限，无法充分释放晶格失配所产生的应力，周期数过大， 则会造成成核层30的总厚度增加，从而导致成核层30电阻增大，电压偏高。[0〇35]进一步地，成核层30的厚度为200nm?500nm，成核层30厚度过厚会造成电阻过大， 从而导致电压偏高。
[0036]需要说明的是，N型GaN层和N型AlxGa1-xN层各层的厚度与周期数无关。如果保持成核层30的总厚度不变，降低单层N型AlxGahN层和N型GaN层的厚度以增加周期数，则会由于单层N型AlxGa1-xN层和N型GaN层的厚度过薄而难以加工，导致加工成本上升。[〇〇37] 需要说明的是，虽然图3中显示的成核层30中N型GaN层与N型AlxGa1-xN层交替层叠的周期数为4,在其他实施例中，成核层30中N型GaN层与N型AlxGa^N层交替层叠的周期数也可以大于或小于4,本发明并不以此为限。
[0038]图4是本发明实施例提供的一种高温缓冲层的结构示意图，如图4所示，高温缓冲层40可以包括交替层叠的多层N型AlYGai—YN层(如图4中的N型AlYGai—YN层41b、42b、43b、44b) 和多层N型GaN层(如图4中的N型GaN层41&、42&、43&、44&)，其中4<￥彡1，通过交替层叠的多层N型AlYGa1-YN层和多层N型GaN层可以阻隔已经存在的晶格缺陷，进一步释放应力，改善晶体质量，从而提高发光二极管的抗静电能力，提高发光二极管的可靠性和稳定性。
[0039]可选地，N型AlYGa1-YN层和N型GaN层交替层叠的周期为3?10,周期数过小，则成核层、高温缓冲层、N型层之间的晶格匹配度提高的效果十分有限，无法有效提高晶体质量，周期数过大，则会造成高温缓冲层40的总厚度增加，从而导致高温缓冲层40电阻增大，电压偏尚
[0040]进一步地，高温缓冲层40的厚度为50?500nm，高温缓冲层40过厚则会增大高温缓冲层40的电阻，从而导致正向电压升高，而过薄则无法充分释放应力，导致晶格失配度升高，也会导致正向电压的升高。[0041 ] 需要说明的是，虽然图4中显示的高温缓冲层40中N型GaN层与N型AhGa^N层交替层叠的周期数为4,在其他实施例中，高温缓冲层40中N型GaN层与N型AlYGa1-YN层交替层叠的周期数也可以大于或小于4,本发明并不以此为限。
[0042]本发明实施例还提供了一种外延片的制备方法，图5是本发明实施例提供的一种外延片的制备方法流程图，如图5所示，该制备方法包括:[〇〇43]S11:提供蓝宝石衬底。
[0044]S12:在蓝宝石衬底上依次外延生长低温缓冲层、成核层、高温缓冲层、N型层、有源层和P型层，高温缓冲层为N型掺杂的氮化镓层，成核层包括层叠的多层N型AlxGanN层，其中，0彡X彡1，各层N型AlxGa1-xN层的掺杂浓度不变，多层N型AlxGa1-xN层的掺杂浓度沿外延片的层叠方向逐层递增，高温缓冲层的掺杂浓度大于或等于掺杂浓度最高的N型AlxGanN层的掺杂浓度，且高温缓冲层的掺杂浓度小于或等于N型层的掺杂浓度。
[0045]本发明实施例通过将成核层设计为多层掺杂浓度沿外延片的层叠方向逐层递增的N型AlxGanN层，高温缓冲层设计为掺杂浓度在成核层和N型层之间，有利于底层的电流扩展，降低芯片的正向电压，从而可以降低芯片的能耗。而且AlxGa1-xN层可以有效缓解GaN 和蓝宝石衬底之间的晶格失配，加上高温缓冲层的掺杂浓度在成核层和N型层之间，进一步提高成核层、高温缓冲层、N型层之间的晶格匹配度，减小对晶体质量的不良影响，改善外延片的翘曲度。
[0046]图6是本发明实施例提供的另一种外延片的制备方法流程图，如图6所示，该制备方法包括:[〇〇47]S21:提供蓝宝石衬底。
[0048]实现时，可以将蓝宝石衬底在MOCVD (Me ta 1 Or gan i c Chemi ca 1 Vapor Deposit1n，金属有机化合物化学气相沉淀)反应腔中加热至1060°C，在氢气气氛里对蓝宝石衬底进行退火处理以及氮化处理10分钟，以对衬底表面进行清理。
[0049]S22:在蓝宝石衬底上外延生长低温缓冲层。
[0050]具体地，控制生长温度为500?650°C，压力为300?760Torr，V/m摩尔比为500? 3000,缓冲层的厚度为15?30nm〇
[0051]需要说明的是，v/m摩尔比表示用于生长缓冲层的五族元素与三族元素的摩尔比，例如，若低温缓冲层为GaN，选用的镓源中的镓元素与选用的氮源中的氮元素的摩尔比为500?3000。[〇〇52]S23:在低温缓冲层上外延生长成核层。[〇〇53] 具体地，控制生长温度为1000?1200°C，压力为400?600Torr，V/m摩尔比为300 ?1000,成核层的厚度可以为200?500nm，成核层厚度太薄则无法有效降低外延片内的应力，从而使得外延片翘曲度较大，晶格失配度高，降低了外延片的晶格质量，过厚则会造成电阻过大，从而导致电压偏高。
[0054] 实现时，该成核层可以包括层叠的多层N型AlxGa1-xN层，其中，1，各层N型 AlxGa1-xN层的掺杂浓度不变，多层N型AlxGa1-xN层的掺杂浓度沿外延片的层叠方向逐层递增，由于多层N型AlxGa^N层的掺杂浓度在外延片的层叠方向上逐层递增，降低了成核层的电阻，提高了电流扩展的能力，从而可以降低外延片的正向电压，降低LED的能耗和发热量， 延长使用寿命。
[0055]此外，该成核层也可以包括交替层叠的多层N型AlxGa1-xN层和多层N型GaN层，多层 N型GaN层的层数与多层N型AlxGa1-xN层的层数相同，通过设置交替的N型GaN层和N型AlxGa1-XN层，可以进一步降低外延片中的晶格失配度，提升晶体质量，释放晶格失配所产生的应力。
[0056]S24:在成核层上外延生长高温缓冲层。[〇〇57] 具体地，控制生长温度为1000?1200°C，压力为30?500Torr，V/m摩尔比为300 ?3000,高温缓冲层的厚度为50?500nm〇[〇〇58] 实现时，高温缓冲层可以包括交替层叠的多层N型AlYGa1-YN层和多层N型GaN层，其中，X<Y<1，通过交替层叠的多层N型AlYGa1-YN层和多层N型GaN层可以阻隔已经存在的晶格缺陷，进一步释放应力，改善晶体质量，从而提高发光二极管的抗静电能力，提高发光二极管的可靠性和稳定性。[〇〇59]S25:在高温缓冲层上外延生长N型层。[〇〇6〇] 具体地，控制N型层的生长温度为1000?1200°C，压力为50?760Torr，V/m摩尔比为300?3000，N型层的厚度为3000?4000nm。[〇〇61 ]S26:在N型层上外延生长有源层。[〇〇62] 具体地，控制有源层的生长温度为720?820°C，压力为200?400Torr，V/m摩尔比为300?5000,有源层的厚度为400?500nm。[〇〇63]S27:在有源层上外延生长P型层。[〇〇64] 具体地，控制P型层的生长温度为850?1050°C，压力为100?760Torr，V/m摩尔比为1000?20000，P型层的厚度为50?800nm。[〇〇65] 此外，在P型层生长完成后，可以先将反应腔的温度降低至650?850°C，在纯氮气氛围中退火处理5?15min，再将反应腔的温度降至室温，结束外延片的生长，此后即可对外延片进行清洗、沉积、光刻和刻蚀等其他半导体加工工艺。[〇〇66] 可选地，镓源可以为三甲基镓或三乙基镓，氮源可以为高纯度的NH3,铟源可以为三甲基铟，铝源可以为三甲基铝，N型掺杂可以选用硅烷，P型掺杂可以选用二茂镁。
[0067]以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种发光二极管的外延片，所述外延片包括依次层叠的蓝宝石衬底、低温缓冲层、成 核层、高温缓冲层、N型层、有源层和P型层，其特征在于，所述高温缓冲层为N型掺杂的氮化 镓层，所述成核层包括层叠的多层N型AlxGa1-xN层，其中，1，各层所述N型AlxGa1-xN层 的掺杂浓度不变，多层所述N型AlxGa^N层的掺杂浓度沿所述外延片的层叠方向逐层递增， 所述高温缓冲层的掺杂浓度大于或等于掺杂浓度最高的所述N型AlxGa1-xN层的掺杂浓度， 且所述高温缓冲层的掺杂浓度小于或等于所述N型层的掺杂浓度。2.根据权利要求1所述的外延片，其特征在于，所述成核层还包括多层N型GaN层，所述N 型GaN层与所述N型AlxGa1-xN层交替层叠。3.根据权利要求2所述的外延片，其特征在于，所述N型GaN层与所述N型AlxGm-xN层交替 层叠的周期为3?10。4.根据权利要求2所述的外延片，其特征在于，所述高温缓冲层包括交替层叠的多层N 型AhGapyN层和多层N型GaN层，其中，X<Y<1。5.根据权利要求4所述的外延片，其特征在于，所述N型AlyGa1-yN层和所述N型GaN层交替 层叠的周期为3?10。6.根据权利要求1?4任一项所述的外延片，其特征在于，所述成核层的厚度大于或等 于200nm。7.根据权利要求1?4任一项所述的外延片，其特征在于，所述低温缓冲层的厚度为15 ?30nm〇8.根据权利要求1?4任一项所述的外延片，其特征在于，所述高温缓冲层的厚度为50 ?500nm。9.一种外延片的制备方法，其特征在于，所述制备方法包括:提供蓝宝石衬底；在所述蓝宝石衬底上依次外延生长低温缓冲层、成核层、高温缓冲层、N型层、有源层和 P型层，所述高温缓冲层为N型掺杂的氮化镓层，所述成核层包括层叠的多层N型AlxGa^N 层，其中，1，各层所述N型AlxGa1-xN层的掺杂浓度不变，多层所述N型AlxGa1-xN层的掺 杂浓度沿所述外延片的层叠方向逐层递增，所述高温缓冲层的掺杂浓度大于或等于掺杂浓 度最高的所述N型AlxGa^N层的掺杂浓度，且所述高温缓冲层的掺杂浓度小于或等于所述N 型层的掺杂浓度。10.根据权利要求9所述的制备方法，其特征在于，所述高温缓冲层包括交替层叠的多 层N型AhGapyN层和多层N型GaN层，其中，X<Y<1。
【文档编号】H01L33/12GK106098874SQ201610616141
【公开日】2016年11月9日
【申请日】2016年7月29日 公开号201610616141.5, CN 106098874 A, CN 106098874A, CN 201610616141, CN-A-106098874, CN106098874 A, CN106098874A, CN201610616141, CN201610616141.5
【发明人】代露, 万林, 胡加辉
【申请人】华灿光电（浙江）有限公司