一种由反偏二极管触发的双向可控硅器件的制作方法
【专利摘要】本实用新型公开了一种由反偏二极管触发的双向可控硅器件，其器件结构由P型衬底；P型衬底上的BN+埋层和高压N阱（HV Nwell）；以及位于高压N阱（HV Nwell）中的P?body、P?base、P?base、P?body；位于P?body之中的P+扩散区、N+扩散区、P+扩散区；位于P?base之中的P+环形扩散区、N+扩散区；位于P?base之中的P+环形扩散区、N+扩散区；位于P?body之中的N+扩散区、P+扩散区、P+扩散区构成。本实用新型为可控硅静电防护器件，具有双向泄放静电的能力和基本对称的正反向静电防护特性；采用二极管反偏的击穿电压触发SCR的开启，有效地降低了SCR的触发电压；在版图的布局上将触发用二极管嵌入到SCR结构中，较大地节省了器件面积。
【专利说明】
一种由反偏二极管触发的双向可控硅器件
技术领域
[0001]本实用新型电路静电防护器件设计领域，尤其涉及一种可泄放正静电脉冲和负静电脉冲、具有低触发、低漏电、泄放电荷能力强的双向可控硅器件。【背景技术】
[0002]静电放电(Electro-static Discharge，ESD)是一种无处不在的现象，可能发生在任何两个物体之间。它一般由物体的摩擦、碰撞、电感应等方式产生，通过人体接触、金属机械设备接触、生产线上的电磁场等途径进入芯片内，其放电波形具有放电速度快、瞬时电压高的特点。静电放电对芯片的正常工作造成了巨大的威胁，严重时将烧毁芯片。且随着芯片向小型化、高密度和多功能化的发展，芯片对静电放电也愈来愈敏感，仅美国的电子产业每年因静电放电造成的经济损失就高达数百亿美元，可见提高芯片对静电放电的防护能力是重要而迫切的。
[0003] 可控娃器件(Silicon Controlled Rectifier，SCR)是一种芯片内用于ESD防护的常规器件结构如图1所示(图1为双向SCR)，它具有极好地释放静电的能力。它与二极管、三极管、场效应晶体管相比，因其自身的正反馈机制而具有电流泄放能力强、单位面积泄放效率高、导通电阻小、鲁棒性强、防护级别高的优点，能够在半导体平面工艺上，以较小的芯片面积达成较高的静电防护等级。[00〇4]触发电压(Trigger voltage)指的是使得SCR结构开启时需要的电压。一般普通的 SCR具有较高的触发电压，其触发电压很可能大于一些在较低电压下工作的电路的耐压。所以对于耐压需求低的电路，为了保证内部电路在SCR结构开启并泄放电流之前不被损坏，我们不能仅仅使用普通的SCR器件进行静电防护。
[0005] 维持电压(Holding voltage)指的是SCR结构在泄放电流时所保持的电压。如图1 所示，为了使ESD保护器件可以在正常泄放ESD电流或噪声干扰消失后可以自动关断，恢复正常工作，维持电压一般设置为高于VDD的电压。在现有的SCR结构图中提高维持电压的办法就是增加图1中“S”的距离，但是这样就会造成面积的增加，若可以有效的利用这些增加的面积，就可以减小器件面积的浪费。
[0006] TVS瞬态抑制二极管(Transient Voltage Suppressor)是一种在稳压管工艺基础上发展起来的新产品，是一种二极管形式的高效能保护器件，虽然它在电路中的表示符号与普通二极管一样，但是它却有独特的性能，当TVS的两端在受瞬间的高能量冲击时，它能以极高的速度(最高达1/(1〇~12)秒)使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压箝位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。[00〇7]达林顿管(Darlington tube)又称复合管，用于把很微小的信号放大成较大的信号。如图2所示为正偏二极管低压触发的双向可控硅器件等效电路，这种结构相比于反偏二极管低压触发的双向可控硅器件等效电路，为了达到合适的触发电压，需要依靠N个正偏二极管的正偏电压累加到大于电路的工作电压，从而保证电路的正常工作(N取决于所设计的触发电压，例如，按每个二极管正向导通的电压为0.7伏，12伏左右的触发电压大概需要17 个二极管)。所以正偏二极管低压触发的双向可控硅器件不能有效地减小版图面积的使用， 而且较多的二极管集成在一起很可能形成达林顿管的结构，造成较大的漏电或其它危害导致器件失效。
【发明内容】
[0008]针对上述现有技术中存在的问题，本实用新型由反偏二极管触发的双向可控硅器件，本实用新型CR结构以满足ESD的高效泄放，同时要解决SCR触发电压过高的问题和为了提高维持电压而导致面积增大的问题，以及解决较多的二极管结构可能产生的达林顿管效应，以保证所设计的ESD保护器件可以在低触发、高维持电压、稳定性好的条件下良好工作， 完成ESD的泄放。
[0009]为达到上述目的，本实用新型术方案是:一种由反偏二极管触发的双向可控硅器件，包括:P型半导体衬底、形成于P型半导体衬底上的BN+埋层以及形成于BN+埋层上的高压 N阱，所述的高压N阱内从左到右依次设有第一P-body区、第一P-base区、第二P-base区、第二 P-body 区；
[0010]第一P-body区内横向上从左至右依次为第一P+注入区、第一N+注入区，纵向上第一 N+注入区与第五P+注入区交替分布，第一 N+注入区与第五P+注入区之间无间距，第一 P+ 注入区与第一N+注入区、第五P+注入区存在一定间距，第一P+注入区与第一N+注入区接到阳极；
[0011] 第一P-base区内从左至右依次为第二环形P+注入区、第二N+注入区，第二环形P+ 注入区与第二N+注入区之间有一定间隔(第一 P-base区内的整个结构组成了一个二极管)； [〇〇12] 第二P-base区内从左至右依次为第三环形P+注入区、第三N+注入区，第三环形P+ 注入区与第三N+注入区之间有一定间隔(第二P-base区内的整个结构组成了一个二极管)； [〇〇13] 第二P-body区内横向上从左至右依次为第四P+注入区、第四N+注入区，纵向上第四N+注入区与第六P+注入区交替分布，第四N+注入区与第六P+注入区之间无间距，第四P+ 注入区与第四N+注入区、第六P+注入区存在一定间距，第四P+注入区与第四N+注入区接到阴极。[〇〇14] 正向路径的第二环形P+注入区、第三环形P+注入区、第五P+注入区均接到一起;反向路径的第二环形P+注入区、第三环形P+注入区、第六P+注入区均接到一起;正向路径的第二N+注入区、第三N+注入区与反向路径的第二N+注入区、第三N+注入区均接到一起。
[0015]与现有的器件相比，本实用新型点:[〇〇16] 1、相比于现有的正偏二极管触发SCR器件，本实用新型偏二极管触发SCR的结构， 避免了太多二极管结构可能形成的达林顿管效应，保证了该器件有较高的稳定性；
[0017] 2、相比于现有的SCR器件，本实用新型原有的反向击穿PN结转移到了反偏二极管的反向击穿PN结上，从而降低了 SCR的触发电压，解决了原有的SCR触发电压较高的问题；
[0018] 3、相比于现有的SCR器件，为了得到较高的维持电压而增加面积，本实用新型发电压用的反偏二极管放在增加的面积处，合理的利用了版图的面积，避免了面积的浪费。【附图说明】
[0019]图1为现有双向SRC结构剖面图；[〇〇2〇]图2为现有正偏二极管低压触发的双向可控硅器件等效电路；[0021 ]图3为本实用新型管触发的双向可控硅器件的版图示意图；[〇〇22]图4为图3中A1 — A1处的正向路径的剖面图；
[0023]图5为图3中A2—A2处的反向路径的剖面图；
[0024]图6为本实用新型管低压触发的双向可控硅器件等效电路。【具体实施方式】
[0025]以下结合附图和具体实施对本实用新型进一步的详细说明。[0〇26]如图3、图4、图5所不，一种适用于12V工作电压的由反偏二极管触发的双向可控娃器件，图3为该器件的版图示意图，图4为该器件正向路径的剖面图，图5为该器件反向路径的剖面图；该器件包括5层，其中底层为P型衬底;第二层为设置在P型衬底上的BN+埋层200; 第三层为形成于BN+埋层上的高压N阱(HV Nwell)300;第四层为位于高压N阱(HV Nwell)中的四个注入区:第一P-body 区 400、第一P-base 区 401、第二 P-base 区 402、第二 P-body 区 403; 第五层分别位于第一P-body区400、第一P_base区401、第二P_base区402、第二P_body区403 中，其中第一P+扩散区500、第一N+扩散区501、第五P+扩散区508共同位于第一P-body区400 之中，其中第一N+扩散区501、第五P+扩散区508在纵向上交替相邻分布均与第一P+扩散区 500存在一定间距；第二P+环形扩散区502、第二N+扩散区503存在间距，共同位于第一P-base区401之中，第三P+环形扩散区504、第三N+扩散区505存在间距，共同位于第二P-base402区之中；第四N+扩散区506、第四P+扩散区507、第六P+扩散区509共同位于第二P-body403区之中，其中第四P+扩散区507、第六P+扩散区509在纵向上交替相邻分布，均与第四N+扩散区506存在一定间距；它们的电极连接方式为:第一P+扩散区500、第一N+扩散区 501接阳极，第四N+扩散区506、第四P+扩散区507均接阴极，正向路径的第二P+环形扩散区 502、第三P+环形扩散区504、第五P+扩散区508均接在Z点；反向路径的第二P+环形扩散区 502、第三P+环形扩散区504、第六P+扩散区509均接在X点；正向路径的第二N+扩散区503、第三N+扩散区505与反向路径的第二N+扩散区503、第三N+扩散区505均接到Y点。
[0027]本实用新型板级静电防护分立器件应用，其等效电路如图6所示(其中M为并联二极管的个数，本实用新型2为例进行举例说明，实际情况由触发时所需电流来决定M的个数)，由第一N+扩散区501、第一P-body区400、N阱(HV Nwell)300构成NPN型晶体管Q1，由第一P-body区400、N阱(HV Nwell)300、第二P-body区403构成PNP型晶体管Q2,由N阱(HV Nwell)300、第二P-body区403、第四N+扩散区506构成NPN型晶体管Q3,由第一P+扩散区500 到第一P_body区400构成R1，由第二P-body区403到第四P+扩散区507构成R2，由第一P_base 区401、第二P+环形扩散区502、第二N+扩散区503和第二P-base区402、第三P+环形扩散区 504、第三N+扩散区505构成一组两个同向并联的二极管，再由图4、图5两种不同的电路连接方法得到两组反向串联的二极管。[〇〇28]对于等效电路，当ESD正脉冲加在阳极时，脉冲通过R1，由于Q2处于反偏状态，脉冲先通过正向路径的二极管组，随后脉冲加在反向路径的二极管组上，等待ESD脉冲升至二极管的反向击穿电压，随后脉冲通过反向路径的二极管组，由Q3的基极到Q3的射极，开启由Q2 与Q3构成的SCR结构，使得阳极处绝大部分的ESD脉冲在通过R1后，由Q2与Q3构成的SCR结构将其泄放。同理，当ESD负脉冲加在阳极时，反向击穿电压加在正向路径的二极管组上，由Q2 于Q1构成的SCR结构泄放ESD脉冲。[〇〇29]对于器件，当ESD正脉冲加在阳极时，脉冲通过第一 P+扩散区500进入第一 P-body区400,由于第一P-body区400到N阱(HV Nwell)300的PN结正偏，ESD脉冲轻易进入N阱(HV Nwell)300中，但由于N阱(HV Nwell)300到第二P-body区403的PN结反偏，ESD脉冲要升至足够高的电压以至于N阱(HV Nwell)300与第二P-body区403之间的PN结发生雪崩击穿，ESD 脉冲才得以进入第二P-body区403中，之后进入第六P+扩散区509以到达阴极，构成一个 PNPN型的SCR路径，完成对ESD的泄放。但是这样的触发电压较高，不利于对核心电路的保护，所以该器件的设计使得ESD脉冲再进入第一P-body区400之后不但可以进入N阱(HV Nwel 1)300之中，也可以进入第五P+扩散区508,再经过导线Z进入第二P+环形扩散区502、第三P+环形扩散区504,随后进入第一P-base区401、第二P-base区402,由于第一P-base区401 与第二N+扩散区503、第二P-base区402与第三N+扩散区505之间的PN结均为正偏，ESD脉冲可以轻易进入正向路径的第二N+扩散区503、第三N+扩散区505之中，再经由导线Y进入反向路径的第二N+扩散区503、第三N+扩散区505之中，这时第二N+扩散区503与第一P-base区 401、第三N+扩散区505与第二P-base区402之间的PN结均为反偏，ESD脉冲需要升至击穿电压才可由第二N+扩散区503、第三N+扩散区505到第一 P-base区401、第二P-base区402,再进入第二P+环形扩散区502、第三P+环形扩散区504,之后经由导线X进入第六P+扩散区509,再进入第二P-body区403。此时ESD脉冲已经通过N阱(HV Nwel 1)300与第二P-body区403之间的PN结，从而触发了SCR路径，又由于第二N+扩散区503与第一 P-base区401、第三N+扩散区 505与第二P-base区402之间雪崩电压要低于N阱(HV Nwell)300与第二P-body区403之间的雪崩击穿电压，因此不需要等待ESD脉冲升至N阱(HV Nwell)300与第二P-body区403之间的雪崩击穿电压便可泄放ESD脉冲。同理，当ESD负脉冲加在阳极时，通过击穿正向路径第二N+ 扩散区503与第一 P-base区401、第三N+扩散区505与第二P-base区402之间的PN结所需的较低电压，代替了击穿N阱(HV Nwell)300与第一P-body区400之间的PN结所需的较高电压， 触发SCR路径的导通，从而完成对ESD脉冲的泄放。
[0030]相比之下，已有的双向SCR结构如图1所示与本实用新型图4、图5所示，本实用新型增加了由第一P-base区401、第二环形P+扩散区502、第二N+扩散区503和第二P-base区402、 第三环形P+扩散区504、第三N+扩散区505组成的二极管，这一结构降低了SCR的触发电压。
[0031]另外在已有的双向SCR结构图1中，为了提高SCR的维持电压阴极的P-body区与阳极的P-body区之间的距离“S”被增大，而本实用新型二极管组布局在增大的面积中，实现了版图的面积的复用，避免了面积的浪费。[〇〇32]与已有的正偏二极管触发双向可控硅静电防护器件的等效电路图2相比，本实用新型路图6中使用反偏二极管触发双向可控硅，这使得二极管的使用数量大大减少，避免了结构上形成达林顿管，保证了器件具有安全可靠的性能。
【主权项】
1.一种由反偏二极管触发的双向可控娃器件，包括:P型半导体衬底、形成于P型半导体衬底上的BN+埋层以及形成于BN+埋层上的高压N阱， 所述的高压N阱内从左到右依次设有第一P-body区、第一P-base区、第二P-base区、第二P-body 区；第一P-body区内横向从左到右依次设有第一P+注入区、第一N+注入区，纵向设有第五P +注入区与第一 N+注入区交替分布；第一 P-base区内从左到右依次设有第二环形P+注入区、第二N+注入区；第二P-base区内从左到右依次设有第三环形P+注入区、第三N+注入区；第二P-body区内横向从左到右依次设有第四P+注入区、第四N+注入区，纵向设有第六P +注入区与第四N+注入区交替分布；所述第一P+注入区、第一N+注入区连接阳极，第四N+注入区和第四P+注入区连接阴极， 正向路径的第二环形P+注入区、第三环形P+注入区、第五P+注入区均接到一起;反向路径的 第二环形P+注入区、第三环形P+注入区、第六P+注入区均接到一起;正向路径的第二N+注入 区、第三N+注入区与反向路径的第二N+注入区、第三N+注入区均接到一起。2.如权利要求1所述的由反偏二极管触发的双向可控硅器件，其特征在于，所述半导体 衬底接地。3.如权利要求1所述的由反偏二极管触发的双向可控硅器件，其特征在于，第二环形P+ 注入区、第二N+注入区，第三环形P+注入区、第三N+注入区均存在间距分布。4.如权利要求1所述的由反偏二极管触发的双向可控硅器件，其特征在于，第五P+注入 区与第一 N+注入区按照比例交替且无间距相邻分布。5.如权利要求4所述的由反偏二极管触发的双向可控硅器件，其特征在于，第五P+注入 区、第一 N+注入区均与第一 P+注入区存在间距分布。6.如权利要求1所述的由反偏二极管触发的双向可控硅器件，其特征在于，第六P+注入 区与第四N+注入区按照比例交替且无间距相邻分布。7.如权利要求6所述的由反偏二极管触发的双向可控硅器件，其特征在于，第六P+注入 区、第四N+注入区均与第四P+注入区存在间距分布。
【文档编号】H01L27/07GK205582938SQ201620181864
【公开日】2016年9月14日
【申请日】2016年3月10日
【发明人】汪洋, 董鹏, 周子杰, 金湘亮, 关健
【申请人】湖南静芯微电子技术有限公司