专利名称：静电放电电路及使静电电流耗散的方法
技术领域：
本发明涉及一种静电放电电路及使静电电流耗散的方法。
背景技术：
电气过应力或EOS是指由于过量电压、电流和/或功率而引起的电路毁坏。
制造线上被测试或其已经投入使用。简单的承插违反动作、例如电路定向 错误和移位能引起EOS损坏，尤其是在要用于电源管脚的电压将施加给应 力敏感的或功率受限的管脚的条件下。在激励源中不适当的激励设置或电 压尖脉冲也是EOS损坏的常见原因。
EOS损坏不总是明显的。 一些EOS事件根本就没有留下明显的物理现 象。即使没有观察到物理异常，这类EOS事件也仍然能反映出受影响的元 件功能丧失。微弱的EOS事件也可能出现，仅仅改变了受影响元件的参数 性能，但是仍然影响了电路的整体性能。
静电放电(ESD)和闭锁是EOS的两种特殊情况。
静电放电(ESD)是通过一般为绝缘体的材料的电流瞬时流动。绝缘 体两端的大电势差可以产生一强电场，其把材料的原子转变成使传导电流 的离子。
相互接触时通常所导致的在两个物体之间静电电荷的单次发生的快速转移。
因为集成电路由例如硅的绝缘材料制成，其如果暴露于高压下能被击 穿，所以ESD是在半导体工业中器件失效的主要原因。集成电路的制造商
和用户必须采取预防措施来避免和/或解决ESD。
当充电的器件得以接触其它器件、例如集成电路时，尤其是当集成电 路的部分连接至含有地的电源时，累积的静电电荷可以迅速释放。静电放 电通过引起集成电路内氧化物或其它薄膜的电介质击穿而可以造成对集成 电路的损坏。
电介质击穿是指电介质层的破坏，通常是由跨接电介质层的过度电势 差或电压所引起的。电介质击穿可以表现为在击穿点处的短路或漏电。
Si02击穿被认为是由电荷注入引起的，并可以分解成两个阶段。在第 一阶段期间，由于外加跨接其的电压的结果,电流开始流过氧化物。由于电 荷被捕获在氧化物中，那么就形成了高电场/高电流区。最终，这些异常区 达到第二阶段、即氧化物加热并使更大的电流流动的临界点。这产生了快
速导致氧化物物理毁坏的电和热失控。
由集成电路中p-n结的反向击穿引起的、高于导通集成电路的相对小 的面积的正常水平也可以造成集成电路损坏。
闭锁属于失效机理，其中寄生闸流晶体管(例如寄生硅可控整流器， 或SCR)无意地产生在电路内， 一旦电流被意外地触发或导通，引起大电 流量连续流过电路。取决于所包含的电路，由该机理产生的电流流动的量 可能足够大到足以造成器件由于电气过应力(EOS)而永久损坏。
SCR是三端、四层的p-n-p-n器件，其基本上包括PNP晶体管和NPN 晶体管。在正常状态下SCR截止，但一旦在其栅极处被触发，将按一个方 向(从阳极到阴极)导通电流，而且只要通过其的电流停留在保持电平以 上就将这样连续地导通电流。触发PNP晶体管的发射极导通使电流注入进 NPN晶体管的基极。这样驱动了 PNP晶体管导通，其进一步使NPN晶体 管的发射极-基极结正向偏置，使NPN晶体管把更多的电流馈送进PNP晶 体管的基极。从而，NPN晶体管和PNP晶体管相互馈送电流使它们都保持
能使寄生闸流晶体管触发成闭锁状态的事件包括过量的电源电压、I/O 管脚处的电压超过电压干线一个以上的二极管压降、多电源电压的不适当 的排序、以及各种尖峰脉冲和瞬变现象。 一旦触发导通，那么产生的电流 流量可以取决于沿电流路径的电流限制因素。在不能充分限制电流的情况 下，可能出现EOS损坏、例如金属烧断(metal bum-out)。
图1示例了用于控制ESD的传统的SCR。如图1中所示例的，传统的 SCR可以包括例如n型的第一扩散层2、例如p型的第二扩散层4、例如n 型的第三扩散层6和例如p型的第四扩散层8。传统的SCR还可以包括n 阱10、p阱12、例如VDD焊盘的第一焊盘13和例如Vss焊盘的第二焊盘14。
如图1中所示，pnpn SCR有效地连接在被保护线和电源、即VDD和 Vss的每个端子之间。SCR基本上包括第一 pnp双极晶体管Ql和第二 npn 双极晶体管Q2。如图1中所示，pnp双极晶体管Ql的发射极(例如，第二 扩散层4 )和npn双极晶体管Q2的集电极(例如，第一扩散层2 )连接端 子之一，例如第一焊盘13。 npn双极晶体管Q2的发射极(例如，第三扩散 层6 )和p叩双极晶体管Ql的集电极(例如，第四扩散层8 )可以连接另 一端子，例如第二焊盘14。如图1中所示，叩n双极晶体管Q2的基极可以 具有与pnp双极晶体管Ql的集电极相同的扩散(例如，p阱12),而p叩 双极晶体管Ql的基极可以具有与叩n双极晶体管Q2的集电极相同的扩散 (例如，n阱10)。
如上所述，传统的SCR是一常闭状态器件，处于"闭塞状态(blocking state)",其中可忽略不计的电流在其中流动。在其常闭状态下，传统的SCR 阻止了电源之间的高阻抗路径。
在ESD事件期间，例如，当第一焊盘13处于高电压而第二焊盘M接 地时，用于ESD电流的电路路径可以通过构成SCR的两个双极晶体管Ql 、 Q2沿分离的路径、例如p叩路径和npn路径形成从VDD至VSS的轨迹。 电流注入叩n双极晶体管Q2的基极，其引起p叩双极晶体管Ql的基极-发射极结中的电流流动。这种电流流动使pnp双极晶体管Ql导通，使进一 步电流注入npn双极晶体管Q2的基极。这种现象称为"正向反馈状态"， 其从低阻抗放电通道推动SCR进入正反馈模式以安全地分流ESD电流。
图2示例了两种传统的ESD保护器件的一个范例ESD特性曲线，这两 种传统的ESD保护器件包括如曲线A所示例的在图1中描述的传统SCR 和如曲线B所示例的传统pn 二极管。如图2A中所示，用于传统的SCR 的ESD特性曲线包括三个明显不同的部分1-3。在部分l中，在ESD应力 状态下，电压V小于端子电压V「，其导致高阻抗状态，其中增加了n阱0 的电势。
在部分2的起始处，V=VT，结击穿(或雪崩击穿)出现在共用集电极
-基极结处。雪崩产生的空穴升高了 p阱12电势，而雪崩产生的电子升高了
n阱10的电势，其导通了 npn和pnp双极晶体管。
npn和pnp晶体管中的那一个首先导通取决于电阻器Rl和R2的值和 两个双极晶体管的电流增益。当电压尖脉沖激活 一对双极晶体管中的 一 个 时，出现了闭锁，其使电路和大正向反馈结合。结果，大电流可通过集电 极流出。随着SCR换到"导通，，状态，可以使I/O焊盘电压箝位到安全的 保持电压。这导致电压急剧减少到保持电压、即电压VH，如图2的曲线A 的部分2中所示。
在部分3中，如果电流流入持续或施加高于V,的电压在焊盘上，这样 就产生了低阻抗状态。由于触发的结果，闭锁可以限定为电源线之间低阻 抗路径的产生。在这种状态下，可能存在过量电流流动并且器件可以进入 热击穿。器件温度可以增加到一种程度，使得热载流子产生足够高以支配 导通过程。因为在部分3中的电流太高，所以在半导体器件中可以出现局 部热损坏。曲线A的部分3中所示的不可控的电流增加是伴随传统的SCR 器件的问题。
曲线B示例了传统的pn 二极管的ESD特性曲线。如曲线B的部分
中所示，电流增加很慢；结果，传统的pn二极管不适合于大电流的瞬时放电。
发明内容
本发明的范例实施例针对一种静电放电电路，包括连接第 一焊盘的第 一导电类型的第一阱、连接第二焊盘的第一导电类型的第二阱和连接第一 焊盘的第二导电类型的第三阱、以及形成在第三阱中并连接第一阱和第二
阱的第一导电类型的开关路径。
本发明的其它范例实施例针对一种在第 一焊盘和第二焊盘之间的包括 静电放电电路元件的静电放电电路，该静电放电电路元件包括双极晶体管 路径和电阻器路径，静电放电电路元件通过双极晶体管路径和电阻器路径 交替地使静电电流放电。
本发明的其它范例实施例针对一种使由静电放电事件引起的静电电流 耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放 电。
本发明的其它范例实施例针对一种静电放电电路，包括第一焊盘和第 二焊盘、以及连接在第一焊盘和第二焊盘之间的静电放电电路元件，静电 放电电路元件包括用于通过双极晶体管路径和电阻器路径交替地使静电电 流放电的装置。
本发明的其它范例实施例针对一种静电放电电路，包括第一焊盘和第 二焊盘、以及连接在第一焊盘和第二焊盘之间的静电放电电路元件，静电 放电电路元件包括用于控制跨过静电放电电路元件的电压在触发电压和保 持电压之间以使静电电流放电的装置。
在本发明的范例实施例中，第一导电类型是正的，而第二导电类型是 负的。
在本发明的范例实施例中，第一焊盘连接驱动电压，而第二焊盘连接 地电压。
在本发明的范例实施例中，开关路径形成电阻器路径来使静电电流放电。
在本发明的范例实施例中，第一阱、第二阱和第三阱形成双极晶体管 路径来使静电电流放电。
在本发明的范例实施例中，电阻器路径和双极晶体管路径交替地使静 电电;虎》丈电。
在本发明的范例实施例中，通过双极晶体管路径交替地使静电电流放 电包括引导电流流过至少两个双极晶体管，以产生正向反馈条件来形成低 阻抗放电通道，用于分流静电电流。
在本发明的范例实施例中，通过电阻器路径交替地使静电电流放电包
括由于正向反馈条件在np结附近形成耗尽区，以使电流流过电阻器路径的
至少一个开关路径。
在本发明的范例实施例中，通过电阻器路径交替地使静电电流放电进
一步包括在叩结附近形成完全耗尽区，其切断电流流过电阻器路径的至少
一个开关i 各径。
在本发明的范例实施例中，通过双极晶体管路径交替地使静电电流放 电进一步包括响应切断流过电阻器路径的至少一个开关路径的电流，引 导电流再次流过至少两个双极晶体管。
在本发明的范例实施例中，电阻器路径包括一开关路径。 在本发明的范例实施例中，开关路径位于相邻的接触孔之间。 在本发明的范例实施例中，开关路径具有足以形成跨过开关路径的完 全耗尽区的宽度(W)。
在本发明的范例实施例中，双极晶体管路径包括硅可控整流器。
在本发明的范例实施例中，硅可控整流器包括pnp双极晶体管和叩n 双极晶体管。
在本发明的范例实施例中，硅可控整流器进一步包括对应npn双极晶 体管的第 一 电阻器和对应p叩双极晶体管的第二电阻器。
在本发明的范例实施例中，p叩双极晶体管和npn双极晶体管在正向反 馈条件下工作以推动硅可控整流器到再生模式，以形成低阻抗放电通道，
来分流静电电流。
在本发明的范例实施例中，静电放电电路进一步包括限定含有开关路 径的有源区的绝缘层和/或第二导电类型的保护环，用于限定较低的电压区 和用于使电源支配给第一阱、第二阱和第三阱中的至少一个。
在本发明的范例实施例中，第 一 阱和第二阱中的至少 一 个形成在第三阱中。
在本发明的范例实施例中，第一阱形成在第三阱中，而第二阱形成在 第一导电类型的衬底中。
通过下面给出的详细说明和附图将会更充分地理解本发明，给出详细 说明和附图仅用于解释发明而不用于限制本发明。 图1示例了用于控制ESD的传统的SCR;
图2示例了两种传统的ESD保护器件的一个范例ESD特性曲线，这两 种传统的ESD保护器件包括如曲线A所示例的在图1中描述的传统SCR
和如曲线B所示例的传统pn 二极管；
图3A-3D示例了根据本发明一个范例实施例的静电放电电路；
图4A-4C示例了根据本发明 一个范例实施例的图3A-3D的范例静电放
电电路的范例正常工作；
图5A-5C示例了根据本发明一个范例实施例的图3A-3D的范例静电放
电电路在ESD事件期间的范例工作；
图6示例了在本发明图3A-3D中所示例的范例静电放电电路与图2的
两种传统器件的ESD特性曲线的比较；
图7A-7D示例了根据本发明另一范例实施例的静电放电电路； 图8A-8C示例了根据本发明另 一范例实施例的静电放电电路。 应该注意，这些图想要示例本发明范例实施例的方法和器件的 一般特
性，以为了说明此处的这些范例实施例。然而，这些图不必按照一定比例
描绘并可以不精确地反映任何所给出实施例的特性，并不应解释为限定或
限制在本发明范围内的范例实施例的值或特性的范围。
具体实施例方式
图3A-3D示例了根据本发明一个范例实施例的静电放电电路。如图3A 中所示，静电放电电路可以包括第一导电类型的阱50、例如n型阱和第二 导电类型例如p型的阱52。
阱52可以进一步包括至少一个第二导电类型、例如p型的开关路径 52a,第二导电类型、例如p型的阱52b以及同样为第二导电类型、例如p 型的阱52c。
阱50可以包括例如n型的第一扩散层54。阱52b可以包括例如p型的 第三扩散层58。阱52c可以包括例如n型的第二扩散层56和例如p型的第 四扩-牧层60。
第一扩散层54可以连接第一焊盘64 (如图3B-3D中所示)，例如连接 驱动电压的VoD焊盘。第三扩散层58也可以连接第一焊盘64。
第二扩散层56和第四扩散层60可以连接第二焊盘66 (如图3B-3D中 所示)，例如连接地电压的Vss焊盘。第一至第四扩散层54、 56、 58和60 中的每一个可以包括至少一个接触孔62。
图3B-3D分别示例了图3A的静电放电电路沿i-r、 II-n'和m-m'处的
截面图。如图3A和3D中所示，除阱52b和52c以外，第二导电类型的阱 52还可以包括开关路径52a。每个开关路径52a可以具有宽度W，如图3A 和3D中所示例的。
图4A-4C示例了在本发明一个范例实施例中图3A-3D的范例静电放电 电3各的工作。
图4A示例了图3A-3D中所示例的布局的正常工作。如图4A中所示，
在正常工作时，n型阱50和p型阱52的叩结处产生反向偏置电压，其在 靠近开关路径52a的p型阱52中产生耗尽区70 (以及n型阱50中的耗尽 区)。
在一个范例实施例中，可以判定开关路径52a的宽度W，使得可以开 启或关闭开关路径52a。在一个范例实施例中，可以控制开关路径52a的掺 杂浓度和/或外加电压，以便控制开关路径52a开启或关闭。
在一个范例实施例中，可以控制开关路径52a的宽度W，使得在开关 路径52a的每一侧上的耗尽区70接触并在每个开关路径52a中形成完全耗 尽区。完全耗尽区70将切断连接第一焊盘64的第二导电类型的阱52b与 连接第二焊盘66的第二导电类型的阱52c之间的电流路径。结果，将没有 电流从第一焊盘64 (例如，Vro焊盘)流向第二焊盘66 (例如，V^焊盘)。 如上所阐述的，这是图3A-3D的静电放电电路的正常工作。
图5A-5C示例了图3A-3D的静电放电电路在ESD事件期间的范例工作。
在n型阱50和p型阱52之间的NP结击穿的点处，图5B中所示例的 PNP双极晶体管Q3和NPN双极晶体管Q4导通。结果，使来自第一焊盘 64的电流通过p叩n连接58、 52b、 50、 52c、 56流入第二焊盘66，并且靠 近NP结的耗尽区70由于正反馈现象而变得更窄。在此周期期间，开关路 径52a开启，使电流从第一焊盘64通过开关路径52a流入第二焊盘66,并 且开关路径52a的电势增加。随着开关路径52a的电势增加，最终，完全耗 尽区70再次形成在开关路径52a中。如上所述，与静电放电电路的正常工 作一起，完全耗尽区70切断了通过开关路径52a的电流路径。以这种方式， 形成了循环，其中开关路径52a交替开启和关闭，以及通过电阻器路径形式 的开关路径52a和双极晶体管路径形式的传统pnpn SCR交替耗散ESD电 流，直到耗散了 ESD电流。
图6示例了在本申请的图3A-3D中所示例的范例静电放电电路、传统 的SCR和pn 二极管的ESD特性曲线的比较。如图6中所示例的，传统的 SCR和pn二极管的曲线A和B分别基本上与图2中所示的曲线相同。曲 线C示出了图3A-3D中所示例的本发明范例实施例的ESD特性曲线。
如在曲线A的部分1中所示，在ESD应力条件下，电压V小于端子电 压Vr，其导致高阻抗条件，其中n阱10的电势增加。 在曲线A的部分2的起始处，其中V二Vt，结击穿(或雪崩击穿)出现 在共用集电极-基极结处。雪崩产生的空穴增加了 p阱12电势，而电子增加 了n阱10电势，其导通了 npn和pnp双极晶体管。
类似于在部分1和2中传统的SCR的ESD特性曲线。这是所希望的，因为 图3A-3D的ESD电路包括传统SCR的p叩n排列。
然而，图3A-3D中所示例的本发明的范例实施例的ESD特性曲线不同 于部分3中传统SCR的ESD特性曲线。
在传统SCR的ESD特性曲线的部分3中，如果电流流入持续或超过 V,,的电压施加在焊盘上的话，这就产生了低阻抗条件。在该条件下，过电 流是可能存在的并且器件成为热击穿，如在曲线A的部分3中不受控电流 增力口所示例的。
相反，在本发明的范例实施例的ESD电路的ESD特性曲线C的部分3 中，开关^各径52a用于防止不受控的电流增加。
如图所示，曲线3C基本上在两种位置、即电流增加的急速返回位置(部 分2)和电压增加的开关部分(部分3)之间交替。如曲线C所示例的，这 些现象中的每一种交替出现并示例了电流流动的路径在传统p叩n SCR和开 关路径之间交替。通过分开EDS或EOS电流的路径，这种交替防止电流拥 挤(crowding)和半导体器件中局部的热损坏。
图7A-7D示例了根据本发明另一范例实施例的静电放电电路。如图7A 中所示例的，静电放电电路可以包括第一导电类型的阱110、例如n型阱和 第二导电类型、例如p型的阱112。
阱112可以进一步包括至少一个第二导电类型、例如p型的开关路径 112a，第二导电类型、例如p型的阱112b以及同样为第二导电类型、例如 p型的阱112c。
阱110可以包括例如n型的第一扩散层114。阱112b可以包括例如p 型的第三扩散层118。阱112c可以包括例如n型的第二扩散层1M和例如p 型的第四扩散层120。
第一扩散层114可以连接第一焊盘124 (如图7B-7D中所示)，例如连 接驱动电压的VoD焊盘。第三扩散层118也可以连接第一焊盘124。
第二扩散层116和第四扩散层120可以连接第二焊盘126(如图7B-7D
中所示)，例如，连接地电压的Vss焊盘。第一至第四扩散层114、 116、 118 和120中的每一个可以包括至少一个接触孔125。
图7B-7D分别示例了图7A的静电放电电路沿i-r、 n-n'和in-nr处的
截面图。如图7A和7D所示，除阱112b和112c以外，第二导电类型的阱 112还可以包括开关路径112a。每个开关路径112a可以具有宽度W，如图 7A和7D中所示例的。
如图7A-7D中所示，静电放电电路可以进一步包括绝缘层105和/或保 护环122。在一个范例实施例中，绝缘层105限定了含有开关路径112a的 有源区。在一个范例实施例中，保护环122为第二导电类型并限定了较低 的电压区，用于把电源引导给第一导电类型的阱110、第二导电类型的阱 U2b和同样为第二导电类型的阱112c中的至少一个。在一个范例实施例中， 较低的电压区有助于保持电压均匀性。
图8A-8C示例了根据本发明另 一范例实施例的静电放电电路。 如图8A中所示例的，静电放电电路可以包括第一导电类型的阱210、 例如n型阱，第二导电类型、例如p型的阱211和第二导电类型、例如p 型的阱212。
阱210可以包括例如n型的第一扩散层214和例如p型的第三扩散层 218。阱212可以包括例如n型的第二扩散层216和例如p型的第四扩散层 220。
第一扩散层214可以连接第一焊盘224 (如图8B-SC中所示)，例如连 接驱动电压的VDD焊盘。第三扩散层218也可以连接第 一焊盘224 。
第二扩散层216和第四扩散层220可以连接第二焊盘226(如图8B-SC 中所示)，例如连接地电压的Vss焊盘。第一至第四扩散层214、 "6、 218 和220中的每一个可以包括至少一个接触孔225。
图8B-8c分别示例了图8A的静电放电电路沿i-r和n-n'处的截面图。
如图8A和8C中所示，第二导电类型的阱212可以包括至少 一个开关路径 212a。每个开关路径212a可以具有宽度W，如图8A和8C中所示例的。
如图8A-8C中所示，静电放电电路可以进一步包括绝缘层205和/或保 护环222。在一个范例实施例中，绝缘层205限定了含有开关路径2]2a的 有源区。在一个范例实施例中，保护环222为第二导电类型并限定了较低 的电压区，用于把电源支配给第一导电类型的阱210和第二导电类型的阱
212中的至少一个。
尽管已说明本发明范例实施例的各种元件具有给定的导电性，但应认 识到，在不脱离本发明的精神和范围的情况下，可以使任何元件的导电性 相反。
结之间切换，但应认识到，在不脱离本发明的精神和范围的情况下，可以 进行在至少两个其它路径之间进行切换。
本领域那些技术人员应明白，在不脱离此处本发明的范围的情况下， 可以对上述的示例性实施例作出其它变化和修改，并且意图使包含在上述 说明书中的全部内容将解释为示例性的而非限制意义。
本美国非临时申请要求在35U.S.C. § 119下于2005年2月7日申请的 韩国专利申请号No. 2005-0011296的优先权，这里引入其全部内容供参考。
权利要求
1、一种使由静电放电事件引起的静电电流耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放电。
2.如权利要求l的方法，其中通过双极晶体管路径交替地使静电电流 放电包括，引导电流流过至少两个双极晶体管，以产生正向反馈条件来形成低阻 抗放电通道，用于分流静电电流。
3.如权利要求2的方法，其中通过电阻器路径交替地使静电电流放电 包括，由于正向反馈条件在叩结附近形成耗尽区，以使电流流过电阻器路径 的至少一个开关路径。
4.如权利要求3的方法，其中通过电阻器路径交替地使静电电流放电 进一步包括，在叩结附近形成完全耗尽区，其切断电流流过电阻器路径的至少 一个 开关路径。
5.如权利要求4的方法，其中通过双极晶体管路径交替地使静电电流 放电进一步包括，响应切断流过电阻器路径的至少 一个开关路径的电流，引导电流再次 流过至少两个双极晶体管。
全文摘要
一种在第一焊盘和第二焊盘之间的静电放电电路，包括一静电放电电路元件，包括双极晶体管路径和电阻器路径，该静电放电电路元件通过双极晶体管路径和电阻器路径交替地使静电电流放电。本发明还涉及一种使由静电放电事件引起的静电电流耗散的方法，包括通过双极晶体管路径和电阻器路径交替地使静电电流放电。
文档编号H02H9/00GK101350348SQ200810108758
公开日2009年1月21日 申请日期2006年1月6日 优先权日2005年2月7日
发明者全灿熙, 张成必, 金汉求 申请人:三星电子株式会社