电源电路及具备电源电路的显示装置的制作方法

专利名称：电源电路及具备电源电路的显示装置的制作方法
技术领域：
本发明涉及电源电路，更详细地说，涉及包括通过电荷泵方式使电源电压升压的 升压部的电源电路和具备这种电源电路的驱动器单片型显示装置。
背景技术：
以往，已知利用电感使电源电压升压的DC-DC变换器。然而，这种DC-DC变换器需 要电感元件，因此不容易小型化，难以作为半导体电路来实现。因此，在便携电话等那样的 便携设备、集成电路中使电源电压升压的情况下，使用由电容器和开关元件构成的电荷泵 电路(例如参照专利文献1 (日本的特开平10-285911号公报))。例如设置在便携电话等中的液晶显示装置中，为了生成用于液晶显示的驱动用 电压(例如要对扫描信号线施加的电压等)而使用电荷泵电路。在这种液晶显示装置 中，在使用作为用多晶硅制成的M0S(Metal Oxide Semiconductor)晶体管的薄膜晶体管 (Thin FilmTransistor)(下面简写为“TFT”)来构成各像素电路的情况下，在形成像素电 路的玻璃基板等绝缘基板上还要形成上述电荷泵电路(例如参照专利文献2(日本的特开 2007-60732 号公报))。专利文献1 日本的特开平10-285911号公报专利文献2 日本的特开2007-60732号公报

发明内容
发明要解决的问题作为构成电荷泵电路的开关元件，多数使用由单晶硅或多晶硅制成的MOS晶体管 等场效晶体管。在该情况下，如果考虑制造成本，则优选仅使用具有N型和P型中的一方导 电型沟道区域的场效晶体管的结构。另外，在用于形成要显示的图像的多个像素电路被形成在绝缘基板上(典型的是 玻璃基板上)的有源矩阵型的显示装置中，仅使用具有N型和P型中的一方导电型的沟道 区域的TFT作为构成各像素电路的开关元件。因此，在利用用于形成构成各像素电路的TFT 的制造工艺将用于驱动上述多个像素电路的电路的至少一部分也形成在同一绝缘基板上 的情况下，即在驱动器单片型显示装置的情况下，优选使用具有与各像素电路的TFT是同 一导电型沟道区域的TFT作为该同一绝缘基板上的驱动电路中的开关元件。例如，在构成 各像素电路的开关元件是N沟道型TFT的情况下，优选仅使用N沟道型TFT作为该同一绝 缘基板上的驱动电路中的开关元件。在该情况下，在用同一制造工艺在该同一绝缘基板上 也形成电荷泵电路时，优选该电荷泵电路中的开关元件也仅使用N沟道型TFT。然而，会产生如下现象当仅使用N沟道型晶体管(M0S晶体管或TFT等)作为开 关元件来构成升压用的电荷泵电路时，在电荷通过导通状态的N沟道型晶体管时，输出侧 的电压会相对于该N沟道型晶体管的输入侧的电压下降该N沟道型晶体管的阈值电压(称 为“阈值降”)。在该情况下，该电荷泵电路就不能使电源电压升压到目标电压。下面，关于这一点，列举专利文献1(日本的特开平10-285911号公报)中记载的现有例即图23所示的电荷泵电路为例进行说明。该现有例的电荷泵电路由作为主泵的升压部51a和作为副泵的驱动部51b构成， 具备第1输入端子和第2输入端子Til、Ti2、输出端子To以及电源端子Tdd，其中，升压部 51a包括作为开关元件的N沟道型晶体管(N沟道型MOS晶体管)Ql Q4和电容器C1、C2， 驱动部51b包括作为开关元件的N沟道型晶体管(N沟道型MOS晶体管)Q5、Q6和电容器 C3、C4。构成升压部51a和驱动部51b的上述N沟道型晶体管Ql Q6、电容器Cl C4、第 1输入端子和第2输入端子Til、Ti2、输出端子To以及电源端子Tdd如图23所示那样连 接，电源端子Tdd被施加5 [V]的电源电压VDD，第1输入端子Til被施加图24所示的第1 时钟信号DCK1，第2输入端子Ti2被施加图24所示的第2时钟信号DCK1B。如图24所示， 第1时钟信号DCKl和第2时钟信号DCKlB是电压在O[V]和5[V] ( = VDD)之间交替且彼 此相反地变化的脉冲信号。基于这种第1时钟信号和第2时钟信号DCK1、DCK1B，利用电容 器Cl、C2使电源电压VDD升压为2倍，该升压后的电压通过N沟道型晶体管Ql或Q2从输 出端子To作为升压电源电压而输出。在图23中，各N沟道型晶体管Ql Q6带有虚线的圆或X符号，虚线的圆表示带 有它的晶体管处于导通状态，虚线的X符号表示带有它的晶体管处于截止状态。另外，各 连接点带有的数字或式表示该连接点的电压。利用这种虚线的圆或X符号、数字或式，图 23的(A)示出第1时钟信号DCKl的电压为O[V]、第2时钟信号DCKlB的电压为5[V]时的 (即图24所示的A期间的)各N沟道型晶体管Ql Q6的导通/截止状态和各连接点的 电压，图23的⑶表示第1时钟信号DCKl的电压为5 [V]、第2时钟信号DCKlB的电压为 O[V]时的(即图24所示的B期间的)各N沟道型晶体管Ql Q6的导通/截止状态和各 连接点的电压。此外，在图23中，各晶体管Ql Q6的源极端子、漏极端子、栅极端子带有 参照符号〃 s〃、‘‘ d〃、‘‘ g〃。在稳定动作状态下，该电荷泵电路交替重复作为图23的(A)所示的状态的A期间 和作为图23的⑶所示的状态的B期间。并且在A期间，从驱动部51b将10[V]的电压作 为控制信号施加到N沟道型晶体管Q2、Q3的栅极端子，并且将5 [V]的电压作为控制信号施 加到N沟道型晶体管Ql、Q4的栅极端子，在B期间，从驱动部51b将5[V]的电压作为控制 信号施加到N沟道型晶体管Q2、Q3，并且将10[V]的电压作为控制信号施加到N沟道型晶体 管Q1、Q4的栅极端子。其结果是，电容器Cl在A期间其一端被施加电源电压VDD( = 5[V]) 而被充电(此时电容器Cl的另一端被施加的电压为0[V])，在B期间，另一端被施加的第1 时钟信号DCKl的电压为5 [V]，由此在电容器Cl的上述一端获得10 [V]的电压。另外，电容 器C2在B期间其一端被施加电源电压VDD( = 5[V])而被充电(此时电容器C2的另一端 被施加的电压为0[V])，在A期间，另一端被施加的第2时钟信号DCKlB的电压为5[V]，由 此在电容器C2的上述一端获得10[V]的电压。这样得到的10[V]的电压作为升压电源电 压在A期间通过N沟道型晶体管Q2从输出端子To输出，在B期间通过N沟道型晶体管Ql 从输出端子To输出。然而，A期间N沟道型晶体管Q2的栅极端子被施加的电压和B期间N沟道型晶体 管Ql的栅极端子被施加的电压均为10[V]，与晶体管Ql、Q2的源极端子的电压相等，因此 会产生阈值降。其结果是，从输出端子To实际输出的电压成为从10[V]降低N沟道型晶体管Ql、Q2的阈值电压Vth后的电压IO-Vth[V](参照图23的㈧和(B))。这样，当仅使用N沟道型晶体管作为开关元件来构成电荷泵电路时，会由于阈值 降而不能升压到目标电压。在使用作为MOS晶体管的一种的TFT作为电荷泵电路的开关元 件的情况下，阈值以及阈值的偏差都比较大，因此其阈值降特别成问题。另一方面，当为了 尽可能升压到接近目标电压的值而减小阈值电压时，会经由要处于截止状态的MOS晶体管 产生电荷的逆流，不能进行稳定的升压动作。因此本发明的目的在于提供一种包括即使仅使用N沟道型晶体管作为开关元件 也不产生阈值降的电荷泵方式的升压部的电源电路。另外，本发明的另一目的在于提供一 种具备这种电源电路的驱动器单片型显示装置。用于解决问题的方案本发明的第1方案是一种使从外部施加的输入电源电压升压的电荷 泵方式的电 源电路，其特征在于具备升压部，其包括充电用电容器以及与该充电用电容器的一端连 接的输入侧开关元件和输出侧开关元件，通过上述输入侧开关元件使施加到上述充电用电 容器的电压升压，通过上述输出侧开关元件输出该升压后的电压作为升压电源电压；和驱 动部，所述驱动部生成使上述输入侧开关元件和输出侧开关元件彼此相反地导通和截止的 控制信号，上述输入侧开关元件和输出侧开关元件均为具有正的阈值电压的N沟道型晶体 管，上述驱动部生成上述控制信号，使得导通上述输出侧开关元件时要施加到上述输出侧 开关元件的上述控制信号的电压比上述升压后的电压至少高出上述阈值电压。本发明的第2方案的特征在于在本发明的第1方案中，还具备电平移位器，所述 电平移位器接收振幅彼此相同、电压彼此相反地变化的第1时钟信号和第2时钟信号，将该 第1时钟信号和第2时钟信号分别变换为振幅比上述第1时钟信号和第2时钟信号的振幅 至少大出上述阈值电压的第3时钟信号和第4时钟信号，上述充电用电容器的另一端被施 加上述第1时钟信号，上述驱动部根据上述第3时钟信号和第4时钟信号，生成相位与上述 第1时钟信号和第2时钟信号分别相同、电压在上述输入电源电压和比上述输入电源电压 大出上述第3时钟信号和第4时钟信号的振幅的电压之间交替且彼此相反地变化的2个脉 冲信号作为构成上述控制信号的第1开关控制信号和第2开关控制信号。本发明的第3方案的特征在于在本发明的第1方案中，上述升压部包括电源端 子，其用于接收上述输入电源电压；第1输入端子和第2输入端子，其用于分别接收振幅彼 此相同、电压相反地变化的第1时钟信号和第2时钟信号；输出端子，其用于输出上述升压 电源电压；作为上述输出侧开关元件的N沟道型晶体管的第1开关元件和第2开关元件；作 为上述输入侧开关元件的N沟道型晶体管的第3开关元件和第4开关元件；作为上述充电 用电容器的第1电容器，其一端通过上述第3开关元件与上述电源端子连接并且通过上述 第1开关元件与上述输出端子连接，另一端与上述第1输入端子连接；以及作为上述充电用 电容器的第2电容器，其一端通过上述第4开关元件与上述电源端子连接并且通过上述第 2开关元件与上述输出端子连接，另一端与上述第2输入端子连接，上述驱动部包括第3 输入端子和第4输入端子，其用于分别接收振幅彼此相同、电压彼此相反地变化的第3时钟 信号和第4时钟信号；作为N沟道型晶体管的第5开关元件和第6开关元件；第3电容器， 其一端通过上述第5开关元件与上述电源端子连接并且与上述第6开关元件的控制端子连 接，另一端与上述第3输入端子连接；以及第4电容器，其一端通过上述第6开关元件与上述电源端子连接并且与上述第5开关元件的控制端子连接，另一端与上述第4输入端子连接，上述第3电容器的上述一端的电压作为构成上述控制信号的第1开关控制信号被施加 到上述第1开关元件和第4开关元件的控制端子，上述第4电容器的上述一端的电压作为 构成上述控制信号的第2开关控制信号被施加到上述第2开关元件和第3开关元件的控制端子。本发明的第4方案的特征在于在本发明的第3方案中，还具备电平移位器，其将 上述第1时钟信号和第2时钟信号变换为振幅比上述第1时钟信号和第2时钟信号的振幅 至少大出上述阈值电压的时钟信号，输出该变换后的时钟信号作为上述第3时钟信号和第 4时钟信号。本发明的第5方案的特征在于在本发明的第4方案中，上述电平移位器将上述第 1时钟信号和第2时钟信号变换为如下时钟信号所述时钟信号以与上述输入电源电压的 基准电位相当的接地电压为基准，电压在绝对值与上述第1时钟信号和第2时钟信号的振 幅均相等的负电压和正电压之间交替变化，输出该变换后的时钟信号作为第3时钟信号和 第4时钟信号，上述第1时钟信号和第2时钟信号是电压在上述输入电源电压和上述接地 电压之间交替变化的信号，上述第3时钟信号和第4时钟信号是电压在绝对值与上述输入 电源电压均相等的负电压和正电压之间交替变化的信号。本发明的第6方案的特征在于在本发明的第5方案中，还具备负侧电源电路，其 包括上述电平移位器，输出绝对值与上述输入电源电压相等的负电压作为负电源电压，上 述负侧电源电路包括接地端子，其用于接收上述接地电压；负输出端子，其用于输出上述 负电源电压；第1时钟输出端子和第2时钟输出端子；作为N沟道型晶体管的第7开关元件 至第12开关元件；第5电容器，其一端通过上述第9开关元件与上述接地端子连接，并且通 过上述第7开关元件与上述负输出端子连接，并且通过上述第11开关元件与上述第1时钟 输出端子连接，另一端与上述第1输入端子和上述第12开关元件的控制端子连接；第6电 容器，其一端通过上述第10开关元件与上述接地端子连接，并且通过上述第8开关元件与 上述负输出端子连接，并且通过上述第12开关元件与上述第2时钟输出端子连接，另一端 与上述第2输入端子和上述第11开关元件的控制端子连接；第1电阻元件，其一端与上述 第1时钟输出端子、上述第8开关元件的控制端子和第9开关元件的控制端子连接，另一端 与上述电源端子连接；以及第2电阻元件，其一端与上述第2时钟输出端子、上述第7开关 元件的控制端子和上述第10开关元件的控制端子连接，另一端与上述电源端子连接，上述 第9开关元件、第10开关元件、第11开关元件、第12开关元件、上述第5电容器、第6电容 器、以及上述第1电阻元件和第2电阻元件构成上述电平移位器，上述第1时钟输出端子和 第2时钟输出端子的电压分别作为上述第3时钟信号和第4时钟信号被施加到上述第3输 入端子和第4输入端子。本发明的第7方案的特征在于在本发明的第1方案中，构成上述升压部和上述驱 动部的开关元件由多晶硅制成。本发明的第8方案的特征在于在本发明的第1方案中，构成上述升压部和上述驱 动部的开关元件是N沟道型薄膜晶体管。本发明的第9方案是一种用于形成要显示的图像的多个像素电路和用于驱动该 多个像素电路的电路的至少一部分被形成在同一基板上的驱动器单片型显示装置，其特征在于具备显示部，其包括上述多个像素电路；电源电路，其是本发明的第1方案至第8方案中的任一方案的电源电路；以及驱动电路，其从上述电源电路接收上述升压电源电压，驱 动上述显示部的驱动电路，上述多个像素电路、上述驱动电路的至少一部分和上述电源电 路形成在同一基板上。本发明的第10方案的特征在于在本发明的第9方案中，构成上述同一基板上形 成的上述多个像素电路、上述驱动电路的至少一部分和上述电源电路的开关元件是N沟道 型薄膜晶体管。发明效果根据本发明的第1方案，在通过输出侧开关元件输出在充电用电容器的一端所获 得的升压后的电压作为升压电源电压时，为了导通作为输出侧开关元件的N沟道型晶体管 而对该N沟道型晶体管的控制端子(栅极端子)施加比该升压后的电压至少高出该N沟道 型晶体管的阈值电压的电压。因此，该N沟道型晶体管不产生阈值降地原样输出该升压后 的电压作为升压电源电压。因此，即使是仅使用N沟道型晶体管作为开关元件的结构，也能 够提供不受N沟道型晶体管的阈值、该阈值的偏差的影响而可靠地输出所希望的升压电源 电压的电源电路。并且，与使用N沟道型晶体管和P沟道型晶体管两者相比，通过仅使用N 沟道型晶体管作为开关元件能够简化制造工序而降低成本。根据本发明的第2方案，利用施加到充电用电容器的另一端的第1时钟信号，在该 充电用电容器的一端获得比输入电源电压高出第1时钟信号的振幅的电压。另一方面，在 电平移位器中，获得振幅比第1时钟信号和第2时钟信号的振幅至少大出N沟道型晶体管 的阈值电压的第3时钟信号和第4时钟信号，在驱动部中，根据该第3时钟信号和第4时钟 信号生成相位与第1时钟信号和第2时钟信号分别相同、电压在输入电源电压和比输入电 源电压大出第3时钟信号和第4时钟信号的振幅的电压之间交替且彼此相反地变化的2个 脉冲信号作为第1开关控制信号和第2开关控制信号。由此，在使作为输出侧开关元件的 N沟道型晶体管导通时施加到其控制端子的电压比输入电源电压与第1时钟信号和第2时 钟信号的振幅的和(升压后的电压)至少高出上述阈值电压。因此，作为输出侧开关元件 的N沟道型晶体管不产生阈值降，比在充电用电容器的一端所获得的升压后的电压即输入 电源电压高出第1时钟信号的振幅的电压被原样输出作为升压电源电压。因此，即使是仅 使用N沟道型晶体管作为开关元件的结果，也能够不受N沟道型晶体管的阈值、该阈值的偏 差的影响，可靠地输出所希望的升压电源电压。此外，在施加振幅与输入电源电压相等、电压彼此相反地变化的2个脉冲信号作 为第1时钟信号和第2时钟信号的情况下，作为外部的电源，只要预备供给输入电源电压的 单一电源，就能使本发明的第2方案的电源电路动作。由此，能够不受N沟道型晶体管的阈 值、该阈值的偏差的影响，可靠地获得所希望的升压电源电压。根据本发明的第3方案，在第1电容器和第2电容器中，充电和升压是交替且彼此 互补地进行的。即，第1电容器的一端所获得的升压后的电压通过第1开关元件输出的动 作状态和第2电容器的一端所获得的升压后的电压通过第2开关元件输出的动作状态交替 重复，在第1电容器和第2电容器中的一方进行升压的情况下，另一方进行充电。这种互补 的升压动作能提高对负载的电流供给能力。另外，使作为输出侧开关元件的第1开关元件和第2开关元件导通时要施加到这些开关元件的控制端子的第1开关控制信号和第2开关控制信号的电压成为比输入电源电压高出第3时钟信号和第4时钟信号的振幅的电压。另一方面，第1电容器和第2电容器 的一端所获得的升压后的电压是比输入电源电压高出第1时钟信号和第2时钟信号的振幅 的电压。因此，要施加到第3输入端子和第4输入端子的第3时钟信号和第4时钟信号的 振幅比第1时钟信号和第2时钟信号的振幅至少大出N沟道型晶体管的阈值电压，由此能 够在输出侧开关元件中避免阈值降。因此，根据本发明的第3方案，在升压部和驱动部中均 仅使用N沟道型晶体管作为开关元件，也能够不受N沟道型晶体管的阈值、该阈值的偏差的 影响，可靠地获得所希望的升压电源电压。根据本发明的第4方案，要施加到第3输入端子和第4输入端子的第3时钟信号 和第4时钟信号作为振幅比第1时钟信号和第2时钟信号的振幅至少大出N沟道型晶体管 的阈值电压的时钟信号从电平移位器输出。由此，在使作为输出侧开关元件的第1开关元 件和第2开关元件导通时要施加到该开关元件的控制端子的第1开关控制信号和第2开关 控制信号的电压成为比输入电源电压与第1时钟信号和第2时钟信号的振幅的和至少高出 N沟道型晶体管的阈值电压的电压。其结果是，能将升压后的电压即相当于输入电源电压与 第1时钟信号和第2时钟信号的振幅的和的电压不产生阈值降地作为升压电源电压输出。根据本发明的第5方案，施加第1时钟信号和第2时钟信号作为电压在输入电源 电压和接地电压之间交替变化的时钟信号，由此，作为电压在绝对值均与输入电源电压相 等的负电压和正电压之间交替变化的时钟信号从电平移位器输出第3时钟信号和第4时钟 信号。根据该第3时钟信号和第4时钟信号，在使作为输出侧开关元件的第1开关元件和 第2开关元件导通时要施加到该开关元件的控制端子的第1开关控制信号和第2开关控制 信号的电压成为与输入电源电压的3倍相当的电压。其结果是，能将升压后的电压即与输 入电源电压的2倍相当的电压不产生阈值降地作为升压电源电压输出。而且，由于施加了 第1时钟信号和第2时钟信号作为电压在输入电源电压和接地电压之间交替变化的时钟信 号，因此只需预备供给输入电源电压的单一电源作为外部的电源即可。根据本发明的第6方案，当将第1时钟信号和第2时钟信号作为电压在输入电源 电压和接地电压之间交替变化的时钟信号分别施加到第1输入端子和第2输入端子时，在 负侧电源电路中，根据该第1时钟信号和第2时钟信号生成第3时钟信号和第4时钟信号 作为电压在绝对值均与输入电源电压相等的负电压和正电压之间交替变化的时钟信号，并 且输出绝对值与输入电源电压相等的负电压作为负电源电压。因此，本发明的第6方案除 了能获得与本发明的第5方案同样的效果之外还能获得负电源电压，因此在需要升压电源 电压和负电源电压两者的电子设备中是有效的。根据本发明的第7方案，在仅使用N沟道型晶体管作为开关元件的情况下也不产 生阈值降，因此能够使用与由单晶硅制成的情况相比阈值较大、该阈值的偏差较大的由多 晶硅制成的N沟道型晶体管，在玻璃基板等绝缘性基板上形成能够可靠地输出希望的升压 电源电压的电源电路。根据本发明的第8方案，在仅使用N沟道型晶体管作为开关元件的情况下也不产 生阈值降，因此能够使用与由单晶硅制成的情况相比阈值较大、该阈值的偏差较大的作为 薄膜晶体管的N沟道型晶体管，在玻璃基板等绝缘性基板上形成能够可靠地输出希望的升 压电源电压的电源电路。
根据本发明的第9方案，在驱动器单片型显示装置中，在同一基板上与多个像素电路和驱动电路的至少一部分一起形成升压用的电源电路，在该电源电路中，能够仅使用N 沟道型晶体管作为开关元件，并且不产生阈值降、可靠地输出希望的升压电源电压。由此， 能实现显示装置的小型化，降低制造成本。根据本发明的第10方案，在驱动器单片型显示装置中，在同一基板上与多个像素 电路和驱动电路的至少一部分一起形成升压用的电源电路，在该电源电路中能够不产生阈 值降、可靠地输出希望的升压电源电压。而且，仅使用N沟道型薄膜晶体管作为构成形成在 同一基板上的多个像素电路、驱动电路的至少一部分和电源电路的开关元件，因此与使用N 沟道型薄膜晶体管和P沟道型薄膜晶体管两者的情况相比，能够以工序数较少的制造工艺 同时形成这些电路，由此能够降低成本。


图1是本发明的一个实施方式的电源电路的概略结构的框图。图2是用于驱动上述实施方式中的正侧电源电路的时钟信号的波形图。图3是表示上述实施方式中的正侧电源电路的结构的电路图。图4是表示上述实施方式中的负侧电源电路的结构的电路图。图5是表示上述实施方式中的正侧电源电路的第1动作状态的图。图6是表示上述实施方式中的正侧电源电路的第2动作状态的图。图7是表示上述实施方式中的正侧电源电路的第3动作状态的图。图8是表示上述实施方式中的正侧电源电路的第4动作状态的图。图9是表示上述实施方式中的正侧电源电路的第5动作状态的图。图10是表示上述实施方式中的正侧电源电路的第6动作状态的图。图11是表示上述实施方式中的负侧电源电路的第1动作状态的图。图12是表示上述实施方式中的负侧电源电路的第2动作状态的图。图13是表示上述实施方式中的负侧电源电路的第3动作状态的图。图14是表示上述实施方式中的负侧电源电路的第4动作状态的图。图15是表示上述实施方式中的负侧电源电路的第5动作状态的图。图16是表示上述实施方式的第1变形例的结构的框图。图17是用于说明上述实施方式的第2变形例的信号波形图。图18是表示上述实施方式的其它变形例的结构的框图。图19是表示上述第2变形例中的正侧电源电路的动作的图(A、B)。图20是表示上述第2变形例中的负侧电源电路的动作的图(A、B)。图21是表示具备上述实施方式的电源电路的驱动器单片型液晶显示装置的结构 的框图。图22是表示上述驱动器单片型液晶显示装置中的像素形成部的电气结构的电路 图。图23是用于说明电荷泵方式的电源电路的现有例的结构和动作的电路图(A、B)。图24是用于驱动上述现有例的电源电路的时钟信号的波形图。附图标记说明
10 薄膜晶体管(TFT) ；11 正侧电源电路；Ila 升压部；lib 驱动部；12 负侧电 源电路；14 电平移位器；100 液晶面板；110 像素阵列；120 源极驱动器(数据信号线驱 动电路)；130:栅极驱动器(扫描信号线驱动电路)；140:CS驱动器(辅助电容线驱动电 路)；150 电源供给部；200 显示控制电路；Til 第1输入端子；Ti2 第2输入端子；Ti3 第3输入端子；Ti4 第4输入端子；To 输出端子；ToN 负输出端子；Tdd 电源端子；Tss 接地端子；Tcol 第1时钟输出端子；Tco2 第2时钟输出端子；Ql Q12 第1 第12N沟 道型晶体管；Cl C6 第1 第6电容器；Rl、R2 第1电阻元件和第2电阻元件；DCK1、 DCKlB 第1时钟信号和第2时钟信号；DCK2、DCK2B 第3时钟信号和第4时钟信号；CG1、 CG2 第1开关控制信号和第2开关控制信号；VDD 电源电压(输入电源电压)；VSS 接地电 压；VOUT 升压电源电压；VoN:负电源电压；Scpw 电源控制信号；VPWl VPW4 电源电压。
具体实施例方式下面参照

本发明的实施方式。<1.结构 >图1是表示本发明的一个实施方式的电源电路的概略结构的框图。该电源电路由 发挥电荷泵方式的升压用电源电路的功能的正侧电源电路11和生成负的电源电压的负侧 电源电路12构成，具备如下外部端子用于分别接收从外部施加的第1时钟信号和第2时 钟信号DCK1、DCKlB的第1输入端子和第2输入端子Til、Τ 2 ；用于接收作为从外部施加 的输入电源电压的正的电源电压VDD的电源端子Tdd;与外部接地线连接，用于接收作为输 入电源电压的基准电位的接地电压VSS的接地端子Tss ；用于输出升压后的电压VOUT(= 2VDD)的输出端子To;以及用于输出所生成的负的电源电压VoN( = -VDD)的负输出端子。正侧电源电路11从外部接收电压在电源电压VDD和接地电压VSS之间交替且彼 此相反地变化的2个脉冲信号作为上述第1时钟信号和第2时钟信号DCK1、DCK1B,并且 从负侧电源电路12接收电压在绝对值与电源电压VDD相等的负电压(-VDD)与电源电压 VDD之间交替且彼此相反地变化的2个脉冲信号作为第3时钟信号和第4时钟信号DCK2、 DCK2B。图2是表示该第1 第4时钟信号DCK1、DCK1B、DCK2、DCK2B的信号波形图。正侧 电源电路11利用这些第1 第4时钟信号00(1、00(18、00(2、00(28，将来自外部的电源电 压VDD升压为2倍，将升压后的电压2VDD作为升压电源电压VOUT从输出端子To输出。负侧电源电路12利用上述第1时钟信号和第2时钟信号DCKl、DCK1B,生成要施 加到正侧电源电路11的上述第3时钟信号和第4时钟信号DCK2、DCK2B,并且生成绝对值 与电源电压VDD相等的负的电压，将所生成的负的电压(-VDD)作为负电源电压VoN从负输 出端子ToN输出。图3是表示正侧电源电路11的结构的电路图，图4是表示负侧电源电路12的结 构的电路图。如图3和图4所示，在本实施方式的电源电路中，使用N沟道型晶体管Ql Q12作为开关元件，不使用P沟道型晶体管。此外，在图3和图4所示的结构中，使用N沟道 型MOS (Metal Oxide Semiconductor 金属氧化物半导体)晶体管作为开关元件，但是，本 实施方式中使用的开关元件不限于MOS晶体管，只要是具有正的阈值电压的N沟道型晶体 管(下面简写为“Nch晶体管”)即可，也可以是其它类型的N沟道型场效晶体管。正侧电源电路11包括利用电荷泵方式使电源电压VDD互补地升压的升压部Ila和生成用于驱动该升压部Ila的第1开关控制信号和第2开关控制信号CG1、CG2的驱动部 lib。升压部Ila除了包括作为外部端子的上述第1输入端子和第2输入端子Til、Ti2、电源端子Tdd以及输出端子To之外，还包括作为输出侧开关元件的Nch晶体管Q1、Q2、作 为输入侧开关元件的Nch晶体管Q3、Q4以及作为充电用电容器的第1电容器和第2电容器 Cl、C2，这些结构元素如图3所示那样连接。即，电容器Cl的一端通过Nch晶体管Q3与电 源端子Tdd连接，并且通过Nch晶体管Ql与输出端子To连接，电容器Cl的另一端与第1 输入端子Til连接。另外，电容器C2的一端通过Nch晶体管Q4与电源端子Tdd连接，并且 通过Nch晶体管Q2与输出端子To连接，电容器C2的另一端与第2输入端予Ti2连接。驱动部lib包括作为开关元件的Nch晶体管Q5、Q6、作为充电用电容器的第3电 容器和第4电容器C3、C4以及作为内部端子的第3输入端子和第4输入端子Ti3、Ti4，这 些结构元素按图3所示那样连接。S卩，电容器C3的一端通过Nch晶体管Q5与电源端子Tdd连接，并且与Nch晶体管 Q6和升压部Ila的Nch晶体管Ql、Q4的栅极端子连接，电容器C3的另一端与第3输入端 子Ti3连接。另外，电容器C4的一端通过Nch晶体管Q6与电源端子Tdd连接，并且与Nch 晶体管Q5和升压部Ila的Nch晶体管Q2、Q3的栅极端子连接，电容器C4的另一端与第4 输入端子Ti4连接。由此，电容器C3的上述一端的电压作为第1开关控制信号CGl被施加 到升压部Ila的Nch晶体管Q1、Q4的栅极端子，电容器C4的上述一端的电压作为第2开关 控制信号CG2被施加到升压部Ila的Nch晶体管Q2、Q3的栅极端子。负侧电源电路12除了包括作为外部端子的电源端子Tdd、接地端子Tss以及负输 出端子ToN之外，还包括作为开关元件的Nch晶体管Q7 Q12、作为充电用电容器的第5电 容器和第6电容器C5、C6、第1电阻元件和第2电阻元件Rl、R2以及作为内部端子的第1 时钟输出端子和第2时钟输出端子TC01、TC02，这些结构元素如图4所示那样连接。即，电容器C5的一端通过Nch晶体管Q9与接地端子Tss连接，并且通过Nch晶体 管Q7与负输出端子ToN连接，电容器C5的另一端与上述第1输入端子Til和Nch晶体管 Q12的栅极端子连接。另外，电容器C6的一端通过Nch晶体管QlO与接地端子Tss连接， 并且通过Nch晶体管Q8与负输出端子ToN连接，电容器C6的另一端与上述第2输入端子 Τ 2和Nch晶体管Qll的栅极端子连接。并且，电容器C5的上述一端通过Nch晶体管Qll 与第1时钟输出端子Tcol连接，电容器C6的上述一端通过Nch晶体管Q12与第2时钟输 出端子Tco2连接。另外，第1时钟输出端子Tcol通过第1电阻元件Rl与电源端子Tdd连接，第2时 钟输出端子Tco2通过第2电阻元件R2与电源端子Tdd连接。并且，第1时钟输出端子Tcol 与上述正侧电源电路11中的驱动部lib的第3输入端子Ti3直接连接，第1时钟输出端子 Tcol的电压作为第3时钟信号DCK2被施加到驱动部lib的电容器C3的上述另一端。并 且，第2时钟输出端子Tco2与上述正侧电源电路11中的驱动部lib的第4输入端子Ti4 直接连接，第2时钟输出端子Tco2的电压作为第4时钟信号DCK2B被施加到驱动部lib的 电容器C4的上述另一端(参照图1)。<2.正侧电源电路的动作〉其次，参照图5 图10来说明本实施方式中的正侧电源电路11的动作。在图5 图10中，晶体管Ql Q6带有虚线的圆或X符号，虚线的圆表示带有它的晶体管为导通状态，虚线的X符号表示带有它的晶体管为截止状态。另外，各连接点带有的数字或式表示 该连接点的电压。在此，连接点与仅着眼于连接关系来表现电路的图的节点相当，下面将电 路中的连接点称为“节点”。此外，下面说明电源电压VDD为5[V]、接地电压VSS为0[V]的 情况。并且，在图5 图10中，各晶体管Ql Q6的源极端子、漏极端子、栅极端子分别带 有参照符号"s"、“ d"、“ g"。用于正侧电源电路11的动作说明的以上表现方法、前 提，在后述的负侧电源电路12的动作说明、变形例的动作说明中也是相同的(参照图11 图15、图19、图20)。此外，下面在用数值、式表示电压时，单位为伏特，表示作为单位的伏特 的"[V]"在不需要时会省略。另外，下面用附图标记"Vth"表示作为构成所说明的电路 的开关元件的Nch晶体管的阈值电压(Vth > 0)。首先，考虑电源接通前的正侧电源电路11的状态。此时，VDD = VSS = 0，生成第 1时钟信号和第2时钟信号DCK1、DCK1B的外部电路未动作，所有节点的电位为0[V](电容 器Cl C4也未被充电)。即，用表示信号的"DCK1"等的附图标记来表示该信号所施加 的节点的电位(或者以接地点为基准的电压)，则成为DCKl = DCKlB = 0，DCK2 = DCK2B = 0，VOUT = 0。在此，DCK2和DCK2B表示负侧电源电路12中的第1时钟输出端子和第2时钟输 出端子Tcol、Tco2的电压，在初始状态下为0[V](参照后述的负侧电源电路12的动作说 明)。在该初始状态下，晶体管Ql Q6均为截止状态。图5表示刚对上述初始状态的正侧电源电路11接通电源后的动作状态(下面称 为“第1动作状态”)。其中，生成第1时钟信号和第2时钟信号DCK1、DCK1B的外部电路未 动作，成为DCKl = DCKlB = 0，DCK2 = DCK2B = 0。在该第1动作状态下，Nch晶体管Ql Q6的栅极端子的电压均为0 [V]，与这些栅 极端子对应的节点以外的节点的电压为ο [V]或5 [V]，因此Nch晶体管Ql Q6均仍为截止 状态。图6表示生成第1时钟信号和第2时钟信号DCKl、DCKlB的外部电路刚开始动作 后(时钟动作刚开始后)的正侧电源电路11的动作状态(下面称为“第2动作状态”)。因 此，VDD = 5，VSS = 0。其中，第1时钟信号和第2时钟信号DCK1、DCK1B处于图2所示的A 期间的状态。此时，如后述那样，图2所示的第3时钟信号和第4时钟信号DCK2、DCK2B从 负侧电源电路12分别被施加到第3输入端子和第4输入端子Ti3、Ti4。在时钟动作刚开 始后的A期间，如图2所示，成为DCKl = 0，DCKlB = 5，DCK2 = _5，DCK2B = 5。DCK2B = 5的电压通过电容器C4被施加到晶体管Q2、Q3、Q5的栅极端子(g)和晶 体管Q6的漏极端子(d)。由此，晶体管Q2、Q3、Q5成为导通状态。然而，该晶体管Q2、Q3、 Q5的漏极端子(d)的电压成为比作为这些源极端子(s)的电压的5[V]低了其阈值电压Vth 的值。即，在Nch晶体管Q2、Q3、Q5中发生阈值降。另外，在刚从第1动作状态变为第2动作状态后，DCK2 = _5的电压被施加到第3 输入端子Ti3，因此，虽然晶体管Q5的漏极端子(d)的电压也会下降，但是通过导通状态的 晶体管Q5从电源端子Tdd向电容器C3供给电荷，由此晶体管Q5的漏极端子(d)的电压会上升。然而，如上所述会产生阈值降，因此结果是晶体管Q5的漏极端子(d)的电压成为5-Vth[V]。同样，晶体管Q2和Q3的漏极端子(d)的电压也成为5-Vth[V]。当晶体管Q5的 漏极端子⑷的电压为5-Vth[V]时，5-Vth[V]的电压被施加到晶体管Q1、Q4、Q6的栅极端 子。另一方面，考虑到晶体管Q2、Q3、Q5为导通状态，如图6所示，这些晶体管Ql、Q4、Q6的 源极端子(s)和漏极端子(d)的电压为5-Vth[V]或5[V]。因此，Nch晶体管Q1、Q4、Q6仍 为截止状态。图7表示上述第2动作状态下的A期间之后的B期间的正侧电源电路11的动作 状态(下面称为“第3动作状态”)。在该B期间内，如图2所示，成为DCKl = 5，DCKlB = 0，DCK2 = 5，DCK2B = -5。因此，当从A期间变为B期间而成为第3动作状态时，第3时钟信号DCK2的电压 从_5[V]上升到5[V]，因此晶体管Q5的漏极端子(d)和晶体管Q6的栅极端子(g)的电压 也从5-Vth[V]上升到15-Vth[V]。另外，随着从A期间变为B期间，第4时钟信号DCK2B的 电压从5 [V]下降到-5 [V]，因此晶体管Q6的漏极端子(d)和晶体管Q5的栅极端子(g)的 电压也暂时从5 [V]下降到_5 [V]。由此，晶体管Q5成为截止状态，晶体管Q6成为导通状 态。当晶体管Q6成为导通状态时，从电源端子Tdd通过晶体管Q6向电容器C4供给电荷， 由此晶体管Q6的漏极端子(d)成为与电源电压VDD相等的电压即5[V]。因此，晶体管Q2、 Q3、Q5的栅极端子(g)的电压也成为5 [V]。此时，晶体管Q5为截止状态，因此其漏极端子 (d)的电压仍维持在15-Vth[V]，该15-Vth[V]的电压也被施加到晶体管Q1、Q4的栅极端子 (g)。另一方面，随着A期间变为B期间，第1时钟信号DCKl的电压从0 [V]上升到5 [V]， 因此晶体管Ql的源极端子(s)和晶体管Q3的漏极端子(d)的电压也从5-Vth[V]上升到 IO-Vth [V]。如上所述，对晶体管Ql的栅极端子(g)施加15-Vth[V]，对晶体管Q3的栅极端 子(g)施加5 [V]，因此作为输出侧开关元件的晶体管Ql成为导通状态，作为输入侧开关元 件的晶体管Q3成为截止状态。在此，即使晶体管Ql、Q2等是使用多晶硅的薄膜晶体管，阈 值电压Vth也不过2 3[V]左右。因此，晶体管Q 1的栅极、源极间的电压为(15-Vth) - (IO-Vth) = 5 [V]，充分高于阈值电压Vth。因此，在作为输出侧开关元件的晶体管Ql中不产生阈值 降，输出端子To的电压为10-Vth。另夕卜，随着从A期间变为B期间，第2时钟信号DCKlB的电压从5 [V]下降到0 [V]， 因此晶体管Q2的源极端子(s)和晶体管Q4的漏极端子(d)的电压也暂时从5[V]下降到 0[V]。然而，作为输入侧开关元件的晶体管Q4由于如上所述15-Vth[V]的电压被施加到其 栅极端子(g)而成为导通状态。由此，从电源端子Tdd通过晶体管Q4向电容器C2供给电 荷，因此晶体管Q4的漏极端子(d)和晶体管Q2的源极端子(s)成为与电源电压VDD相等 的电压即5 [V]。此时晶体管Q2的栅极端子(g)、源极端子(S)、漏极端子(d)的电压分别为 5 [V]、5 [V]、10-Vth [V]，因此作为输出侧开关元件的晶体管Q2成为截止状态。图8表示上述第3动作状态的B期间之后的A期间的正侧电源电路11的动作状 态(下面称为“第4动作状态”)。当从B期间变为A期间而成为第4动作状态时，第3时钟 信号00(2的电压从5[幻下降到_5 [V]，因此晶体管Q5的漏极端子(d)和晶体管Q6的栅极 端子(g)的电压也暂时从15-Vth [V]下降到5-Vth[V]。另外，随着B期间变为A期间，第4时钟信号DCK2B的电压从_5[V]上升到5[V]，因此晶体管Q6的漏极端子(d)和晶体管Q5 的栅极端子(g)的电压也从5 [V]上升到15 [V]。由此，晶体管Q5成为导通状态，晶体管Q6 成为截止状态。当晶体管Q5成为导通状态时，从电源端子Tdd通过晶体管Q5向电容器C3 供给电荷，由此晶体管Q5的漏极端子(d)成为与电源电压VDD相等的电压即5[V]。因此， 晶体管Ql、Q4、Q6的栅极端子(g)的电压也成为5[V]。此时，晶体管Q6成为截止状态，因 此其漏极端子(d)的电压原样维持15[V]，该15[V]的电压也被施加到晶体管Q2、Q3的栅 极端子(g)。另一方面，随着从B期间变为A期间，第2时钟信号DCKlB的电压从0 [V]上升到5[V]，因此晶体管Q2的源极端子(s)和晶体管Q4的漏极端子(d)的电压也从5[V]上升到 10 [V]。如上所述对晶体管Q2的栅极端子(g)施加15 [V]，对晶体管Q4的栅极端子(g)施 加5 [V]，因此作为输出侧开关元件的晶体管Q2成为导通状态，作为输入侧开关元件的晶体 管Q4成为截止状态。此时，Nch晶体管Q2的栅极、源极间的电压为15-10 = 5 [V]，充分高 于阈值电压Vth。因此，作为输出侧开关元件的晶体管Q2不发生阈值降，输出端子To的电 压为10 [V]。另外，随着从B期间变为A期间，第1时钟信号DCKl的电压从5[V]下降到0[V]， 因此晶体管Ql的源极端子(s)和晶体管Q3的漏极端子(d)的电压也暂时从10-Vth[V]下 降到5-Vth[V]。然而，作为输入侧开关元件的晶体管Q3由于如上所述15[V]的电压被施加 到其栅极端子(g)而成为导通状态。由此，从电源端子Tdd通过晶体管Q3向电容器Cl供 给电荷，因此晶体管Q3的漏极端子(d)和晶体管Ql的源极端子(s)成为与电源电压VDD 相等的电压即5 [V]。此时晶体管Ql的栅极端子(g)、源极端子(S)、漏极端子(d)的电压分 别为5 [V]、5 [V]、10 [V]，作为输出侧开关元件的晶体管Q2成为截止状态。图9表示上述第4动作状态的A期间之后的B期间的正侧电源电路11的动作状 态(下面称为“第5动作状态”)。当从A期间变为B期间而成为第5动作状态时，第3时 钟信号00(2的电压从-5[幻上升到5 [V]，因此晶体管Q5的漏极端子(d)和晶体管Q6的栅 极端子(g)的电压也从5[V]上升到15[V]。另外，随着从A期间变为B期间，第4时钟信号 DCK2B的电压从5[V]下降到_5[V]，因此晶体管Q6的漏极端子(d)和晶体管Q5的栅极端子 (g)的电压也从15 [V]下降到5 [V]。由此，晶体管Q5成为截止状态，晶体管Q6成为导通状 态。并且，晶体管Q5的漏极端子(d)和晶体管Q6的栅极端子(g)的电压原样维持15[V]， 并且晶体管Q6的漏极端子(d)和晶体管Q5的栅极端子(g)的电压原样维持5[V]。因此， 在升压部Ila中，被分别对晶体管Q1、Q4的栅极端子(g)施加15[V]，对晶体管Q2、Q3的栅 极端子(g)施加5[V]。另一方面，随着从A期间变为B期间，第1时钟信号DCKl的电压从0[V]上升到 5[V]，因此晶体管Ql的源极端子(s)和晶体管Q3的漏极端子(d)的电压也从5[V]上升到 10 [V]。如上所述，对晶体管Ql的栅极端子(g)施加15[幻，对晶体管03的栅极端子(g)施 加5 [V]，因此作为输出侧开关元件的晶体管Ql成为导通状态，作为输入侧开关元件的晶体 管Q3成为截止状态。此时，Nch晶体管Ql的栅极、源极间的电压为15-10 = 5 [V]，充分高 于阈值电压Vth。因此，作为输出侧开关元件的晶体管Ql不产生阈值降，输出端子To的电 压为10 [V]。另外，随着从A期间变为B期间，第2时钟信号DCK IB的电压从5[V]下降到0[V]，因此晶体管Q2的源极端子(s)和晶体管Q4的漏极端子(d)的电压也从10[V]下降到5[V]。另一方面，作为输入侧开关元件的晶体管Q4由于如上所述15[V]的电压被施加到其栅极端 子(g)而成为导通状态。由此，电源电压VDD( = 5[V])通过晶体管Q4而被施加到电容器 C2，电容器C2维持充电为5[V]的状态。此时晶体管Q2的栅极端子(g)、源极端子(s)、漏 极端子⑷的电压分别为5[V]、5[V]、10[V]，因此作为输出侧开关元件的晶体管Q2成为截 止状态。图10表示上述第5动作状态的B期间之后的A期间的正侧电源电路11的动作状 态(下面称为“第6动作状态”)。当从B期间变为A期间而成为第6动作状态时，第3时 钟信号00(2的电压从5[幻下降到_5 [V]，因此晶体管Q5的漏极端子(d)和晶体管Q6的栅 极端子(g)的电压也从15[V]下降到5[V]。另外，随着从B期间变为A期间，第4时钟信 号DCK2B的电压从_5[V]上升到5[V]，因此晶体管Q6的漏极端子(d)和晶体管Q5的栅极 端子(g)的电压也从5 [V]上升到15 [V]。由此，晶体管Q5成为导通状态，晶体管Q6成为 截止状态。并且，晶体管Q5的漏极端子(d)和晶体管Q6的栅极端子(g)的电压原样维持 5[V]，并且晶体管Q6的漏极端子(d)和晶体管Q5的栅极端子(g)的电压原样维持15[V]。 因此，在升压部Ila中，对晶体管Q1、Q4的栅极端子(g)施加5[V]，对晶体管Q2、Q3的栅极 端子(g)施加15[V]。另一方面，随着从B期间变为A期间，第2时钟信号DCKlB的电压从0[V]上升到 5[V]，因此晶体管Q2的源极端子(s)和晶体管Q4的漏极端子(d)的电压也从5[V]上升到 10 [V]。如上所述，对晶体管Q2的栅极端子(g)施加15 [V]，对晶体管Q4的栅极端子(g)施 加5 [V]，因此作为输出侧开关元件的晶体管Q2成为导通状态，作为输入侧开关元件的晶体 管Q4成为截止状态。此时，Nch晶体管Q2的栅极、源极间的电压为15-10 = 5[V]，充分高 于阈值电压Vth。因此，作为输出侧开关元件的晶体管Q2不产生阈值降，输出端子To的电 压为10 [V]。另外，随着从B期间变为A期间，第1时钟信号DCK 1的电压从5[V]下降到0[V]， 因此晶体管Ql的源极端子(s)和晶体管Q3的漏极端子(d)的电压也从10 [V]下降到5 [V]。 如上所述，对晶体管Q3的栅极端子(g)施加15[V]，因此作为输入侧开关元件的晶体管Q3 成为导通状态。由此，电源电压VDD( = 5[V])通过晶体管Q3被施加到电容器Cl，电容器 Cl原样维持充电为5[V]的状态。此时晶体管Ql的栅极端子(g)、源极端子(S)、漏极端子 (d)的电压分别为5[幻、5[幻、10[幻，作为输出侧开关元件的晶体管01成为截止状态。此后，正侧电源电路11进行交替重复图10所示的第6动作状态和图9所示的第5 动作状态的稳定动作。并且，在与第6动作状态对应的A期间，第1电容器Cl通过晶体管 Q3被施加电源电压VDD( = 5[V])而被充电，并且第2电容器C2的一端获得的升压后的电 压(=10[V])通过晶体管Q2从输出端子To输出。另外，在与第5动作状态对应的B期间， 第2电容器C2通过晶体管Q4被施加电源电压VDD ( = 5 [V])而被充电，并且第1电容器Cl 的一端获得的升压后的电压(=10[V])通过晶体管Ql从输出端子To输出。在稳定动作 下，通过这种第5动作状态和第6动作状态交替重复的互补的升压所获得的电压2VDD(= 10[V])会不产生阈值降地从输出端子To作为升压电源电压VOUT而输出。<3.负侧电源电路的动作〉下面，参照图11 图15来说明本实施方式中的负侧电源电路12的动作。如上所述，用于负侧电源电路12的动作说明的附图中的表现方法(表示晶体管的导通状态、截止 状态的虚线的圆、X符号等)、前提(电源电压VDD的值等)与用于正侧电源电路11的动 作说明的表现方法、前提是相同的。首先，考虑电源接通前的负侧电源电路12的状态。此时，VDD = VSS = 0，生成第 1时钟信号和第2时钟信号DCK1、DCK1B的外部电路未动作，所有节点的电位为0[V](电容 器C5、C6也未被充电)。即，当表示信号的"DCK1"等的附图标记也表示该信号所施加的 节点的电位(或者将接地点作为基准的电压)时，则成为DCKl = DCKlB = 0，DCK2 = DCK2B = 0，VoN = 0。在此DCK2 = DCK2B = 0意味着第1时钟输出端子和第2时钟输出端子Tcol、Tco2 的电压为O [V]，因此，此时正侧电源电路11的第3输入端子和第4输入端子Ti3、Ti4的电 压也为O [V]。在该初始状态下，晶体管Q7 Q12均为截止状态。图11表示上述初始状态的负侧电源电路12刚接通电源后的动作状态(下面称 为“第1动作状态”)。因此，VDD = 5，VSS = O。其中，生成第1时钟信号和第2时钟信号 DCKU DCKlB的外部电路未动作，为DCKl = DCKlB = O。在该第1动作状态下，在Nch晶体 管Qll、Q12中，其栅极端子的电压均为O[V]，因此处于截止状态。该晶体管Qll、Q12的漏 极端子(d)分别通过第1电阻元件和第2电阻元件R1、R2与电源端子Tdd连接。在此，第1 电阻元件和第2电阻元件R1、R2具有比晶体管Q11、Q12的导通电阻足够大的电阻值，发挥 上拉电阻的功能。因此，这些晶体管Q11、Q12的漏极端子(d)的电压均为5[V]，成为DCK2 =DCK2B = 5。该5[V]的电压被施加到晶体管Q7 QlO的栅极端子(g)。另一方面，晶体 管Q7 QlO的源极端子(s)和漏极端子(d)的电压均为0[V]。因此，该晶体管Q7 QlO 均为导通状态。图12表示生成第1时钟信号和第2时钟信号DCK1、DCK1B的外部电路刚开始动作 后的负侧电源电路12的动作状态(下面称为“第2动作状态”)。其中，第1时钟信号和第 2时钟信号DCKl、DCKlB处于图2所示的A期间的状态。此时，DCKl = 0，DCKlB = 5，这些 第1时钟信号和第2时钟信号DCK1、DCK1B的电压分别被施加到晶体管Q12、Q11的栅极端 子(g)。因此，晶体管Q12仍为截止状态，而晶体管Qll成为导通状态。由此，晶体管Qll的 漏极端子⑷的电压为0[V]即DCK2 = 0。此外，当晶体管Qll成为导通状态时，从电源端 子Tdd通过第1电阻元件Rl和晶体管Qll向电容器C5供给电荷，但是，由于电阻元件Rl 的电阻值和电容器C5的电容值的积(或基于该积的时间常数)足够大，因此可以认为在图 2所示的A期间内(第1时钟信号和第2时钟信号DCK1、DCK1B的半周期内)维持DCK2 = 0的状态。在此，随着从第1动作状态变为第2动作状态，第2时钟信号DCKlB的电压从0 [V] 上升到5 [V]，因此晶体管QlO的漏极端子(d)的电压也暂时从0 [V]上升到5 [V]。然而，晶 体管QlO仍为导通状态，因此晶体管QlO的漏极端子(d)的电压回到0[V]。另一方面，晶 体管Qll的漏极端子⑷的电压即第3时钟信号DCK2的电压如上所述为0[V]，因此晶体 管Q8、Q9由于它们的栅极端子(g)被施加0[V]而成为截止状态。此外，晶体管Q7仍为导 通状态。图13表示上述第2动作状态的A期间之后的B期间的负侧电源电路12的动作状 态(下面称为“第3动作状态”)。在该B期间，如图2所示，为DCKl = 5，DCKlB = 0。该第1时钟信号和第2时钟信号DCK1、DCKlB的电压分别施加到晶体管Q12、Q11的栅极端子 (g)，因此晶体管Q12成为导通状态，晶体管Qll成为截止状态。当晶体管Qll成为截止状 态时，第1电阻元件Rl发挥上拉电阻的功能，该晶体管Qll的漏极端子(d)的电压即第3 时钟信号00(2电压为5[幻。该5[V]的电压被施加到晶体管Q8、Q9的栅极端子(g)。另一方面，随着从A期间变为B期间，第2时钟信号DCKlB的电压从5 [V]下降 到0[v]，因此晶体管Q12的源极端子(S)的电压即电容器C6—端的电压也从0[V]下降 到-5 [V]。该晶体管Q12如上所述成为导通状态，因此晶体管Q12的漏极端子(d)的电压即 第4时钟信号DCK2B的电压也为-5 [V]。晶体管Q7、Q10的栅极端子(g)也被施加该_5[V] 的电压，晶体管Q7、QlO也成为截止状态。此外，当晶体管Q12成为导通状态时，电源端子 Tdd通过第2电阻元件R2和晶体管Q12向电容器C6供给电荷，但是，电阻元件R2的电阻值 和电容器C6的电容值的积(或基于该积的时间常数)足够大，另外，晶体管QlO由于其栅 极端子(g)被施加-5 [V]的电压而成为截止状态。因此，能够认为在图2所示的B期间内 (第1时钟信号和第2时钟信号DCK1、DCKlB的半周期内)维持DCK2B = -5的状态。另一方面，随着从A期间变为B期间，第1时钟信号DCKl的电压从0[V]上升到 5 [V]，因此晶体管Q9的漏极端子(d)的电压即电容器C5—端的电压也暂时从0 [V]上升到 5[V]。然而，晶体管Q9由于其栅极端子(g)被施加5[V]而成为导通状态，因此电容器C5 的该一端的电压回到0[V]。晶体管Q8由于其栅极端子(g)和源极端子(s)分别被施加5[V]和_5[V]而成为 导通状态。其结果是，电容器C6的一端通过晶体管Q8与负输出端子ToN导通连接，负输出 端子ToN的电压为-5 [V]。图14表示上述第3动作状态的B期间之后的A期间的负侧电源电路12的动作状 态(下面称为“第4动作状态”)。当从B期间变为A期间而成为第4动作状态时，第1时钟 信号DCKl的电压从5 [V]下降到O [V]，因此晶体管Q 12的栅极端子(g)的电压从5 [V]下 降到0[V]，晶体管Q7、Q11的源极端子(s)的电压也从0[V]下降到_5[V]。另外，随着从B 期间变为A期间，第2时钟信号DCKlB的电压从O [V]上升到5 [V]，因此晶体管Ql 1的栅极端 子(g)的电压也从O [V]上升到5[V]，晶体管Q8、Q12的源极端子(s)的电压从_5[V]上升 到0[V]。这样，晶体管Qll由于其栅极端子(g)和源极端子(s)分别被施加5[V]和-5[V] 而成为导通状态，晶体管Q12由于其栅极端子(g)和源极端子(s)都被施加0[V]而成为截 止状态。随着晶体管Q12成为截止状态，第2电阻元件R2发挥上拉电阻的功能，该晶体管 Q12的漏极端子(d)的电压即第4时钟信号DCK2B的电压为5[V]。该5[V]的电压被施加 到晶体管Q7、QlO的栅极端子(g)。另一方面，随着晶体管Qll成为导通状态，晶体管Qll的漏极端子(d)的电压即第 3时钟信号DCK2的电压与晶体管Qll的源极端子(s)的电压相等而成为_5[V]。该_5[V] 的电压也被施加到晶体管Q8、Q9的栅极端子(g)，晶体管Q8、Q9成为截止状态。此外，电阻 元件Rl的电阻值和电容器C5的电容值的积(或基于该积的时间常数)足够大，因此即使 晶体管Qll成为导通状态，在图2所示的A期间内也维持DCK2 = -5的状态。如上所述，晶体管Q7的栅极端子(g)和源极端子(s)分别被施加5 [V]和_5[V]， 由此成为导通状态。其结果是，电容器C5的一端通过晶体管Q7与负输出端子ToN导通连接，负输出端子ToN的电压为-5 [V]。如上所述，晶体管QlO的栅极端子(g)和源极端子(s)分别被施加5 [V]和O [V]， 由此成为导通状态。其结果是，电容器C6的一端通过晶体管QlO与接地端子Tss导通连接， 成为O[V]。图15表示上述第4动作状态下的A期间之后的B期间的负侧电源电路12的动作 状态(下面称为“第5动作状态”)。当从A期间变为B期间而成为第5动作状态时，第1时 钟信号DCKl的电压从O [V]上升到5 [V]，因此晶体管Q12的栅极端子(g)的电压也从O [V] 上升到5[V]，晶体管Q7、Q11的源极端子(s)的电压从_5[V]上升到0[V]。另外，随着从A 期间变为B期间，第2时钟信号DCKlB的电压从5[V]下降到0[V]，因此晶体管Qll的栅极 端子(g)的电压也从5[V]下降到0[V]，晶体管Q8、Q12的源极端子(s)的电压从O[V]下 降到_5[V]。这样，在晶体管Qll中，由于其栅极端子(g)和源极端子(s)都被施加0[V] 而变成截止状态，在晶体管Q12中，由于其栅极端子(g)和源极端子(s)被分别施加5[V] 和_5[V]而变成导通状态。随着晶体管Qll成为截止状态，第1电阻元件Rl发挥上拉电阻的功能，该晶体管 Qll的漏极端子⑷的电压即第3时钟信号DCK2的电压为5[V]。该5[V]的电压被施加到 晶体管Q8、Q9的栅极端子(g)。另一方面，随着晶体管Q 12成为导通状态，晶体管Q12的漏极端子(d)的电压即 第4时钟信号DCK2B的电压与晶体管Q12的源极端子(s)的电压相等，成为_5 [V]。该-5 [V] 的电压也被施加到晶体管Q7、Q10的栅极端子(g)，晶体管Q7、Q10成为截止状态。此外，电 阻元件R2的电阻值和电容器C6的电容值的积(或基于该积的时间常数)足够大，因此即 使晶体管Q12成为导通状态，在图2所示的B期间内也维持DCK2B = -5的状态。如上所述，晶体管Q8的栅极端子(g)和源极端子(s)分别被施加5 [V]和_5[V]， 由此变成导通状态。其结果是，电容器C6的一端通过晶体管Q8与负输出端子ToN导通连 接，负输出端子ToN的电压为-5 [V]。如上所述，晶体管Q9的栅极端子(g)和源极端子(s)分别被施加5 [V]和O [V]，由 此变成导通状态。其结果是，电容器C5的一端通过晶体管Q9与接地端子Tss导通连接，成 为 0[V]。此后，负侧电源电路12进行交替重复图14所示的第4动作状态和图15所示的第5 动作状态的稳定动作。并且，在与第4动作状态对应的A期间，电容器C6的一端通过晶体管 QlO被施加接地电压VSS( = 0[V])并且另一端被施加DCK1B( = 5[V])从而被充电，电容器 C5的一端获得的负电压( = _5[V])通过晶体管Q7从负输出端子ToN输出。另外，在与第 5动作状态对应的B期间，电容器C5的一端通过晶体管Q9被施加接地电压VSS( = 0[V]) 并且另一端被施加DCKl ( = 5[V])从而被充电，电容器C6的一端获得的负电压( = -5[V]) 通过晶体管Q8从负输出端子ToN输出。在这种稳定动作中，如图2所示，负侧电源电路12将电压水平在A期间为_5[V]、在B期间为5 [V]的脉冲信号作为第3时钟信号DCK2从第1时钟输出端子Tcol输出，并且 将电压水平在A期间为5 [V]、在B期间为-5 [V]的脉冲信号、即相对于第3时钟信号DCK2 电压相反地变化的脉冲信号作为第4时钟信号DCK2B从第2时钟输出端子Tco2输出。这 些第3时钟信号和第4时钟信号DCK2、DCK2B如上所述用于在正侧电源电路11中生成升压电源电压2VDD。<4.效果〉根据上述本实施方式，使构成正侧电源电路11的升压部Ila的作为开关元件的 Nch晶体管Ql Q4导通时，对这些栅极端子施加电源电压VDD( = 5[V])的3倍大小的 电压3VDD( = 15 [V]),因此能够在Nch晶体管Ql、Q2中不产生阈值降地将升压后的电压 2VDD作为升压电源电压VOUT从输出端子To输出。S卩，如图3和图4所示，即使是仅使用 N沟道型晶体管作为开关元件的结构，也能够不产生阈值降地使电源电压升压。因此，与 CMOS (Complementary MetalOxide Semiconductor 互补金属氧化物半导体)结构等那样需 要N沟道型晶体管和P沟道型晶体管两者的结构相比，能提供通过简化制造工序来抑制成 本、并且不受阈值和阈值的偏差影响、可靠地输出所希望的升压电源电压的电源电路。另外，在本实施方式中，为了驱动正侧电源电路11，需要电压在绝对值与电源电压 VDD相等的负电压即-VDD( = -5[V])和电源电压VDD( = 5[V])之间交替且彼此相反地变 化的第3时钟信号和第4时钟信号DCK2、DCK2B，这些第3时钟信号和第4时钟信号DCK2、 DCK2B是在负侧电源电路12中从电源电压VDD获得负电源电压(-VDD)时生成的(参照图 1、图14、图15)。因此，根据上述实施方式，例如在像液晶显示装置那样需要升压电源电压 2VDD和负电源电压(-VDD)两者的电子设备中能低成本地紧凑地实现电源电路。并且，在上述实施方式中，为了生成升压电源电压(2VDD)和负电源电压(-VDD)而 应从外部供给的电源电压最好是单一电源电压VDD，要从外部供给的信号也最好只是与该 电源电压VDD对应的振幅的时钟信号DCK1、DCK1B。该特征有助于使采用本实施方式的电 源电路的电子设备的与电源有关的结构简化。<5.变形例〉<5.1第1变形例〉在上述实施方式中，能够得到升压电源电压(2VDD)和负电源电压(-VDD)两者，但 是在不需要生成负电源电压的情况下，只要使用负侧电源电路12中除了晶体管Q7、Q8以 及负输出端子ToN以外的部分12a来代替负侧电源电路12即可。从图4可知，能够将该 部分12a视为电平移位器，所述电平移位器将电压在电源电压VDD( = 5[V])和接地电压 VSS( = O[V])之间交替且彼此相反地变化的信号DCK1、DCKlB变换成电压在负电源电压 ("VDD( = -5[V]))和电源电压VDD( = 5[V])之间交替且彼此相反地变化的第3时钟信号 和第4时钟信号DCK2、DCK2B。图16是表示使用了这种电平移位器12a的电源电路即上述实施方式的第1变形 例的框图。该第1变形例是在图1所示的上述实施方式中用电平移位器12a(参照图4)置 换了负侧电源电路12的结构。根据这种第1变形例，能提供除了不能获得负电源电压这一 点以外，具有与上述实施方式相同效果的电源电路。<5. 2第2变形例〉在上述实施方式中，生成从外部施加的电源电压VDD的2倍大小的电压(2VDD)作 为升压电源电压，相对于电源电压VDD的升压量是VDD ( = 5 [V])，但是也可以改变升压量的大小。从图9和图10所示的正侧电源电路11的升压部Ila的动作可知，第1时钟信号 和第2时钟信号DCK1、DCKlB的振幅为升压量。因此，例如在从5[V]的电源电压VDD得到8[V]的升压电源电压的情况下升压量为3[V]，因此将第1时钟信号和第2时钟信号DCK1、 DCKlB的振幅改为3[V]即可。S卩，在外部生成图17所示的波形的第1时钟信号和第2时钟 信号DCK1、DCK1B，将这种第1时钟信号和第2时钟信号DCKl、DCKlB施加到图1、图3以及 图4所示的结构的电源电路的第1输入端子和第2输入端子Til、Ti2即可(下面将这种电 源电路称为“第2变形例”)。图19是表示这种第2变形例中的正侧电源电路11的动作的图。在该第2变形例 的稳定动作中，在正侧电源电路11中交替重复图19的(A)所示的动作状态和图19的(B) 所示的动作状态。在此，图19的(A)表示图17所示的A期间的动作状态，与上述实施方式 中的正侧电源电路11的第6动作状态(图10)对应。另外，图19的⑶表示图17所示的 B期间的动作状态，与上述实施方式中的正侧电源电路11的第5动作状态(图9)对应。
图20是表示这种第2变形例中的负侧电源电路12的动作的图。在该第2变形例 的稳定动作中，在负侧电源电路12中交替重复图20的㈧所示的动作状态和图20的(B) 所示的动作状态。在此，图20的(A)表示图17所示的A期间的动作状态，与上述实施方式 中的负侧电源电路12的第4动作状态(图14)对应。另外，图20的⑶表示图17所示的 B期间的动作状态，与上述实施方式中的负侧电源电路12的第5动作状态(图15)对应。
从图19和图20可知，根据第2变形例，与上述实施方式相比，表示正侧电源电路 11和负侧电源电路12的各节点上的电压的数值有一些不同，在负侧电源电路12中，如图 17所示生成电压在_3[V]和5[V]之间交替且彼此相反地变化的2个脉冲信号作为第3时 钟信号和第4时钟信号DCK2、DCK2B。并且，如图19所示在正侧电源电路11中，使用这种 第3时钟信号和第4时钟信号DCK2、DCK2B和振幅为3 [V]的第1时钟信号和第2时钟信号 00(1、00(让，生成8[￥]的电压作为升压电源电压V0UT。此时，Nch晶体管Ql Q4中要导 通的晶体管的栅极端子(g)被施加13[V]，升压后的电压为8[V]，因此不产生阈值降。这样，即使在升压量不同于上述实施方式中的VDD = 5[V]的情况下，也能够不产 生阈值降地使电源电压VDD升压。<5. 3其它变形例等〉从对正侧电源电路11的动作的上述说明可知(例如参照图19)，在升压部Ila中， 充电用电容器Cl或C2的一端通过作为输入侧开关元件的Nch晶体管Q3或Q4被施加电源 电压VDD后，该充电用电容器Cl或C2的另一端被施加第1或第2时钟信号DCK1、DCK1B， 由此得到使电源电压VDD以第1时钟信号或第2时钟信号DCK1、DCKlB的振幅量升压后的 电压(VDD+A1)(在此，以Al表示该振幅)。该升压后的电压(VDD+A1)通过作为输出侧开关 元件的Nch晶体管Ql、Q2从输出端子To作为升压电源电压VOUT = (VDD+A1)被输出。因此，第1输入端子和第2输入端子Til、Τ 2上要从外部施加的第1时钟信号和 第2时钟信号DCK1、DCK1B不限于图2、图17所示的情况，只要是将所希望的升压电源电压 VOUT相对于来自外部的电源电压VDD的升压量(VOUT-VDD)作为振幅的脉冲信号即可。其 中，在升压部Ila如图3所示那样构成来互补地进行升压动作的情况下，第1时钟信号DCKl 和第2时钟信号必须是电压彼此相反变化的信号(参照图2、图17)。如上所述，设第1时钟信号和第2时钟信号DCK1、DCK1B的振幅为Al，则在图4所 示的结构的负侧电源电路12(或电平移位器12a)中，生成电压在绝对值与上述振幅Al相 等的负电压(-Al)和电源电压VDD之间交替且彼此相反地变化的2个脉冲信号，作为要施加到正侧电源电路11中的驱动部lib的第3输入端子和第4输入端子Ti3、Ti4的第3时 钟信号和第4时钟信号DCK2、DCK2B。在该情况下，正侧电源电路11的驱动部lib生成比 电源电压VDD高出上述第3时钟信号和第4时钟信号DCK2、DCK2B的振幅(VDD+A1)的电压 (2VDD+A1)，作为用于使升压部Ila的作为开关元件的Nch晶体管Ql Q4导通的第1开关 控制信号和第2开关控制信号CG1、CG2，另外，生成与电源电压VDD相等的电压作为用于使 这些Nch晶体管Ql Q4截止的第1开关控制信号和第2开关控制信号CG1、CG2。因此，升 压部Ila中的作为输出侧开关元件的Nch晶体管Q1、Q2中要导通的晶体管的栅极端子(g) 被施加比升压后的电压(VDD+A1)高出电源电压VDD的电压。该电源电压VDD通常比Nch 晶体管Ql、Q2的阈值电压Vth高，因此不产生阈值降。 因此，根据图1或图16所示的结构的电源电路，从外部施加振幅与升压量相等的 脉冲信号作为第ι时钟信号和第2时钟信号DCK1、DCK1B，由此能够仅使用N沟道型晶体管 作为开关元件并且不产生阈值降地从输出端子To输出所希望的升压电源电压。另外，负侧电源电路12或电平移位器12a不限于图4所示的结构，更普遍的如图 18所示，使用电平移位器14代替负侧电源电路12或电平移位器12a即可，所述电平移位器 14生成具有至少比第1时钟信号和第2时钟信号DCK1、DCK1B的振幅Al大出阈值电压Vth 的振幅A2的第3时钟信号和第4时钟信号DCK2、DCK2B。即，使用如下电平移位器14即可， 所述电平移位器14从外部接收具有振幅A 1的第1时钟信号和第2时钟信号DCK1、DCK1B， 将其电平移位为具有比Al+Vth大的振幅A2的2个脉冲信号，将这2个脉冲信号作为第3 时钟信号和第4时钟信号DCK2、DCK2B输出。在该情况下，在使正侧电源电路11中的作为 输出侧开关元件的Nch晶体管Ql、Q2导通时，其栅极端子(g)被施加的电压为VDD+A2( > VDD+Al+Vth)，升压电源电压为VDD+A1，因此不产生阈值降。此外，在图18所示的结构中，在将电压在接地电压VSS( = 0)和电源电压VDD(> 0)之间交替且彼此相反地变化的2个脉冲信号作为第1时钟信号和第2时钟信号从外部 分别施加到第1输入端子和第2输入端子Til、Τ 2的情况下，只要在外部预备单一的电源 电压VDD就能获得升压电源电压VOUT ( = 2VDD)。在该情况下，电平移位器14输出具有 比VDD+Vth大的振幅A2的第3时钟信号和第4时钟信号DCK2、DCK2B，在使正侧电源电路 11中的作为输出侧开关元件的Nch晶体管Q1、Q2导通时，其栅极端子(g)被施加的电压为 VDD+A2 ( > 2VDD+Vth)，升压电源电压为2VDD。因此，在该情况下也不产生阈值降。另外，在上述实施方式和变形例中，升压部1 Ia互补地进行升压动作(图3等)，但 是本发明不限于这种结构，也可以包括连接至少1个充电用电容器和与其一端连接的作为 输入侧开关元件和输出侧开关元件的N沟道型晶体管的结构，利用电荷泵方式使电源电压 升压。并且，在能够从外部供给上述那样的第3时钟信号和第4时钟信号DCK2、DCK2B的情 况下(图2、图17、图18)，可省略负侧电源电路12 (或电平移位器12a)，仅以上述那样的正 侧电源电路11实现升压用电源电路。<6.驱动器单片型显示装置中的应用>下面，说明在液晶显示装置中使用本发明的电源电路的例子。图21是表示这种液 晶显示装置的结构的框图。该液晶显示装置是具备液晶面板100和显示控制电路200的驱 动器单片型显示装置，液晶面板100包括夹持液晶层的TFT基板和对置基板。在液晶面板100上的TFT基板中，在玻璃等绝缘性基板上，多个数据信号线和多个扫描信号线彼此交叉地形成为格子状，并且形成与多个扫描信号线分别并行地延伸的多个 辅助电容线作为辅助电极，多个像素电路(像素形成部)与该多个数据信号线和该多个扫 描信号线的交叉点分别对应地形成为矩阵状(下面将这样形成为矩阵状的该多个像素电 路称为“像素阵列”)。该TFT基板还包括作为数据信号线驱动电路的源极驱动器120、作为 扫描信号线驱动电路的栅极驱动器130、作为辅助电容线驱动电路的CS驱动器140和包括 上述实施方式的电源电路(图1)的电源供给部150，该源极驱动器120、栅极驱动器130、 CS驱动器140以及电源供给部150是在用于形成上述多个像素电路的制造工艺中同时形成 的。此外，构成在液晶面板100中所形成的上述驱动电路120 140和电源供给部150的 开关元件等有源元件均为N沟道型TFT，是由多晶硅制成的。在液晶面板100的对置基板中，在玻璃等透明绝缘性基板上，在整个面上依次层 叠有共用电极Ecom和取向膜。图22是表示在液晶面板100中用于形成要显示的图像的各像素的像素形成部Pix 的电气结构的电路图。各像素形成部Pix包括构成上述像素阵列110的1个像素电路和与 上述多个像素电路共同设置的液晶层和共用电极Ecom。如图22所示，各像素形成部Pix包 括作为开关元件的N沟道型TFT 10，其源极端子与对应的数据信号线SL(j)电连接并且 栅极端子与对应的扫描信号线GL(i)电连接；液晶电容Clc，其由与该TFT 10的漏极端子 连接的像素电极、液晶层以及共用电极Ecom形成；以及辅助电容Ccs，其由该像素电极和与 上述扫描信号线GL(i)对应的辅助电容线CSL(i)形成。
显示控制电路200根据从外部信号源(未图示)施加的图像信号Sv和控制信号 Sc，生成用于使源极驱动器120动作的驱动控制信号(包括用于将与像素值相当的电压施 加到各像素电极的图像信号)Ssdv、用于使栅极驱动器130动作的驱动控制信号Sgdv、用于 使CS驱动器140动作的驱动控制信号Scsdv以及用于使电源供给部150动作的包括后述 的时钟信号等的电源控制信号Scpw。另外，显示控制电路200还生成用于使共用电极驱动 电路(未图示)动作的信号，所述共用电极驱动电路生成用于驱动共用电极Ecom的共用电 压 Vcom0栅极驱动器130根据上述驱动控制信号Sgdv生成扫描信号G(I) G(m)并施加 到上述多个扫描信号线(m为扫描信号线的条数)，使得令TFT 10导通的电压依次施加到 上述多个扫描信号线。源极驱动器120根据上述驱动控制信号Ssdv生成用于在液晶面板 100上显示图像的数据信号S(I) S(η)，将其施加到上述多个数据信号线。CS驱动器140 根据上述驱动控制信号Scsdv，生成用于通过辅助电容Ccs控制像素电极的电位的CS信号 CS(I) CS (m)，将其施加到上述多个辅助电容线。电源供给部150根据上述电源控制信号Scpw，从施加到液晶面板100的电源电压 VDD(未图示)生成要供给栅极驱动器130的电源电压VPW1、VPW2、要供给源极驱动器120 的电源电压VPW3以及要供给CS驱动器140的电源电压VPW4。如上所述，该电源供给部150 包括上述实施方式的电源电路(图1)，从该电源电路中的正侧电源电路11和负侧电源电路 12分别输出的升压电源电压VOUT和负电源电压VpN作为电源电压VPWl、VPW2供给栅极驱 动器130。另外，其它电源电压VPW3、VPW4由图18所示的(上述实施方式的)变形例的电 源电路生成。另外，在VPW3、VPW4与VPWl为相同电压的情况下，也可以将正侧电源电路11 的输出VOUT作为VPW1、VPW3、VPW4供给栅极驱动器130、源极驱动器120、CS驱动器140。
在上述那样的驱动器单片型液晶显示装置中，像素阵列110、源极驱动器120、栅 极驱动器130、CS驱动器140中的开关元件等有源元件使用N沟道型TFT，未使用P沟道型 TFT0因此，与使用N沟道型TFT和P沟道型TFT两者的情况相比，能够简化制造工艺而抑 制成本。而且，电源供给部150包括上述实施方式或其变形例的电源电路，因此不产生阈值 降地生成要供给源极驱动器120、栅极驱动器130以及CS驱动器140的电源电压VPWl VPff40另外，在图21的液晶显示装置中利用由多晶硅制成的TFT来实现电源供给部150，因 此与由单晶硅制成的情况相比，作为开关元件的N沟道型晶体管(TFT)的阈值的偏差、阈值 自身比较大。但是，如上所述不产生阈值降，因此能进行稳定的升压动作，可靠地生成希望 的升压电源电压。 工业实用件本发明适用于包括通过电荷泵方式使电源电压升压的升压部的电源电路和具备 这种电源电路的驱动器单片型显示装置。
权利要求
一种电源电路，是使从外部施加的输入电源电压升压的电荷泵方式的电源电路，其特征在于具备升压部，其包括充电用电容器以及与该充电用电容器的一端连接的输入侧开关元件和输出侧开关元件，通过上述输入侧开关元件使施加到上述充电用电容器的电压升压，通过上述输出侧开关元件输出该升压后的电压作为升压电源电压；和驱动部，其生成使上述输入侧开关元件和输出侧开关元件彼此相反地导通和截止的控制信号，上述输入侧开关元件和输出侧开关元件均是具有正的阈值电压的N沟道型晶体管，上述驱动部生成上述控制信号，使得在使上述输出侧开关元件导通时要施加到上述输出侧开关元件的上述控制信号的电压比上述升压后的电压至少高出上述阈值电压。
2.根据权利要求1所述的电源电路，其特征在于 还具备电平移位器，其接收振幅彼此相同、电压彼此相反地变化的第1时钟信号和第2 时钟信号，将该第1时钟信号和第2时钟信号分别变换为振幅比上述第1时钟信号和第2 时钟信号的振幅至少大出上述阈值电压的第3时钟信号和第4时钟信号， 上述充电用电容器的另一端被施加上述第1时钟信号，上述驱动部根据上述第3时钟信号和第4时钟信号，生成相位与上述第1时钟信号和 第2时钟信号分别相同、电压在上述输入电源电压和比上述输入电源电压大出上述第3时 钟信号和第4时钟信号的振幅的电压之间交替且彼此相反地变化的2个脉冲信号作为构成 上述控制信号的第1开关控制信号和第2开关控制信号。
3.根据权利要求1所述的电源电路，其特征在于 上述升压部包括电源端子，其用于接收上述输入电源电压；第1输入端子和第2输入端子，其用于分别接收振幅彼此相同、电压相反地变化的第1 时钟信号和第2时钟信号；输出端子，其用于输出上述升压电源电压；第1开关元件和第2开关元件，其是作为上述输出侧开关元件的N沟道型晶体管； 第3开关元件和第4开关元件，其是作为上述输入侧开关元件的N沟道型晶体管； 作为上述充电用电容器的第1电容器，其一端通过上述第3开关元件与上述电源端子 连接并且通过上述第1开关元件与上述输出端子连接，另一端与上述第1输入端子连接；以 及作为上述充电用电容器的第2电容器，其一端通过上述第4开关元件与上述电源端子 连接并且通过上述第2开关元件与上述输出端子连接，另一端与上述第2输入端子连接， 上述驱动部包括第3输入端子和第4输入端子，其用于分别接收振幅彼此相同、电压彼此相反地变化的 第3时钟信号和第4时钟信号；第5开关元件和第6开关元件，其是N沟道型晶体管；第3电容器，其一端通过上述第5开关元件与上述电源端子连接并且与上述第6开关 元件的控制端子连接，另一端与上述第3输入端子连接；以及第4电容器，其一端通过上述第6开关元件与上述电源端子连接并且与上述第5开关 元件的控制端子连接，另一端与上述第4输入端子连接，上述第3电容器的上述一端的电压作为构成上述控制信号的第1开关控制信号被施加 到上述第1开关元件和第4开关元件的控制端子，上述第4电容器的上述一端的电压作为构成上述控制信号的第2开关控制信号被施加 到上述第2开关元件和第3开关元件的控制端子。
4.根据权利要求3所述的电源电路，其特征在于还具备电平移位器，其将上述第1时钟信号和第2时钟信号变换为振幅比上述第1时 钟信号和第2时钟信号的振幅至少大出上述阈值电压的时钟信号，输出该变换后的时钟信 号作为上述第3时钟信号和第4时钟信号。
5.根据权利要求4所述的电源电路，其特征在于上述电平移位器将上述第1时钟信号和第2时钟信号变换为如下时钟信号其以与上 述输入电源电压的基准电位相当的接地电压为基准，电压在绝对值与上述第1时钟信号和 第2时钟信号的振幅均相等的负电压和正电压之间交替变化，输出该变换后的时钟信号作 为第3时钟信号和第4时钟信号，上述第1时钟信号和第2时钟信号是电压在上述输入电源电压和上述接地电压之间交 替变化的信号，上述第3时钟信号和第4时钟信号是电压在绝对值与上述输入电源电压均相等的负电 压和正电压之间交替变化的信号。
6.根据权利要求5所述的电源电路，其特征在于还具备负侧电源电路，所述负侧电源电路包括上述电平移位器，输出绝对值与上述输 入电源电压相等的负电压作为负电源电压， 上述负侧电源电路包括 接地端子，其用于接收上述接地电压； 负输出端子，其用于输出上述负电源电压； 第1时钟输出端子和第2时钟输出端子； 第7开关元件至第12开关元件，其是N沟道型晶体管；第5电容器，其一端通过上述第9开关元件与上述接地端子连接，并且通过上述第7开 关元件与上述负输出端子连接，并且通过上述第11开关元件与上述第1时钟输出端子连 接，另一端与上述第1输入端子和上述第12开关元件的控制端子连接；第6电容器，其一端通过上述第10开关元件与上述接地端子连接，并且通过上述第8 开关元件与上述负输出端子连接，并且通过上述第12开关元件与上述第2时钟输出端子连 接，另一端与上述第2输入端子和上述第11开关元件的控制端子连接；第1电阻元件，其一端与上述第1时钟输出端子、上述第8开关元件的控制端子和第9 开关元件的控制端子连接，另一端与上述电源端子连接；以及第2电阻元件，其一端与上述第2时钟输出端子、上述第7开关元件的控制端子和上述 第10开关元件的控制端子连接，另一端与上述电源端子连接，上述第9开关元件、第10开关元件、第11开关元件、第12开关元件、上述第5电容器、 第6电容器以及上述第1电阻元件、第2电阻元件构成上述电平移位器，上述第1时钟输出端子和第2时钟输出端子的电压分别作为上述第3时钟信号和第4 时钟信号施加到上述第3输入端子和第4输入端子。
7.根据权利要求1所述的电源电路，其特征在于构成上述升压部和上述驱动部的开关元件由多晶硅制成。
8.根据权利要求1所述的电源电路，其特征在于构成上述升压部和上述驱动部的开关元件是N沟道型薄膜晶体管。
9.一种驱动器单片型显示装置，用于形成要显示的图像的多个像素电路与用于驱动该 多个像素电路的电路的至少一部分形成在同一基板上，其特征在于具备显示部，其包括上述多个像素电路；电源电路，其是权利要求1至8中的任一项所述的电源电路；以及驱动电路，其从上述电源电路接收上述升压电源电压，驱动上述显示部，上述多个像素电路、上述驱动电路的至少一部分和上述电源电路形成在同一基板上。
10.根据权利要求9所述的驱动器单片型显示装置，其特征在于构成在上述同一基板上所形成的上述多个像素电路、上述驱动电路的至少一部分和上 述电源电路的开关元件是N沟道型薄膜晶体管。
全文摘要
本发明的目的在于提供一种包括即使仅使用N沟道型晶体管作为开关元件也不产生阈值降的电荷泵方式的升压部的电源电路。在驱动部(11b)中生成要施加到升压部(11a)中与电容器(C1)和(C2)的一端分别连接的晶体管(Q1、Q3)和(Q2、Q4)的各栅极端子的控制信号。对驱动部(11b)的电容器(C3、C4)所连接的输入端子(Ti3、Ti4)施加电压在-VDD和VDD之间交替变化的时钟信号DCK2、DCK2B作为使施加到上述电容器(C1、C2)的另一端的时钟信号DCK1、DCK1B进行电平移位的信号(VDD是来自外部的输入电源电压)。由此，该驱动部11b生成电压在VDD和3VDD之间交替变化的信号作为上述控制信号。
文档编号H02M3/07GK101821929SQ200880110979
公开日2010年9月1日 申请日期2008年7月24日 优先权日2007年11月13日
发明者业天诚二郎, 佐佐木宁, 村上祐一郎, 西修司, 辻野幸生 申请人:夏普株式会社