专利名称：具辅助电路的降压与升降压pfc电路系统及其方法
技术领域：
本发明涉及一种具有一第一辅助电路且具有降压功能的功率因子校正(PFC)电 路系统，尤指一种具有一第一辅助电路之降压PFC电路系统或者一种具有一第一辅助电路 之升降压PFC电路系统。
背景技术：
第一图所示为一习知之升压型PFC校正电路之电路图。在第一图的升压型PFC 电路架构中，包括一具有四个二极管、一第一输出端与一第二输出端之整流桥与一升压PFC 电路；其中该整流桥接收一交流输入电压Vin，该升压PFC电路包括一具一第一端与一第二 端之开关S、一具一第一端与一第二端之电感L、一具一阳极与一阴极之二极管D与一具一 第一端与一第二端之输出电容C，且输出一直流电压Vo，其中该开关S之该第一端耦合于该 电感L之该第二端与该二极管D之该阳极，该开关S之该第二端耦合于该整流桥之该第二 输出端与该输出电容C之该第二端，该电感之该第一端耦合于该整流桥之该第一输出端， 且该输出电容之该第一端耦合于该二极管D之该阴极；当开关S开通时，输入电源Vin对电 感L储能；当开关S关断时，输入电源Vin提供输出功率，同时储存在电感L中的能量也传 输到负载上。第二图所示为一习知之降压型PFC电路之电路图。在第二图的降压型PFC电路架 构中，包括一具有四个二极管、一第一输出端与一第二输出端之整流桥与一降压PFC电路； 其中该整流桥亦接收一交流输入电压Vin，该降压PFC电路亦包括一具一第一端与一第二 端之开关S、一具一第一端与一第二端之电感L、一具一阳极与一阴极之二极管D与一具一 第一端与一第二端之输出电容C，且亦输出一直流电压Vo，只是连接之关系与第一图中之 该升压PFC电路不同，其中该开关S之该第一端耦合于该整流桥之该第一输出端，该开关S 之该第二端耦合于该电感L之该第一端与该二极管D之该阴极，该二极管D之该阳极耦合 于该整流桥之该第二输出端与该输出电容C之该第二端，且该电感之该第二端耦合于该输 出电容之该第一端；当开关S开通时，输入电源Vin提供输出功率，同时对电感L储能；当开 关S关断时，储存在电感中的能量通过二极管D传输到负载上。第三图所示为一习知之升降压型PFC电路之电路图。在第三图的升降压型PFC电 路架构中，包括一具有四个二极管、一第一输出端与一第二输出端之整流桥与一升降压PFC 电路；其中该整流桥亦接收一交流输入电压Vin，该升降压PFC电路包括一各具一第一端与 一第二端之第一与一第二开关Sl与S2、一具一第一端与一第二端之电感L、一各具一阳极 与一阴极之第一与一第二二极管Dl与D2以及一具一第一端与一第二端之输出电容C，且输 出一直流电压Vo，其中该第一开关S 1之该第一端耦合于该整流桥之该第一输出端，该第 一开关Sl之该第二端耦合于该电感L之该第一端与该第一二极管Dl之该阴极，该第一二 极管Dl之该阳极耦合于该整流桥之该第二输出端、该第二开关S2之该第二端与该输出电 容C之该第二端，该电感之该第二端耦合于该第二二极管D2之该阳极与该第二开关S2之 该第一端，且该第二二极管之该阴极耦合于该输出电容之该第一端；该升降压PFC电路可以看成前述降压型电路与升压型电路的串联。当输入电压Vin大于输出电压Vo时，开关S2 始终关断，二极管D2始终导通，此时电路工作于降压型模式；当输入电压Vin小于输出电压 Vo时，开关Sl始终导通，二极管Dl始终不导通，此时电路工作于升压模式。降压型/升降压型PFC电路可以设定输出电压Vo小于输入电压Vin，在低输入电 压时，由于输入电压Vin与输出电压Vo接近，PFC电路的效率可以有效的提高；另外随着 PFC电路输出电压Vo的降低，同时也增加了直流变换器的设计灵活性。但是降压型/升降压型PFC电路也存在其缺点。1.由于对降压型/升降压型PFC电路输入开关S(Sl)的开通与关断的控制，在运 用输入交流电源做输入脉冲冲击测试时，一旦开关S(Sl)关断，此时很大的冲击能量就会 释放在开关S(Sl)两端，从而产生很高的开关尖峰，甚至可能将开关击坏。2.在桌上型计算机或者服务器的电源工作于待机模式时，为了降低电源的待机功 耗，通常PFC电路不工作，此时开关S(Sl)关断。如果将待机电源接于PFC电路后，此时就 无法正常工作。如果将待机电源接于整流桥之后时，当输入电压因进入一省电模式而引致 电压下降时，待机电源无法满足该电压下降之时间的规格。因此为解决以上问题本发明提出了一种采用降压型/升降压型PFC电路的新架 构。职是之故，发明人鉴于习知技术之缺失，乃思及改良发明之意念，终能发明出本案 之「具辅助电路之降压与升降压PFC电路系统及其方法」。
发明内容
本案之主要目的在于提供一种具有一第一辅助电路且具有降压功能的PFC电路 系统。当对该系统进行一冲击测试时，一输入脉冲信号流经该第一辅助电路，由该第一辅助 电路吸收一冲击能量，使该系统的一开关能免于损坏。而当该系统之一交流输入电压进入 一省电模式时，将该第一辅助电路所储存之一能量提供给一直流电源，使该直流电源仍可 保持一预定时间之一正常电压的输出。本案之又一主要目的在于提供一种功率因子校正(PFC)电路系统，包含一整流 桥，具一第一与一第二输出端，接收一交流输入电压，且输出一经整流之直流电压，一第一 辅助电路，包括一第一二极管，具一阳极与一阴极，其中该阳极耦合于该整流桥之该第一输 出端，以及一第二二极管，具一阳极与一阴极，其中该阴极耦合于该第一二极管之该阴极， 一存储吸收电路，具一第一端与一第二端，该第一端耦合于该第一二极管之该阴极，该第二 端耦合于该整流桥之该第二输出端，一第一电容(CB)，具一第一端与一第二端，其中该第一 端耦合于该第二二极管之该阳极，一 PFC电路，具有一第一与一第二输入端、一第一与一第 二输出端，其中该第一电容并联电连结于该第一与该第二输出端，该第一与该第二输入端 分别耦合于该第一二极管之该阳极与该整流桥之该第二输出端，且该第一输出端耦合于该 第二二极管之该阳极，以及一直流电源，具一第一与一第二输入端，其中该第一输入端耦合 于该第二二极管之该阴极，且该第二输入端耦合于该整流桥之第二输出端。根据上述之构想，该存储吸收电路为具有一第一端与一第二端之一第二电容。根据上述之构想，该存储吸收电路为一第二辅助电路，且包括具一阳极与一阴极 之一第三二极管，一第四二极管与一第五二极管，一具一第一端与一第二端之一第三电容与一第四电容，其中该第四二极管之该阴极耦合于该第三二极管之该阳极，该第四二极管 之该阳极耦合于该第五二极管之该阴极，该第四电容之该第二端耦合于该第四二极管之该 阳极与该第五二极管之该阴极，该第四电容之该第一端耦合于该第三二极管之该阴极，且 该第五二极管之该阳极耦合于该第三电容之该第二端，该第三电容之该第一端耦合于该第 三二极管之该阳极与该第四二极管之该阴极。根据上述之构想，该系统更包括一电磁干扰(EMI)滤波器、一具一第一与一第二 输入端与一输出端之直流/直流变换器，其中该该第一电容为一输出电容，该PFC电路输出 一直流总线(DC bus)电压，该直流电源为一待机电源，且更包括一输出端，用于输出一待机 电压，该整流桥更包括一第一与一第二输入端，该EMI滤波器接收该交流电压且并联电连 接于该整流桥之该第一与该第二输入端，该直流/直流变换器之该第一与该第二输入端， 该直流/直流变换器之该第一与该第二输入端分别耦合于该第二二极管之该阳极与该PFC 电路之该第二输出端，用于接收该直流总线电压，且该直流/直流变换器之该输出端用于 输出一直流输出电压。根据上述之构想，该整流桥更包括各具一阳极与一阴极之一第一至一第四整流二 极管，该第一整流二极管之该阳极与该第二整流二极管之该阴极耦合于该整流桥之该第一 输入端，该第一整流二极管之该阴极与该第三整流二极管之该阴极耦合于该整流桥之该第 一输出端，该第二整流二极管之该阳极与该第四整流二极管之该阳极耦合于该整流桥之该 第二输出端，且该第三整流二极管之该阳极与该第四整流二极管之该阴极耦合于该整流桥 之该第二输入端。根据上述之构想，该PFC电路为一降压PFC电路，该降压PFC电路更包括一具一第 一端与一第二端之开关，一具一阳极与一阴极之第三二极管与一具一第一端与一第二端之 电感，该开关之该第一端耦合于该降压PFC电路之该第一输入端，该第三二极管之该阴极 耦合于该开关之该第二端与该电感之该第一端，该第三二极管之该阳极耦合于该降压PFC 电路之该第二输入端与该降压PFC电路之该第二输出端，且该电感之该第二端耦合于该降 压PFC电路之该第一输出端。根据上述之构想，当该交流输入电压为一输入脉冲信号，用以进行一冲击测试时， 该输入脉冲信号流经该第一二极管与该存储吸收电路，以使该输入脉冲信号所具有之一冲 击能量被该存储吸收电路所吸收，而使该经整流之直流电压被箝位于一第一预定值，使该 开关的一电压尖峰值低于一第二预定值，以避免造成该开关之损坏。根据上述之构想，当该交流输入电压进入一省电模式时，该存储吸收电路所储存 之一能量经过该第二二极管而提供给该直流电源，使该直流电源在该交流输入电压进入该 省电模式时，仍然可以保持一预定时间之一正常电压的输出。根据上述之构想，该PFC电路为一升降压PFC电路，该升降压PFC电路更包括各具 一第一端与一第二端之一第一与一第二开关，各具一阳极与一阴极之一第三与一第四二极 管与具一第一端与第二端之一电感，该第一开关之该第一端耦合于该升降压PFC电路之该 第一输入端，该第三二极管之该阴极耦合于该第一开关之该第二端与该电感之该第一端， 该第三二极管之该阳极耦合于该升降压PFC电路之该第二输入端与该第二开关之该第二 端，该第二开关之该第一端耦合于该电感之该第二端与该第四二极管之该阳极，该第二开 关之该第二端耦合于该升降压PFC电路之该第二输出端，且该第四二极管之该阴极耦合于该升降压PFC电路之该第一输出端。根据上述之构想，当该交流输入电压为一输入脉冲信号，用以进行一冲击测试时， 该输入脉冲信号流经该第一二极管与该存储吸收电路，以使该输入脉冲信号所具有之一冲 击能量被该存储吸收电路所吸收，而使该经整流之直流电压被箝位于一第一预定值，使该 第一开关的一电压尖峰值低于一第二预定值，以避免造成该第一开关之损坏。根据上述之构想，当该交流输入电压进入一省电模式时，该第一电容所储存之一 能量经过该第二二极管而提供给该直流电源，使该直流电源在该交流输入电压进入该省电 模式时，仍然可以保持一预定时间之一正常电压的输出。本案之下一主要目的在于提供一种功率因子校正(PFC)电路系统，包含一整流 桥，具一第一与一第二输出端，接收一交流输入电压，且输出一经整流之直流电压，一第一 辅助电路，包括一第一二极管，具一阳极与一阴极，其中该阳极耦合于该整流桥之该第一输 出端，以及一第二二极管，具一阳极与一阴极，其中该阴极耦合于该第一二极管之该阴极， 一第一电容，具一第一端与一第二端，该第一端耦合于该第一二极管之该阴极，该第二端耦 合于该整流桥之该第二输出端，一第二电容，具一第一端与一第二端，其中该第一端耦合于 该第二二极管之该阳极，一 PFC电路，具有一第一与一第二输入端、一第一与一第二输出 端，其中该第二电容并联电连结于该第一与该第二输出端，该第一与该第二输入端分别耦 合于该第一二极管之该阳极与该整流桥之该第二输出端，且该第一输出端耦合于该第二二 极管之该阳极，一直流电源，具一第一与一第二输入端，其中该第一输入端耦合于该第二二 极管之该阴极，且该第二输入端耦合于该整流桥之第二输出端。为一第二辅助电路。根据上述之构想，该系统更包括一电磁干扰(EMI)滤波器和一具一第一与一第二 输入端与一输出端之直流/直流变换器，其中该第一电容为一吸收储能电容，该第二电容 为一输出电容，该PFC电路输出一直流总线(DC bus)电压，该直流电源为一待机电源，且更 包括一输出端，用于输出一待机电压，该整流桥更包括一第一与一第二输入端，该EMI滤波 器接收该交流电压且并联电连接于该整流桥之该第一与该第二输入端，该直流/直流变换 器之该第一输入与该第二输入端分别耦合于该第二二极管之该阳极与该PFC电路之该第 二输出端，用于接收该直流总线电压，而该直流/直流变换器之该输出端用于输出一直流 输出电压。本案之再一主要目的在于提供一种用于一具有一整流桥、一第一辅助电路、一存 储吸收电路、一第一电容(CB)、一直流电源与一带有降压功能之功率因子校正(PFC)电路 之PFC电路系统的控制方法，其中该第一辅助电路包括彼此耦合之一第一二极管与一第 二二极管，该第一电容耦合于该PFC电路与该第二二极管，且该第二二极管耦合于该直流 电源，该方法包含下列之步骤(a)提供该PFC电路系统之一交流输入电压与该整流桥输出 之一经整流之直流电压；(b)当该交流输入电压为一输入脉冲信号，用以进行一冲击测试 时，使该输入脉冲信号流经该第一二极管与该存储吸收电路；以及(c)当该交流输入电压 进入一省电模式时，提供一能量给该直流电源。根据上述之构想，该PFC电路更包括一第一开关，且该步骤(b)更包括下列之步 骤(bl)使该输入脉冲信号所具有之一冲击能量被该存储吸收电路所吸收；( )使该经整 流之直流电压被箝位于一第一预定值；以及(b!3)使该第一开关的一电压尖峰值低于一第二预定值，以避免造成该第一开关之损坏。根据上述之构想，该步骤(C)更包括下列之步骤(Cl)当该交流输入电压进入 一省电模式时，经过该第二二极管，提供该第一电容所储存之该能量给该直流电源；以及 (c2)使该直流电源在该交流输入电压进入该省电模式时，仍然可以保持一预定时间之一正 常电压的输出。根据上述之构想，该PFC电路为一降压PFC电路或者一升降压PFC电路。根据上述之构想，该步骤(c)更包括下列之步骤(Cl)提供该PFC电路输出之一 直流总线电压的一数值与该经整流之直流电压的一峰值；以及(^)使该峰值的一半小于 该直流总线电压的该数值，当该经整流之直流电压的一数值大于该直流总线电压的该数值 时，由该经整流之直流电压提供该能量，而当该经整流之直流电压的该数值小于该直流总 线电压之该数值时，由该直流总线电压提供该能量，以避免该PFC电路系统之一交流输入 电流出现一尖峰电流。
第一图其系显示一习知之升压型PFC电路之电路图；第二图其系显示一习知之降压型PFC电路之电路图；第三图其系显示一习知之升降压型PFC电路之电路图；第四图其系显示一依据本发明构想之第一较佳实施例的降压型PFC电路系统之 电路示意图；第五图其系显示一依据本发明构想之第二较佳实施例的升降压型PFC电路系统 之电路示意图；第六图其系显示一依据本发明构想之第三较佳实施例的降压型PFC电路系统之 电路示意图；第七图其系显示一依据本发明构想之第四较佳实施例的升降压型PFC电路系统 之电路示意图；第八图其系显示一依据本发明构想之第三与第四较佳实施例的PFC电路系统且 当一经整流之直流电压的一峰值之一半小于一直流总线电压的一数值时之一待机电源的 输入电压之波形图；以及第九图其系显示一依据本发明构想之第三与第四较佳实施例的PFC电路系统且 当该经整流之直流电压的该峰值之一半大于该直流总线电压的该数值时之该待机电源的 输入电压之波形图。主要组件符号说明10:第一辅助电路 20:存储吸收电路
具体实施例方式第四图所示为一依据本发明构想之第一较佳实施例的降压型PFC电路系统之电 路示意图。第四图中显示了本发明提出的降压型PFC电路系统的新架构。在第四图中，该降 压PFC电路与第二图中之降压PFC电路具有相同之组件与架构，唯一之差别在于在第二图 中之该输出电容C，在第四图中被一输出电容CB(—第一电容)所取代。输入电压Vin经过EMI (电磁干扰)滤波器和整流桥，整流成电压Vrec。该降压PFC电路进一步将电压Vrec整 流成一总线直流电压Vbus，后级直流/直流变换器实现输出电压Vo的转换。该EMI滤波器 和整流桥具一第一与一第二输出端，且该降压PFC电路具一第一与一第二输入端。第一辅 助电路10包括一个具一阳极与一阴极之第一二极管Da与一个具一阳极与一阴极之第二二 极管Db。存储吸收电路20包括一个具一第一端与一第二端之第二电容Ca。其中该第一二 极管Da之该阳极耦合于该EMI滤波器及整流桥之该第一输出端与该降压PFC电路之该第 一输入端，该第一二极管Da之该阴极耦合于该第二电容Ca之该第一端与该第二二极管Db 之该阴极，该第二电容Ca之该第二端耦合于该EMI滤波器及整流桥之该第二输出端与该降 压PFC电路之该第二输入端以及待机电源之第二输入端。该待机电源为一直流电源，其输 入正端耦合于该第二二极管Db之该阴极，且其输入电压来自于该存储吸收电路20中该第 二电容Ca上的电压或Vbus。在第四图中之该系统启动时，输入电压Vin加载于EMI滤波器和整流桥，其输出电 压为Vrec。电压Vrec加载于第一辅助电路10的Da与存储吸收电路20的Ca支路上，经过 Da对电容Ca充电，当Ca上电压Vs建立后，待机电源开始工作，输出电压Vsb，同时提供能 量给PFC电路和直流/直流变换器电路的控制电源，从而实现电路的启动功能。当输入电压Vin进入一省电模式时，Vin下降，由于存储吸收电路20中的电容Ca 较小，储存能量较小，Vrec随着也下降；PFC电路的输出电容CB为一大电容，存储的能量较 多，其能量经过二极管Db，提供给待机电源，从而实现待机电源在输入电压Vin下降时依然 可以保持一定时间正常电压输出的的规格。此结构是可以克服降压型/升降压型PFC电路在做输入脉冲冲击测试时，PFC电 路开关S(Sl)上电压尖峰过高，从而损坏电源的缺点。采用此架构，在电源做输入脉冲冲击 测试时，输入经过低阻抗回路Da，Ca，冲击能量被电容Ca吸收，从而有效的使经整流的直流 电压被箝位在Vrec，保证电路的可靠性。第五图所示为一依据本发明构想之第二较佳实施例的升降压型PFC电路系统之 电路示意图。第五图中本发明所提出的升降压型PFC电路系统的新架构与第四图中之不同 处在于其使用一升降压PFC电路；该升降压PFC电路与第三图中之升降压PFC电路具有相 同之组件与架构，唯一之差别亦在于该第三图中之该输出电容C，在第四图中被一输出电容 CB所取代。第五图中之升降压型PFC电路系统的原理与第四图中的的降压型PFC电路系统 的新架构类似，故在此不再赘述。第六图所示为一依据本发明构想之第三较佳实施例的降压型PFC电路系统之电 路示意图。第四图中的的降压型PFC电路系统的架构较简单，但其PFC电路系统之一交流输 入电流有可能因对该第二电容Ca充电而出现一很高的尖峰电流，为了克服此一现象，特别 提出了如第六图所示之新架构。第六图中架构与第四图中之不同处在于，该第六图中之架 构所包含之存储吸收电路20是一第二辅助电路，用来取代第四图中原有的该第二电容Ca。 该新提出的第二辅助电路包括各具一阳极与一阴极之一个第三、一个第四与一个第五二极 管(Dc、Dd与De)以及各具一第一端与一第二端之一个第三与一个第四电容(Ce与Cd)。其 中该待机电源除该正向输入端外更包括一负向输入端。该第三二极管Dc之该阴极耦合于 该第四电容Cd之该第一端与该待机电源之该正向输入端，该第三二极管Dc之该阳极耦合 于该第三电容Cc之该第一端与该第四二极管Dd之该阴极，该第四二极管Dd之该阳极耦合于该第四电容Cd之该第二端与该第五二极管De之该阴极，且该第三电容Cc之该第二端耦 合于该第五二极管De之该阳极与该待机电源之该负向输入端，该待机电源之该负向输入 端耦接于该EMI滤波器及整流桥之该第二输出端与降压PFC电路。该新提出的第二辅助电 路，除与前述第四图中之Ca具有相同之功能外，更可用于避免该PFC电路系统之一交流输 入电流出现一尖峰电流。第七图所示为一依据本发明构想之第四较佳实施例的升降压型PFC电路系统之 电路示意图。第七图中本发明所提出的升降压型PFC电路系统的新架构与第六图中架构之 不同处在于其使用一升降压PFC电路；该升降压PFC电路与第三图中之升降压PFC电路具 有相同之组件与架构，唯一之差别亦在于该第三图中之该输出电容C，在第七图中被一输出 电容CB所取代。第七图中之升降压型PFC电路系统的原理与第六图中的的降压型PFC电 路系统的新架构类似，故在此亦不再赘述。第八图为一依据本发明构想之第三与第四较佳实施例的PFC电路系统且当一经 整流之直流电压Vrec的一峰值之一半小于一直流总线电压的一数值时(l/2Vpk < Vbus) 之一待机电源的输入电压之波形图。其中，Vrec为一全波整流波形，rVpk为Vrec之峰值， Vpk值高于Vbus。在第二辅助电路20开始充电过程中，电容Cc及Cd通过二极管Dd串联， 使加于该电容串联电路之电压最高为Vpk，即每个电容上电压为l/2Vpk，而该第二辅助电 路(亦即第六与第七图中之该存储吸收电路20)放电过程中，电容Cc串联于二极管Dc放 电，电容Cd串联于二极管De放电。当Vrec > Vbus时，待机电源由Vrec提供能量；当Vrec < Vbus时，待机电源由Vbus提供，此期间电容Cc及Cd上电压为本发明构想之第三与第四 较佳实施例的PFC电路系统刚启动时就建立的l/2Vpk，小于Vbus，在该第三与第四较佳实 施例的PFC电路系统正常工作过程中，不能进行放电。由于Cc及Cd不参与工作，所以该 PFC电路系统之一交流输入电流不存在对Cc及Cd充电的很高尖峰电流，而此尖峰电流含有 丰富高次谐波，不利于输入电流的Harmonic测试。因此，依据本发明构想之第三与第四较 佳实施例的设计条件，是使其工作于l/2Vpk < Vbus的条件下。第九图为一依据本发明构想之第三与第四较佳实施例的PFC电路系统且当该经 整流之直流电压的该峰值的一半大于该直流总线电压之该数值时(l/2Vpk>VbuS)的该待 机电源之输入电压的波形图。如第九图所示，当Vrec > Vbus时，待机电源由Vrec提供能 量；当Vbus < Vrec < 1/2*VPK时，待机电源由电容Cc及Cd提供能量；当Vrec < Vbus时， 待机电源由Vbus提供。由于Cc及Cd参与工作，所以AC输入电流存在对Cc及Cd充电的 很高尖峰电流，而此尖峰电流含有丰富高次谐波，不利于输入电流的Harmonic测试。因此， 依据本发明构想之第三与第四较佳实施例的设计条件，是使其不工作于l/2Vpk > Vbus的 条件下。综上所述，本发明提供一种具有一第一辅助电路与一存储吸收电路(其为前述之 该第二电容Ca)且具有降压功能的PFC电路系统。本发明亦提供另一种具有一第一辅助电 路与一存储吸收电路(其为前述之该第二辅助电路)且具有降压功能的PFC电路系统，其 中该第二辅助电路用于避免该PFC电路系统之一交流输入电流出现一尖峰电流。当对该两 系统进行一冲击测试时，一输入脉冲信号流经该第一辅助电路，由该第一辅助电路吸收一 冲击能量，使该系统的一开关能免于损坏。而当该两系统之一交流输入电压进入一省电模 式时，将该第一辅助电路所储存之一能量提供给一直流电源，使该直流电源仍可保持一预 定时间之一正常电压的输出，故其确实具有进步性与新颖性。
是以，纵使本案已由上述之实施例所详细叙述而可由熟悉本技艺之人士任施匠思 而为诸般修饰，然皆不脱如附申请专利范围所欲保护者。
权利要求
1.一种功率因子校正(PFC)电路系统，包含一整流桥，具一第一与一第二输出端，接收一交流输入电压，且输出一经整流之直流电压；一第一辅助电路，包括一第一二极管，具一阳极与一阴极，其中该阳极耦合于该整流桥之该第一输出端；以及一第二二极管，具一阳极与一阴极，其中该阴极耦合于该第一二极管之该阴极；一存储吸收电路，具一第一端与一第二端，该第一端耦合于该第一二极管之该阴极，该 第二端耦合于该整流桥之该第二输出端；一第一电容，具一第一端与一第二端，其中该第一端耦合于该第二二极管之该阳极；一 PFC电路，具有一第一与一第二输入端、一第一与一第二输出端，其中该第一电容并 联电连结于该第一与该第二输出端，该第一与该第二输入端分别耦合于该第一二极管之该 阳极与该整流桥之该第二输出端，且该第一输出端耦合于该第二二极管之该阳极；以及一直流电源，具一第一与一第二输入端，其中该第一输入端耦合于该第二二极管之该 阴极，且该第二输入端耦合于该整流桥之第二输出端。
2.如申请专利范围第1项所述之系统，该存储吸收电路为具有一第一端与一第二端之 一第二电容。
3.如申请专利范围第1项所述之系统，该存储吸收为一第二辅助电路，且包括具一阳 极与一阴极之一第三二极管，一第四二极管与一第五二极管，一具一第一端与一第二端之 一第三电容与一第四电容，其中该第四二极管之该阴极耦合于该第三二极管之该阳极，该 第四二极管之该阳极耦合于该第五二极管之该阴极，该第四电容之该第二端耦合于该第 四二极管之该阳极与该第五二极管之该阴极，该第四电容之该第一端耦合于该第三二极管 之该阴极，且该第五二极管之该阳极耦合于该第三电容之该第二端，该第三电容之该第一 端耦合于该第三二极管之该阳极与该第四二极管之该阴极。
4.如申请专利范围第1项所述之系统更包括一电磁干扰(EMI)滤波器、一具一第一与 一第二输入端与一输出端之直流/直流变换器，其中该第一电容为一输出电容(CB)，该PFC 电路输出一直流总线(DC bus)电压，该直流电源为一待机电源，且更包括一输出端，用于输 出一待机电压，该整流桥更包括一第一与一第二输入端，该EMI滤波器接收该交流电压且 并联电连接于该整流桥之该第一与该第二输入端，该直流/直流变换器之该第一与该第二 输入端分别耦合于该第二二极管之该阳极与该PFC电路之该第二输出端，用于接收该直流 总线电压，且该直流/直流变换器之该输出端用于输出一直流输出电压。
5.如申请专利范围第4项所述之系统，其中该整流桥更包括各具一阳极与一阴极之一 第一至一第四整流二极管，该第一整流二极管之该阳极与该第二整流二极管之该阴极耦合 于该整流桥之该第一输入端，该第一整流二极管之该阴极与该第三整流二极管之该阴极耦 合于该整流桥之该第一输出端，该第二整流二极管之该阳极与该第四整流二极管之该阳极 耦合于该整流桥之该第二输出端，且该第三整流二极管之该阳极与该第四整流二极管之该 阴极耦合于该整流桥之该第二输入端。
6.如申请专利范围第1项所述之系统，其中该PFC电路为一降压PFC电路，该降压PFC 电路更包括一具一第一端与一第二端之开关，一具一阳极与一阴极之第三二极管与一具一 第一端与一第二端之电感，该开关之该第一端耦合于该降压PFC电路之该第一输入端，该第三二极管之该阴极耦合于该开关之该第二端与该电感之该第一端，该第三二极管之该阳 极耦合于该降压PFC电路之该第二输入端与该降压PFC电路之该第二输出端，且该电感之 该第二端耦合于该降压PFC电路之该第一输出端。
7.如申请专利范围第6项所述之系统，其中当该交流输入电压为一输入脉冲信号，用 以进行一冲击测试时，该输入脉冲信号流经该第一二极管与该存储吸收电路，以使该输入 脉冲信号所具有之一冲击能量被该存储吸收电路所吸收，而使该经整流之直流电压被箝位 于一第一预定值，使该开关的一电压尖峰值低于一第二预定值，以避免造成该开关之损坏。
8.如申请专利范围第6项所述之系统，其中当该交流输入电压进入一省电模式时，该 存储吸收电路所储存之一能量经过该第二二极管而提供给该直流电源，使该直流电源在该 交流输入电压进入该省电模式时，仍然可以保持一预定时间之一正常电压的输出。
9.如申请专利范围第1项所述之系统，其中该PFC电路为一升降压PFC电路，该升降 压PFC电路更包括各具一第一端与一第二端之一第一与一第二开关，各具一阳极与一阴极 之一第三与一第四二极管与具一第一端与第二端之一电感，该第一开关之该第一端耦合于 该升降压PFC电路之该第一输入端，该第三二极管之该阴极耦合于该第一开关之该第二端 与该电感之该第一端，该第三二极管之该阳极耦合于该升降压PFC电路之该第二输入端与 该第二开关之该第二端，该第二开关之该第一端耦合于该电感之该第二端与该第四二极管 之该阳极，该第二开关之该第二端耦合于该升降压PFC电路之该第二输出端，且该第四二 极管之该阴极耦合于该升降压PFC电路之该第一输出端。
10.如申请专利范围第9项所述之系统，其中当该交流输入电压为一输入脉冲信号，用 以进行一冲击测试时，该输入脉冲信号流经该第一二极管与该存储吸收电路，以使该输入 脉冲信号所具有之一冲击能量被该存储吸收电路所吸收，而使该经整流之直流电压被箝位 于一第一预定值，使该第一开关的一电压尖峰值低于一第二预定值，以避免造成该第一开 关之损坏。
11.如申请专利范围第9项所述之系统，其中当该交流输入电压进入一省电模式时，该 第一电容(CB)所储存之一能量经过该第二二极管而提供给该直流电源，使该直流电源在 该交流输入电压进入该省电模式时，仍然可以保持一预定时间之一正常电压的输出。
12.—种功率因子校正(PFC)电路系统，包含一整流桥，具一第一与一第二输出端，接收一交流输入电压，且输出一经整流之直流电压；一第一辅助电路，包括一第一二极管，具一阳极与一阴极，其中该阳极耦合于该整流桥之该第一输出端；以及一第二二极管，具一阳极与一阴极，其中该阴极耦合于该第一二极管之该阴极；一第一电容，具一第一端与一第二端，该第一端耦合于该第一二极管之该阴极，该第二 端耦合于该整流桥之该第二输出端；一第二电容，具一第一端与一第二端，其中该第一端耦合于该第二二极管之该阳极；一 PFC电路，具有一第一与一第二输入端、一第一与一第二输出端，其中该第二电容并 联电连结于该第一与该第二输出端，该第一与该第二输入端分别耦合于该第一二极管之该 阳极与该整流桥之该第二输出端，且该第一输出端耦合于该第二二极管之该阳极；一直流电源，具一第一与一第二输入端，其中该第一输入端耦合于该第二二极管之该阴极，且该第二输入端耦合于该整流桥之第二输出端。
13.如申请专利范围第12项所述之系统更包括一电磁干扰(EMI)滤波器和一具一第一 与一第二输入端与一输出端之直流/直流变换器，其中该第一电容为一吸收储能电容，该 第二电容为一输出电容，该PFC电路输出一直流总线(DC bus)电压，该直流电源为一待机 电源，且更包括一输出端，用于输出一待机电压，该整流桥更包括一第一与一第二输入端， 该EMI滤波器接收该交流电压且并联电连接于该整流桥之该第一与该第二输入端，该直流 /直流变换器之该第一输入与该第二输入端分别耦合于该第二二极管之该阳极与该PFC电 路之该第二输出端，用于接收该直流总线电压，而该直流/直流变换器之该输出端用于输 出一直流输出电压。
14.一种用于一具有一整流桥、一第一辅助电路、一存储吸收电路、一第一电容(CB)、 一直流电源与一带有降压功能之功率因子校正(PFC)电路之PFC电路系统的控制方法，其 中该第一辅助电路包括彼此耦合之一第一二极管与一第二二极管，该第一电容耦合于该 PFC电路与该第二二极管，且该第二二极管耦合于该直流电源，该方法包含下列之步骤(a)提供该PFC电路系统之一交流输入电压与该整流桥输出之一经整流之直流电压；(b)当该交流输入电压为一输入脉冲信号，用以进行一冲击测试时，使该输入脉冲信号 流经该第一二极管与该存储吸收电路；以及(c)当该交流输入电压进入一省电模式时，提供一能量给该直流电源。
15.如申请专利范围第14项所述的方法，其中该PFC电路更包括一第一开关，且该步骤 (b)更包括下列之步骤(bl)使该输入脉冲信号所具有之一冲击能量被该存储吸收电路所吸收；(b2)使该经整流之直流电压被箝位于一第一预定值；以及(b3)使该第一开关的一电压尖峰值低于一第二预定值，以避免造成该第一开关之损坏。
16.如申请专利范围第14所述的方法，其中该第一辅助电路为一如申请专利范围第1 项所述之第一辅助电路，且该步骤(c)更包括下列之步骤(cl)当该交流输入电压进入一省电模式时，经过该第二二极管，提供该第一电容所储 存之该能量给该直流电源；以及(c2)使该直流电源在该交流输入电压进入该省电模式时，仍然可以保持一预定时间之 一正常电压的输出。
17.如申请专利范围第14所述的方法，其中该PFC电路为一降压PFC电路或者一升降 压PFC电路。
18.如申请专利范围第17述的方法，其中该降压PFC电路为一如申请专利范围第6项 所述之降压PFC电路，而该升降压PFC电路为一如申请专利范围第9项所述之升降压PFC 电路。
19.如申请专利范围第14所述的方法，其中该存储吸收电路为一如申请专利范围第1 项所述之存储吸收电路，且该步骤(c)更包括下列之步骤(cl)提供该PFC电路输出之一直流总线电压的一数值与该经整流之直流电压的一峰 值；以及(c2)使该峰值的一半小于该直流总线电压的该数值，当该经整流之直流电压的一数值大于该直流总线电压的该数值时，由该经整流之直流电压提供该能量，而当该经整流之直 流电压的该数值小于该直流总线电压之该数值时，由该直流总线电压提供该能量，以避免 该PFC电路系统之一交流输入电流出现一尖峰电流。
全文摘要
本发明系揭露一种升降压型功率因子校正(PFC)电路系统，包含一整流桥，一第一辅助电路，包括一第一二极管，耦合于该整流桥以及一第二二极管，耦合于该第一二极管，一第一电容，耦合于该第一二极管与该整流桥，一升降压PFC电路，具有一第一与一第二输入端与一第一与一第二输出端，其中该第一与该第二输入端分别耦合于该第一二极管与该第一电容，且该第一输出端耦合于该第二二极管，一第二电容，并联电连接于该第一与该第二输出端，以及一直流电源耦合于该第二二极管。
文档编号H02M1/42GK102044958SQ20091020506
公开日2011年5月4日 申请日期2009年10月23日 优先权日2009年10月23日
发明者冀飞, 李欣, 李飞, 甘鸿坚 申请人:台达电子工业股份有限公司