专利名称：同步整流器驱动电路整流器的制作方法
技术领域：
本申请一般针对功率变换，特别是针对同步整流器以及操作和形成同步整流器的方法。
背景技术：
某些同步或者有源整流器通过用晶体管例如金属氧化物半导体场效应晶体管(MOSFET)代替ニ极管来部分减小电阻损耗来通过ニ极管桥整流器提供改进的效率。该MOSFET与ニ极管两端的恒定结电压降例如大约0. 7-1. 2伏相比，可以具有非常低的导通电阻,例如IOmQ。由于在宽输入电压范围设计中，常规的自驱动电路的驱动损耗非常大，因此已经进行了不断的研究以改进同步整流器驱动电路的效率。虽然同步整流器的效率明显大于ニ 极管桥整流器，但是自驱动箝位MOSFET的功率损耗强加了对常规的自驱动设计的效率的更低的限制。需要新的解决方案以进ー步减少在同步整流器驱动电路中的损耗，同时以低成本实现。
发明内容
ー个方面是提供包括初级和次级整流器电路的同步整流器。该初级整流器电路被配置为从第一变压器绕组的相应第一和第二初级电压输出产生第一和第二半波整流信号。次级整流器电路被配置为响应第一和第二晶体管栅极输入对第二变压器绕组的电压输出进行整流。第一缓冲驱动器被配置为接收第一半波整流信号并且将第一缓冲控制信号提供给第一晶体管栅极输入。第二缓冲驱动器被配置为接收第二半波整流信号并且将第二缓冲控制信号提供给第一晶体管栅极输入。另ー方面提供了 ー种形成同步整流器的方法。该方法包括配置初级整流器电路以从第一变压器绕组的第一和第二初级电压输出产生第一和第二半波整流信号的步骤。在另ー步骤中，次级流器电路被配置为响应第一和第二晶体管栅极输入对第二变压器绕组的电压输出进行整流。在另ー步骤中，第一缓冲驱动器被配置为接收第一半波整流信号并且将第一缓冲控制信号提供给第一晶体管栅极输入。在另ー步骤中，第二缓冲驱动器被配置为接收第二半波整流信号并且将第二缓冲控制信号提供给第一晶体管栅极输入。另ー方面提供了ー种操作同步整流器的方法。该方法包括从第一变压器绕组的相应第一和第二初级电压输出产生第一和第二半波整流信号的步骤。在另ー步骤中，第一和第二半波整流信号被相应第一和第二缓冲驱动器缓冲以产生相应第一和第二控制信号。在另ー步骤中，第一控制信号的输出在第二整流控制信号的控制下被耦合到地。在另ー步骤中，第二缓冲驱动器的输出在第一整流控制信号的控制下被耦合到地。又一方面提供了一种同步整流器。该整流器包括MOSFET SI和S2。该MOSFET SI具有连接到第一变压器绕组的第一端子的漏扱。该MOSFET S2具有连接到第一变压器绕组的第二端子的漏扱。第一缓冲驱动器的输入端被连接到该MOSFET SI的源扱。第二缓冲驱动器的输入端被连接到该MOSFET S2的源极。MOSFET S3具有连接到第二缓冲驱动器的输入端的栅极，连接到地的源极以及配置为从第一缓冲驱动器接收输出电压的漏扱。MOSFETS4具有连接到第一缓冲驱动器的输入端的栅极，连接到地的源极以及配置为从第二缓冲驱动器接收输出电压的漏扱。MOSFET Ql具有连接到第二变压器绕组的第一端子的漏极，连接到地的源极以及配置为从第一缓冲驱动器接收输出电压的栅极。MOSFET Q2具有连接到第ニ变压器绕组的第二端子的漏极，连接到地的源极以及配置为从第二缓冲驱动器接收输出电压的栅极。
现在将结合附图进行以下描述，其中图I示出了现有技术的同步整流器的各方面；图2示出了根据公开的一个实施例的同步整流器；
图3和4示出了各个实施例例如图2的同步整流器中的信号的信号时序的各方面；图5示出了集成驱动电路的内部功能，该集成驱动电路可被用在某些实施例中以提供在图2的同步整流器中使用的缓冲驱动器；图6示出了根据ー个实施例的同步整流器，其中在图2的实施例中的某些MOSFET被ニ极管代替；以及图7表示根据本公开的各个实施例形成同步整理器例如同步整流器200和600的方法。
具体实施例方式这里给出的实施例描述了ー种用于功率变换器的新型同步整流器(SR)驱动电路。在应用中，包括各种各样的输入电压，常规SR自驱动电路通常是不合适的，因为可能存在大的电阻损耗以及由热造成的问题，包括在同步FET驱动中使用的线性箝位M0SFET。某些常规的同步整流器驱动方案使用数字隔离器以将控制信号从初级控制集成电路(IC)传送到次级驱动1C，用RC延迟电路调节在初级侧和次级侧之间的延迟时间。尽管该方案可以在某些情况下实现高效率，但是该电路包括许多部件，并且因此通常是复杂的和/或高成本的。本公开的实施例提供了一种改进的SR驱动器策略，其提供了低的与驱动器相关的损耗并且可以比常规同步整流器驱动方案制造成本更低。图I示出了现有技术的SR电路100，其是某些常规SR电路的代表。该电路100包括初级整流器电路101以及次级整流器电路102。初级整流器电路101包括MOSFET SI110和S2 120，以及箝位MOSFET 140、150。次级整流器电路102包括MOSFET Ql 160和Q2170。在某些情况下，初级整流器电路101的部件被集成在一个控制IC中，并且次级整流器电路102的部件被集成在一个驱动IC中。MOSFET SI 110和S2 120由栅极电压Vg偏置并且因此总是“导通”，例如在器件的源极和漏极之间提供相对低的电阻通路。SI 110和S2 120中的每ー个的漏极被连接到变压器Tl的初级绕组TlB 130的端子130-1和130-2。绕组T1B130在端子130-1和130-2的两端产生时变(AC)电压。在端子130-1处的电压被指定为Vsl，并且在端子130-2处的电压被指定为Vs2。在SI 110源极处的电压被指定为Vinl，以及在S2120源极处的电压被
指定为Vin2。SI 110的源极被连接到MOSFET 140的栅极。S2 120的源极被连接到MOSFET 150的栅极。当Vsl > 0时，MOSFET 140将Vin2箝位到大约接地。当Vs2 > 0，MOSFET 150将Vinl箝位到大约接地。因此，Vinl和Vin2中的每ー个为在相应端子130-1、130-2处产生的AC电压的半波整流部分。MOSFET Ql 160和MOSFET Q2 170的漏极相应被连接到变压器Tl的次级绕组TlA180的端子180-2和端子180-1。当Vinl为正时，Ql 160导通并且Q2 170截止。端子180-2接地，将地參考设置为端子180-1处的电压。因此在端子180-1处的电压跟随绕组TlA 180的AC输出的正相位。当Vin2为正吋，Q2 170导通，因此将端子180-1接地。因此在端子180-2处的电压被半波整流。通过电感器LI 190和电容器Cl 195形成的LC滤波器通过在端子180-1处的电压的周期的正循环来充电，由此在Cl 195的端子两端提供基本上为直流 的电压Vo。为了改进在宽输入电压范围设计应用中的性能，某些常规的SR电路包括在初级整流器电路101和次级整流器电路102之间的驱动器。该驱动器可以例如減少流过SI 110和S2 120的瞬态电流。然而，驱动器中的延迟会导致Ql 160和Q2 170暂时同时接通。在这些情况下，在绕组T1A180的端子180-1和180-2之间的低电阻通路导致高的电流瞬态，由此产生电阻损耗和Ql 160和Q2 170和绕组TlA的焦耳热。该功率损耗减少了 SR电路100的效率并且可能导致更低的可靠性和/或需要消散SR电路100的热量。某些常规的減少这些电阻损耗的尝试已经用于数字隔离器以及RC延迟电路以调节在变压器Tl的初级侧和次级侧之间的延迟时间。这些方法的常规实施通常要求更多的部件，其导致增加的电路复杂度和成本，并且可能由于增加的故障的潜在来源而不可靠。图2示出了在本公开的ー个实施例中的同步整流器200，其提供了具有比如上所述的某些常规实施显著低的复杂度和成本的改进的变换效率。该同步整流器200包括前面所述的初级整流器电路101和次级整流器电路102。本公开的实施例明确地包括初级整流器电路101和次级整流器电路102的变形，其虽然提供基本上与所示的整流器电路101和102相同的功能，但是可以在形式上有所不同。在整流器电路101、102之间插入的是隔离电路201。该隔离电路201包括缓冲驱动器210a和210b、电阻器Rl 220和R2 230、以及MOSFET S3 240和S4 250。如在该论述中以及权利要求中所使用的，缓冲驱动器是将电信号输入到缓冲驱动器的驱动电流能力放大的电路。缓冲驱动器的増益不限于任何特定值。例如，缓冲驱动器可以在其输入端接收100 u A的电流并且驱动大约IA或更大的负载。缓冲驱动器可以是例如常规驱动器。该隔离电路201接收输入信号Vinl和Vin2，并且将缓冲控制信号Vtjl和\2相应提供给Ql 160和Q2 170的栅极。该缓冲驱动器210a、210b可以通过将绕组LlB感应地耦合到电感器LI来供电。可以通过ニ极管Dl和电容器C2对由绕组LlB产生的AC电压进行整流。该隔离电路201在同步整流器200中提供几种功能。第一，该缓冲驱动器210a、210b将MOSFET SI 110和S2 120与MOSFET Ql 160和Q2 170隔离。该方面可以减少通过SI 110和S2 120的电流，其由在Ql 160和Q2 170的栅极处的容性切换引起。第二，该缓冲驱动器可以在由绕组TlB 130提供的各种电压上将相对均匀的切换电流提供给Ql 160和Q2 170。由缓冲驱动器210a、210b提供的第三相关功能是切换时间例如Ql 160和Q2 170的栅极电压的上升和下降时间的減少，其可以为Ql 160和Q2 170的接通和截止状态提供更精确的定时。尽管有这些有利的效果，但是该缓冲驱动器210a会在Vinl和Ql 160的栅极之间施加小的延迟。类似地，该缓冲驱动器210b会在Vin2和Q2 170的栅极之间施加小的延迟。如果不减轻，则这些延迟可能导致Ql和Q2的同时导通，由此导致Ql和Q2的功率损耗和寿命降低。例如，图3A示出了在不存在S3 240和S4 250的情况下用于同步整流器200的Vinl和Vin2的电压轨迹。电流轨迹Itia是代表流过绕组TIA 180,Ql 160和Q2 170的电流。Vinl和Vin2为半波整流信号。在时间tl、t2、t3和t4，Ql 160和Q2 170可以暂时地同时在“导通”状态。因此，Itia包括在Vinl和Vin2的零交叉处的周期的电流尖脉冲310。 图4示出了包括晶体管S3 240和S4 250的同步整流器200的Vinl, Vin2, Vol和Vo2的电压轨迹。S3 240和S4 250接收Vinl和Vin2信号的前馈通信以基本上防止电流尖脉冲310的出现。Vq1滞后Vinl At，Vq2滞后Vin2 At，其中At是由缓冲驱动器210a和210b施加的延迟。首先考虑Vtjl，紧接Tl之前，该信号跟随Vinl的形式。该缓冲驱动器210a可以具有単位或非単位的増益。晶体管S3 240是截止的，因为Vin2被MOSFET 140箝位到地。在时间tl，Vinl回落到S4 250的接通电压之下，从而使S4 250切断，并且Vin2开始增加。Vin2的上升使S3 240接通，使Vtjl箝位到地。Vin2由缓冲驱动器210b缓冲，其又可以具有单位或非单位增益。V02以时滞跟随Vin2。在T2，Vinl再次増加，使S4250接通。Vo2被S4 250箝位到地。Vtjl以时滞At跟随Vinl。VinPVin2^1和Vtj2的后续周期继续跟随所述图案。通过检查Vtjl和Vtj2，显然这些信号不是同时激活的，例如大于零伏。因此Ql和Q2将不会同时处于“导通”状态并且电流尖脉冲310 (图3)基本上被消除。转到图5，驱动电路500包括第一和第二缓冲驱动电路510和520。该驱动电路500包括端子1-6。缓冲驱动电路510具有端子I处的输入和端子4处的输出。缓冲驱动电路520具有端子3处的输入和端子6处的输出。每个缓冲驱动电路510、520提供缓冲驱动器210a，210b中的一个的功能。在各个实施例中，缓冲驱动电路500是具有至少两个独立缓冲驱动电路的商业上可得到的集成电路。电路510可以操作为缓冲驱动器210a，而电路520可以操作为缓冲驱动器210b。电源和接地可以相应地被施加到端子5和2。在某些实施例中，缓冲驱动电路510、520为高性能缓冲驱动器。这里和在权利要求中，高性能缓冲驱动器由下列属性来表征I)能够驱动至少约I安培的峰值负载，2)具有响应阶跃函数输入不高于约150ns的上升时间，同时驱动大约2nF的负载，以及3)具有响应阶跃函数输入不高于约150ns的下降时间，同时驱动大约2nF的负载。在某些实施例中，峰值负载驱动能力是至少约4安培,对于约I. 8nF的负载,上升时间的响应时间为约20ns或者更小、，并且对于约I. 8nF的负载，下降时间小于约15ns。在一个实施例中，驱动电路500由包括两个或更多个驱动器例如缓冲驱动电路510,520的商业上可得到的集成电路提供。在一个非限制性的例子中，可以使用由TexasInstruments、Dallas、TX、USA制造的零件号码UCC27324。所属领域技术人员将会理解,可以使用分立部件等效的形成缓冲驱动电路510、520。此外，提供与UCC27324功能上类似操作的电路500的实施例被包括在本公开中。图6示出了本发明另一实施例中的同步整流器600。该同步整流器600用电阻器R3、R4以及ニ极管D2、D3的网络代替同步整流器200的MOSFET 140和150。除了现在所描述的方面之外，该同步整流器600可以以关于同步整流器200描述的方式操作。ニ极管D2的阳极被连接到地并且阴极被连接到Vinl。电阻器R3与D2并联连接。ニ极管D3的阳极被连接到地并且其阴极被连接到Vin2。电阻器R4与D3并联连接。ニ极管D2操作为把Vinl箝位到不小于约地电位的D2的小结电压降的值。ニ极管D3操作为把Vin2箝位到到不小于约地电位的D3的ニ极管电压降的值。在某些实施例中，同步整流器600也包括具有其阳极连接到Vin2以及其阴极连接到变压器端子180-2的ニ极管D4。当Vinl为正吋，Ql导通，将变压器端子180-2接地。然后端子180-2处的电压參考为地，并且端子180-2提供由变压器特性所确定的输出电压。当Vin2为正时，端子180-2參考为Vin2，小于D4 ニ极管压降。D4的作用是确保当Vol使Ql导 通时Vin2为大约接地。转到图7，代表例如形成同步整流器例如同步整流器200和600的方法700。在不按照这里例如在图2、4、5和6中所述的特征进行限制的情况下描述方法700。本公开的实施例包括在方法700上的变形，例如以不同于所述顺序的顺序执行步骤。在步骤710中，初级整流器电路例如初级整流器电路101被配置为从第一变压器绕组例如初级绕组TlB 130的第一和第二初级电压输出产生第一和第二半波整流信号。在步骤720中，次级整流器电路例如次级整流器电路102被配置为响应第一和第二晶体管栅极输入，例如晶体管Q2170和Q1160的相应栅极输入，对第二变压器绕组例如次级绕组TlA180的电压输出进行整流。在步骤730中，第一缓冲驱动器例如缓冲驱动器210a被配置为接收第一半波整流信号并且将第一缓冲控制信号提供给第二晶体管栅极输入，例如晶体管Q1160的栅极输入。在步骤740中，第二缓冲驱动器例如缓冲驱动器210b被配置为接收第ニ半波整流信号并且将第二缓冲控制信号提供给第一晶体管栅极输入，例如晶体管Q2 170的栅极输入。在步骤750中，第一箝位晶体管例如晶体管S3 240被配置为响应第二半波整流信号将第一缓冲控制信号接地。在步骤760中，第二箝位晶体管例如晶体管S4 250被配置为响应第一半波整流信号将第二缓冲控制信号接地。在步骤770中，第一ニ极管例如ニ极管D2被配置为防止第一半波整流信号负偏移。在步骤780中，第二ニ极管例如ニ极管D3被配置为防止第二半波整流信号负偏移。在步骤790中，第三ニ极管例如ニ极管D4的阴极被连接到第二变压器绕组。ニ极管的阳极被连接到第二半波整流信号。本申请涉及的所属领域技术人员将理解，可以对所述实施例做出其它以及另外的添加、删除、代替和修改。
权利要求
1.一种同步整流器，包括 初级整流器电路，所述初级整流器电路配置为接收第一变压器绕组的第一和第二初级电压输出并且由此产生第一和第二半波整流信号； 次级整流器电路，所述次级整流器电路配置为响应第一和第二晶体管栅极输入对第二变压器绕组的电压输出进行整流； 第一缓冲驱动器，所述第一缓冲驱动器配置为接收所述第一半波整流信号并且将第一缓冲控制信号提供给所述第一晶体管栅极输入；以及 第二缓冲驱动器，所述第二缓冲驱动器配置为接收所述第二半波整流信号并且将第二缓冲控制信号提供给所述第一晶体管栅极输入。
2.如权利要求I所述的同步整流器，还包括 第一箝位晶体管，所述第一箝位晶体管配置为响应所述第二半波整流信号将所述第一缓冲控制信号接地；以及 第二箝位晶体管，所述第二箝位晶体管配置为响应所述第一半波整流信号将所述第二缓冲控制信号接地。
3.如权利要求I所述的同步整流器，还包括 第一二极管，所述第一二极管配置为防止所述第一半波整流信号负偏移；以及 第二二极管，所述第二二极管配置为防止所述第二半波整流信号负偏移。
4.如权利要求I所述的同步整流器，其中所述次级整流器电路包括滤波电感器，所述滤波电感器配置为向所述缓冲驱动器提供运行功率。
5.如权利要求I所述的同步整流器，其中所述缓冲驱动器是高性能缓冲驱动器。
6.如权利要求I所述的同步整流器，还包括二极管，所述二极管具有连接到所述第二变压器绕组的阴极以及连接到所述第二缓冲驱动器的输入的阳极。
7.如权利要求I所述的同步整流器，其中所述第一和第二变压器绕组是同一变压器的绕组。
8.一种形成同步整流器的方法，包括 配置初级整流器电路以从第一变压器绕组的第一和第二初级电压输出产生第一和第二半波整流信号； 配置次级整流器电路以响应第一和第二晶体管栅极输入对第二变压器绕组的电压输出进行整流； 配置第一缓冲驱动器以接收所述第一半波整流信号并且将第一缓冲控制信号提供给所述第二晶体管栅极输入；以及 配置第二缓冲驱动器以接收所述第二半波整流信号并且将第二缓冲控制信号提供给所述第一晶体管栅极输入。
9.如权利要求8所述的方法，还包括 配置第一箝位晶体管以响应所述第二半波整流信号将所述第一缓冲控制信号接地；以及 配置第二箝位晶体管以响应所述第一半波整流信号将所述第二缓冲控制信号接地。
10.如权利要求8所述的方法，还包括 配置第一二极管以防止所述第一半波整流信号负偏移；以及配置第二二极管以防止所述第二半波整流信号负偏移。
11.如权利要求8所述的方法，其中所述次级整流器电路包括滤波电感器，所述滤波电感器配置为向所述缓冲驱动器提供运行功率。
12.如权利要求8所述的方法，其中所述缓冲驱动器是高性能缓冲驱动器。
13.如权利要求8所述的方法，还包括将二极管的阴极连接到所述第二变压器绕组以及将所述二极管的阳极连接到所述第二缓冲驱动器的输入。
14.如权利要求8所述的方法，其中所述第一和第二变压器绕组是同一变压器的绕组。
15.一种操作同步整流器的方法，包括 从第一变压器绕组的相应第一和第二初级电压端子产生第一和第二半波整流信号；借助相应第一和第二缓冲驱动器对所述第一和第二输入信号进行缓冲以产生相应第一和第二输出信号； 当所述第二输入信号的电压大于所述第一输入信号的电压时，将所述第一输出信号耦合到地；以及 当所述第一输入信号的电压大于所述第二输入信号的电压时，将所述第二输出信号耦合到地。
16.如权利要求15所述的方法，还包括控制次级整流器电路以产生电源电压来向所述缓冲驱动器提供运行功率。
17.如权利要求15所述的方法，还包括使用相应第一和第二二极管以箝位所述第一和第二输入电压的负电压偏移。
18.如权利要求15所述的方法，其中所述第二变压器绕组具有第一和第二端子，并且所述次级整流器电路包括 第一金属氧化物半导体场效应晶体管(MOSFET)，所述第一 MOSFET连接在地和所述第一端子之间，并且由所述第一控制信号控制；以及 第二 M0SFET，所述MOSFET连接在地和所述第二端子之间，并且由所述第二控制信号控制， 以及还包括在所述第二输入信号和所述第一端子之间耦合二极管。
19.如权利要求15所述的方法，其中所述第一和第二变压器绕组是同一变压器的绕组。
20.一种同步整流器，包括 MOSFET SI，具有连接到第一变压器绕组的第一端子的漏极； MOSFET S2，具有连接到所述第一变压器绕组的第二端子的漏极； 第一缓冲驱动器，具有连接到所述MOSFET SI的源极的输入端； 第二缓冲驱动器，具有连接到所述MOSFET S2的源极的输入端； MOSFET S3，具有连接到所述第二缓冲驱动器的所述输入端的栅极、连接到地的源极以及配置为从所述第一缓冲驱动器接收输出电压的漏极； MOSFET S4，具有连接到所述第一缓冲驱动器的所述输入端的栅极、连接到地的源极以及配置为从所述第二缓冲驱动器接收输出电压的漏极； MOSFET Q1，具有连接到第二变压器绕组的第一端子的漏极、连接到地的源极以及配置为从所述第一缓冲驱动器接收所述输出电压的栅极；以及MOSFET Q2，具有连接到所述第二变压器绕组的第二端子的漏极、连接到地的源极以及配置为从所述第 二缓冲驱动器接收所述输出电压的栅极。
全文摘要
本发明涉及同步整流器驱动电路整流器。一种同步整流器包括初级整流器电路和次级整流器电路。该初级整流器电路被配置为从第一变压器绕组的相应第一和第二初级电压输出产生第一和第二半波整流信号。次级整流器电路被配置为响应第一和第二晶体管栅极输入对第二变压器绕组的电压输出进行整流。第一缓冲驱动器被配置为接收第一半波整流信号并且将第一缓冲控制信号提供给第一晶体管栅极输入。第二缓冲驱动器被配置为接收第二半波整流信号并且将第二缓冲控制信号提供给第一晶体管栅极输入。
文档编号H02M7/12GK102810991SQ20111019856
公开日2012年12月5日 申请日期2011年6月2日 优先权日2011年6月2日
发明者赵小俭, 吴睿, 胡欣 申请人:世系动力公司