半导体装置及显示装置的制作方法

专利名称：半导体装置及显示装置的制作方法
技术领域：
本发明的技术领域涉及半导体装置及其驱动 方法、以及显示装置及其驱动方法。
背景技术：
近年来，在各种各样的电子设备中，例如在从电压变动大的电压产生稳定的电源电压时，或者在需要多个不同的电源电压时等，使用将给定的直流电压转换成另一直流电压的电路(也称为直流-直流转换电路或者DC-DC转换器)。DC-DC转换电路的一个示例是例如利用线圈、二极管以及晶体管形成的非隔离型DC-DC转换电路(例如，专利文献I)。该非隔离型DC-DC转换电路具有电路面积小、制造成本低的优点。[专利文献I]日本专利申请公开昭(S)58-086868号公报

发明内容
本发明的目的之一在于提供一种用于具有DC-DC转换电路的半导体装置的新颖的电路结构或者驱动方法。本发明的另一目的在于降低DC-DC转换电路的功耗。本发明的再一目的提高DC-DC转换电路中的功率转换效率。提供了一种半导体装置，其具有DC-DC转换电路和微处理器。利用微处理器的时钟信号控制所述DC-DC转换电路，并且所述DC-DC转换电路将输入信号(也称为输入电压)转换成输出信号(也称为输出电压)。根据本发明的一个实施例，一种半导体装置包括=DC-DC转换电路；以及微处理器。所述DC-DC转换电路具有转换电路和控制电路，所述转换电路具有电感元件和晶体管，所述控制电路具有比较电路和逻辑电路。使用滞回比较器(hysteresis comparator)作为所述比较电路。在所述控制电路中，所述比较电路讲转换电路的输出信号与第一基准电位或第二基准电位进行比较，而所述逻辑电路执行比较电路的输出信号和微处理器的时钟信号的计算操作。在所述转换电路中，所述晶体管根据逻辑电路的输出信号控制流过电感元件的电流，并且所述转换电路的输出信号是根据流过电感元件的电流而产生的。根据本发明另一实施例，一种显示装置包括=DC-DC转换电路；微处理器；以及配置有像素的显示部。所述DC-DC转换电路具有转换电路和控制电路，所述转换电路具有电感元件和晶体管，所述控制电路具有比较电路和逻辑电路。使用滞回比较器作为所述比较电路。在所述控制电路中，所述比较电路将转换电路的输出信号与第一基准电位或第二基准电位进行比较，而所述逻辑电路执行所述比较电路的输出信号和微处理器的时钟信号的计算操作。在所述转换电路中，所述晶体管根据逻辑电路的输出信号控制流过电感元件的电流，并且所述转换电路的输出信号是根据流过电感元件的电流而产生的。在所述显示部中，根据转换电路的输出信号而驱动像素。根据本发明另一实施例，一种显示装置包括=DC-DC转换电路；微处理器；以及配置有像素的显示部。所述DC-DC转换电路具有转换电路和控制电路，所述转换电路具有电感元件和晶体管，所述控制电路具有比较电路、放大电路以及逻辑电路。作为比较电路，使用滞回比较器。在所述控制电路中，执行第一操作或第二操作。在所述第一操作中，所述比较电路将转换电路的输出信号与第一基准电位或第二基准电位进行比较，并且所述逻辑电路执行比较电路的输出信号和微处理器的时钟信号的计算操作。在所述第二操作中，所述放大电路放大转换电路的输出信号与第三基准电位之间的差，并且所述比较电路将放大电路的输出信号与三角波进行比较。在所述转换电路中，所述晶体管根据逻辑电路通过第一操作的输出信号或比较电路通过第二操作的输出信号来控制流过电感元件的电流，并且所述转换电路的输出信号是根据流过电感元件的电流而产生的。在显示部中，进行第一驱动或第二驱动。在所述第一驱动中，将视频信号以从I秒至600秒的间隔写入到像素，而在所述第二驱动中，将视频信号以从1/60秒或更低的间隔写入到像素。在显示部中，在进行第一驱动时根据转换电路通过第一操作的输出 信号来驱动像素，而在进行第二驱动时根据转换电路通过第二操作的输出信号来驱动像素。在根据本发明的一个实施例的半导体装置或显示装置中，可以精确地控制DC-DC转换电路中的占空比，从而可以提高DC-DC转换电路的可靠性。另外，可以降低DC-DC转换电路的功耗。此外，可以提高DC-DC转换电路中的功率转换效率。另外，可以降低半导体装置或显示装置的制造成本。


在附图中图IA至ID是示出半导体装置的实例的图；图2是示出时序图的实例的图；图3是示出半导体装置的实例的图；图4A和4B是示出时序图的实例的图；图5A示出了半导体装置的示例，而图5B和5C示出了时序图的实例；图6A是示出半导体装置的实例的图，而图6B是示出时序图的实例的图；图7A和7B是示出半导体装置的实例的图；图8A和8B是示出半导体装置的实例的图；图9是示出时序图的实例的图；图IOA和IOB是示出显示装置的实例的图；图IlA至IlD是示出半导体装置的实例的图。
具体实施例方式下面将参照附图详细说明实施方式。但是，以下实施方式可以通过多种不同的方式实施，本领域技术人员可以很容易地理解，其方式和详细内容可以被以各种形式修改而不脱离本发明的宗旨及其范围。因此，本发明不应被解释为仅限于以下所示的实施方式。在用于说明实施方式的若干附图中，同一附图标记表示相同的部分或者具有相似功能的部分，并且省略了对其重复说明。实施方式I在本实施方式中，将说明半导体装置的结构及驱动方法的实例。
图IA是具有DC-DC转换电路的半导体装置的框图的实例。半导体装置具有DC-DC转换电路101及微处理器103。DC-DC转换电路101具有转换电路105及控制电路107。控制电路107具有比较电路109及逻辑电路111。DC-DC转换电路101通过输入信号Vin的转换产生输出信号V—。输出信号Vrat输入到负载115。图IB和IC每一示出转换电路105的实例。图IB示出升压型(st印-up)转换器(Vin<V0Ut )，而图 IC 示出降压型(Step-down)转换器(Vin > Vout)。转换电路105至少具有晶体管Tr和电感元件L。晶体管Tr用作开关元件，并通过切换为ON状态(导通状态)或OFF状态(非导通状态)来控制流过电感元件L的电流。注意，晶体管Tr的状态由在控制电路107中产生的脉冲信号决定。电感元件L根据从其流过的电流产生电动势，并产生转换电路105的输出信号Vwt (也称为DC-DC转换电路101的输出信号)。电流值由输入信号Vin的电平等决定。以这样的方式，可以将输入信号Vin转换成输出信号Vwt。在该实施例中，电感元件L例如是线圈。接着，将利用图IB中的电路说明转换电路105的具体结构及操作。图IB中的转换电路105具有晶体管Tr、电感元件L、二极管D以及电容器C。晶体管Tr的栅极与控制电路107电连接，其源极和漏极中的一方与电感元件L的一个端子及二极管D的阳极电连接。电感兀件L的另一个端子与对其输入输入信号Vin的输入端子电连接。二极管D的阴极与电容器C的一个端子及从其输出输出信号Vtjut的输出端子电连接。另外，晶体管Tr的源极和漏极中的另一方及电容器C的另一个端子与被输入预定电位的布线电连接。这里，所述预定的电位例如是接地电位。另外，在图IB中，虽然示出其中使用二极管D进行整流并使用电容器C进行平滑的实例，但是本发明不限于使用这些部件。转换电路105具有与晶体管Tr的导通(on)状态或截止(off)状态对应的两个操作。转换电路105通过交替重复这两个操作对输入信号Vin进行升压。首先，在晶体管Tr处于导通时，电感元件L根据从其流过的电流产生电动势。电流值由输入信号Vin决定。然后，在晶体管Tr处于截止时，电感元件L产生反电动势以维持电流。输入信号Vin被加到此时产生的电动势，并且Vtjut变为a Vin0这里，α由导通状态的期间相对于晶体管Tr的一个切换周期(导通状态的期间Tm+截止状态的期间Irff)的比率决定，也即由占空比D (=Ton/ (1 +!^)，其中0〈D〈1)决定。在使用升压型电路时，a=l/ (1-D)，即α>1，并且输入信号Vin被升压。然后，转换电路105的输出信号Vtjut被反馈到控制电路107。在反馈信号Vfb高于所希望的电平时，控制电路107降低脉冲信号的占空比D。另一方面，在反馈信号Vfb低于所希望的电平时，控制电路107提高脉冲信号的占空比D。然后，晶体管Tr根据从控制电路107输入的脉冲信号的占空比D控制流过电感元件L的电流，并通过输入信号Vin的转换产生输出信号Vwt。通过以这样的方式将输出信号Vwt反馈到控制电路107，可以使输出信号Vwt接近所希望的订票。可以以这样的方式进行DC-DC转换。类似地，在使用图IC中所示的降压型电路时，根据控制电路107的脉冲信号的占空比D (0〈D〈1)控制晶体管Tr，并且Vwt变为aVin。在使用降压型电路时，α为D，即0〈 a〈I,斌并且输入信号Vin被降压。可以使用薄膜晶体管或功率MOSFET等作为晶体管Tr，并可以适当地使用P沟道或N沟道晶体管。晶体管Tr可以具有顶栅结构或底栅结构。另外，晶体管Tr可以具有沟道蚀刻结构或沟道停止结构。对于晶体管Tr的半导体材料，可以使用诸如硅或硅锗等的硅半导体、氧化物半导体、有机半导体、或化合物半导体等。替代地，可以使用非晶半导体、多晶半导体、微晶半导体、或单晶半导体等。接着，将说明控制电路107。图ID示出控制电路107的实例。控制电路107具有比较电路109及逻辑电路111。如上所述，来自转换电路105的反馈信号Vfb被输入到比较电路109。比较电路109将反馈信号Vfb与基准电位VMf比较，并输出高电平信号(也称为H信号或Vh)或低电平信号(也称为L信号或VJ作为比较电路109的输出信号VhMP。 在本实施方式中，作为比较电路109，使用滞回比较器(也称为HCMP)。滞回比较器是可以使用两个基准电位(基准电位VMfl和基准电位Vref2)的电路。使用滞回比较器的比较电路109可以将反馈信号Vfb与基准电位Vrefl或基准电位Vref2比较，并输出高电平信号或低电平信号。另外，即使在使用滞回比较器的情况下，也可以采用其中使用一个基准电位而不使用两个基准电位的结构。比较电路109的输出信号Vhemp和微处理器103的时钟信号CLK输入到逻辑电路
111。逻辑电路111进行这两个信号的计算操作，并产生具有所希望的占空比D的脉冲信号。然后，逻辑电路111的输出信号Ves(也称为控制电路107的输出信号或晶体管Tr的栅极信号)输出到转换电路105中所具有的晶体管Tr的栅极。根据脉冲信号的占空比D控制晶体管Tr的导通/截止状态。这种控制被称为滞回控制(hysteresis control)。在本实施方式中，通过使用滞回比较器作为比较电路109，可以降低控制电路107的输出信号的噪声。因此，可以精确地控制占空比D。也就是说，转换电路105的输出信号Vwt可以是稳定的，并且可以提高DC-DC转换电路101的可靠性。在本实施方式中，通过使用微处理器103的时钟信号CLK，可以精确地控制占空比D0也就是说，转换电路105的输出信号Vtjut可以是稳定的，并且可以提高DC-DC转换电路101的可靠性。另外，微处理器103也可以用于DC-DC转换电路101以外的电路，从而可以降低制造成本。尤其是，在使用图IB所示的升压型电路的情况下，使用滞回比较器且使用时钟信号CLK是极为有效的，因为原理上难以在比较电路109中得到所希望的占空比D。接着，说明控制电路107中的脉冲信号的产生。图2示出控制电路107的时序图的实例。图2中的时序图示出了比较电路109的输出信号Vhemp、微处理器103的时钟信号CLK、以及逻辑电路111的输出信号Ves。比较电路109通过将反馈信号Vfb与基准电位Vrefl或基准电位Vref2比较来输出Vh或\的输出信号Vhc;mp。逻辑电路111执行输出信号Vhemp和微处理器103的时钟信号CLK的计算操作。在该实施例中，使用AND (与)电路作为逻辑电路111 ;因此，在两个信号都是％时，输出信号Vgs为Vh，在任何情况下，输出信号Ves为八。
以这样的方式，根据输出信号Ves确定脉冲信号的占空比D。此外，根据占空比D控制晶体管Tr的导通/截止状态，并进行DC-DC转换。响应于所转换的输出信号Vwt而驱动负载115。注意，该实施例示出使用AND电路作为逻辑电路111的实例；替代地，也可以使用其他逻辑电路而不限于此。〈滞回比较器的结构>接着，参照图3说明用作比较电路109的滞回比较器的电路结构的实例。图3所示的滞回比较器具有比较器221、比较器222、反相器223、反相器224、NOR(或非)门225以及NOR门226。比较器221具有第一输入端子、第二输入端子以及输出端子。对第一输入端子提供作为基准的第一电位(也称为基准电位VMfl或者简称为VMfl)。对第二输入端子提供滞回比较器的输入信号(在本实施方式中，反馈信号VFB)。比较器222具有第一输入端子、第二输入端子以及输出端子。对第一输入端子提 供滞回比较器的输入信号(在本实施方式中，反馈信号VFB)。对第二输入端子提供作为基准的第二电位(也称为基准电位Vref2或者简称为VMf2)。基准电位Vref2小于基准电位VMfl，也即，VrefAVref2。反相器223具有输入端子及输出端子。反相器223的输入端子与比较器221的输出端子电连接。反相器224具有输入端子及输出端子，其中输入端子与比较器222的输出端子电连接。NOR门225具有第一输入端子、第二输入端子以及输出端子，其中第一输入端子与反相器223的输出端子电连接。另外，以节点S表示NOR门225的第一输入端子与反相器223的输出端子的连接点。NOR门226具有第一输入端子、第二输入端子以及输出端子，其中第一输入端子与NOR门225的输出端子电连接，第二输入端子与反相器224的输出端子电连接，并且输出端子与NOR门225的第二输入端子电连接。另外，以节点R表示NOR门226的第二输入端子与反相器224的输出端子的连接点。另外，以节点Q表示NOR门226的第一输入端子与NOR门225的输出端子的连接点。另外，各逻辑电路(比较器221和比较器222、反相器223和反相器224、以及NOR门225以及NOR门226)例如由晶体管构成。在本实施方式中，也可以使用全都具有同一导电类型的晶体管形成各逻辑电路，在这种情况下，可以简化制造工序。作为示例，图3所示的滞回比较器具有两个比较器。该滞回比较器将输入到两个比较器中每一个比较器的滞回比较器的输入信号(在本实施方式中，反馈信号Vfb)与基准电位(基准电位VMfl或基准电位Vref2)进行比较，并输出高电平信号(H信号或Vh)或低电平信号(L信号或VJ。〈滞回比较器的操作>接着，说明用作比较电路109的滞回比较器的操作的实例。例如，可以根据以下情况来对滞回比较器的操作进行分类作为滞回比较器的输入信号输入的反馈信号Vfb (也简称为Vfb)的电位高于基准电位Vrefl (VFB>Vrefl)的情况；反馈信号Vfb的电位高于基准电位Vref2且低于基准电位VMfl (VMfl>VFB>VMf2)的情况；反馈信号Vfb的电位低于基准电位VMf2 (UVfb)的情况。以下，对各个情况进行说明。在VFB>VMfl的情况下，节点S的电位变为VH，而节点R的电位变为\。此时，节点Q的电位变为 '，并且图3所示的滞回比较器的输出信号(也称为输出信号Vhemp)变为\。在VMfl>VFB>VMf2的情况下，节点S的电位变为而节点R的电位变为此时，节点Q的电位被维持在前一期间中的节点Q的状态。例如，在前一期间中节点Q的电位为Vh的情况下，节点Q的电位保持在VH，并且滞回比较器的输出信号Vhcmp也保持在VH。在前一期间中节点Q的电位为\的情况下，节点Q的电位保持在\，并且输出信号Vtap也保持在VL。在VMf2>VFB的情况下，节点S的电位变为而节点R的电位变为VH。此时，节点Q的电位变为VH，而使滞回比较器的输出信号Vtap变为VH。·另外，参照图4A和4B说明本实施方式中的滞回比较器的操作的实例。图4A和4B是用来说明本实施方式中的滞回比较器的操作的实例的时序图，分别示出作为滞回比较器的输入信号的反馈信号Vfb、节点S的电位(Vs)、节点R的电位(VK)、以及滞回比较器的输出信号(Vhaiip)的波形。图4A示出作为滞回比较器的输入信号的反馈信号Vfb具有三角波的实例。在图4A中的初始状态是其中滞回比较器的输出信号为\且反馈信号Vfb满足VMfl>VFB>VMf2的状态。然后，在反馈信号Vfb从VFB>VMf2变成VMf2>VFB时，节点R的电位从\变成VH，而输出信号从\变成VH。然后，在反馈信号Vfb从VMf2>VFB变成VFB>VMf2时，节点R的电位从Vh变成\。输出信号被保持在Vh直到节点S的电位从\变成Vh为止。然后，在反馈信号Vfb从VMfl>VFB>VMf2变成VFB>VMfl时，节点S的电位从\变成VH，并且输出信号Vhanp从Vh变成\。然后，在反馈信号Vfb从VFB>VMfl变成VMfl>VFB时，节点S的电位从Vh变成\。输出信号被维持在\直到节点R的电位再次从\变成Vh为止。以这样的方式，利用滞回比较器产生脉冲信号。图4B示出作为滞回比较器的输入信号的反馈信号Vfb具有三角波且受噪声的不利影响(即，三角波与噪声重叠)的实例。在图4B中的初始状态为滞回比较器的输出信号Vhcmp为\且反馈信号Vfb为VMfl>VFB>VMf2的状态。然后，在反馈信号Vfb初次从VFB>VMf2变成VMf2>VFB时，节点R的电位从\变成VH，并且输出信号Vtap从\变成VH。在图4B中，因为滞回比较器的输入信号的噪声的不利影响，在从VFB>VMf2变成VMf2>VFB之后，在一定期间中基准电位Vref2与反馈信号Vfb之间的关系不稳定。从VMf2>VFB到VFB>Vref2的变化以及从VFB>VMf2到VMf2>VFB的变化重复进行多次，节点R的电位也相应变化。另一方面，输出信号Vtap在变为Vh之后维持在Vh而不管节点R的电位的变动。输出信号Vhcmp被维持在Vh直到节点S的电位从\变成Vh为止。然后，反馈信号Vfb变为VMfl>VFB>VMf2。在此期间中，输出信号Vhanp维持在VH。然后，在反馈信号Vfb初次从VMfl>VFB变成VFB>VMfl时，节点S的电位从\变成VH，而输出信号Vtap从Vh变成 '。在图4B中，因为输入信号的噪声的不利影响，在反馈信号Vfb从UVfb变成VFB>VMfl之后，在一定期间中基准电位VMfl与反馈信号Vfb之间的关系不稳定。从VFB>VMf到VMfl>VFB的变化以及从VMfl>VFB到VFB>VMfl的变化重复多次，并且节点S的电位也相应变化。另一方面，输出信号Vtap在变为\之后维持在\而不管节点S的电位变动。输出信号Vtap维持在\直到节点R的电位从\变成Vh为止。然后，反馈信号Vfb变为vrefl>vFB>vref20在此期间，输出信号Vhcmp维持在八。以这样的方式，利用滞回比较器产生脉冲信号。在本实施方式中，通过使用滞回比较器作为比较电路109，可以降低比较电路109的输出信号的噪声，从而可以降低控制电路107的输出信号的噪声。因此，可以精确地控制占空比D。就是说，可以使转换电路105的输出信号Vwt稳定，并且可以提高DC-DC转换电路101的可靠性。另外，图4A和4B示出了输出信号Vhemp上升的定时与节点R的电位(Vk)上升的定时相同，由于发生信号传播延迟，因此与节点R的电位(Vk)上升的定时相比，输出信号Vhcmp的上升定时有时被延迟。另外，虽然图4A和4B示出输出信号Vhemp下降的定时与节点S的电位(Vs)上升的定时相同，但是由于发生信号的传播延迟，因此与节点S的电位(Vs)上升的定时相比，输出信号Vhanp下降的定时有时被延迟。<比较例> 图5A至5C示出使用比较器而不是本实施方式所示的滞回比较器来作为比较电路109时的电路结构及操作的实例。图5A示出使用比较器作为比较电路109时的电路结构。反馈信号Vfb和基准电位Vref被输入到比较器。比较器比较反馈信号Vfb和基准电位Vref，并输出输出信号Vonp。图5B和5C每一示出使用比较器作为比较电路109时的时序图。图5B和5C每一
示出作为比较器的输入信号的反馈信号Vfbw及比较器的输出信号Vmp的波形。例如，可以根据以下情况来对比较器的操作进行分类作为比较器的输入信号而输入的反馈信号Vfb (也简称为Vfb)的电位高于基准电位VMf (VFB>VMf)的情况；以及反馈信号Vfb的电位低于基准电位Vraf (Vref > Vfb)的情况。在VFB>Vraf的情况下，比较器的输出信号Vraop变为在VMf > Vfb的情况下，比较器的输出信号Vmp变为VH。图5B示出反馈信号Vfb具有三角波的实例。在图5B中的初始状态为比较器的输出信号Vmp为\且反馈信号Vfb为VFB>VMf的状态。然后，在反馈信号Vfb从VFB>VMf变成Vref>VFB时，输出信号Vmp从\变成VH。此外，在再者从VMf>VFB变成VFB>VMf时，输出信号Vcmp从Vh变成\。图5C示出作为比较器的输入信号的反馈信号Vfb具有三角波且受噪声的不利影响(即，三角波与噪声重叠)的实例。在图5C中的初始状态为比较器的输出信号Vcmp为\且反馈信号Vfb为VFB>VMf的状态。然后，在反馈信号Vfb从VFB>VMf变成VMf>VFB时，输出信号Vcmp从\变成VH。在图5C中，因为比较器的输入信号的噪声的不利影响，在反馈信号Vfb从VFB>VMf变成VMf>VFB之后，在一定期间中基准电位Nref与反馈信号Vfb之间的关系不稳定。从UVfb到VFB>VMf的变化以及从VFB>VMf到VMf>VFB的变化重复多次，并且输出信号Vmp的电位也相应变动。在利用比较器作为比较电路109的情况下，产生脉冲信号，并在脉冲信号边沿处
导致噪声。在本实施方式中，通过使用滞回比较器作为比较电路109，可以降低比较电路109的输出信号的噪声，尤其是如图5C所示的在脉冲信号边沿处产生的噪声，从而可以降低控制电路107的输出信号的噪声。因此，可以精确地控制占空比D。就是说，可以使转换电路105的输出信号Vwt稳定，并且可以提高DC-DC转换电路101的可靠性。另外，在本实施方式中，通过使用微处理器103的时钟信号CLK，可以精确地控制占空比D。换而言之，可以使转换电路105的输出信号Vtjut稳定，并且可以提高DC-DC转换电路101的可靠性。另外，微处理器103也可以由DC-DC转换电路101以外的电路，从而可以降低制造成本。尤其是，在使用图IB所示的升压型电路时，因为原理上难以在比较电路109中得到所希望的占空比D，所以使用滞回比较器并使用时钟信号CLK是极为有效的。本实施方式可以与任何其他实施方式适当地组合实施。实施方式2
在本实施方式中，将说明半导体装置的结构及驱动方法的实例。图6A示出DC-DC转换电路的结构，其中使用图IB所示的电路作为转换电路105，使用图ID所示的电路作为控制电路107，并且使用与(AND)电路作为控制电路107中所具有的逻辑电路111。也即，图6A所示的电路是升压DC-DC转换电路。图6B示出时序图。在图6B中的时序图示出来自转换电路105的反馈信号VFB、t匕较电路109的输出信号Vhemp、微处理器103的时钟信号CLK、逻辑电路111的输出信号Ves(也称为控制电路107的输出信号或晶体管Tr的栅极信号)。这里，示出反馈信号Vfb具有三角波的情形。比较电路109将反馈信号Vfb与基准电位V,efl或基准电位V,ef2比较，并输出Vh或' 的输出信号Vh p。关于从反馈信号Vfb、基准电位Vrefl以及基准电位VMf2产生输出信号的操作，可以参照图4A和4B的说明。逻辑电路111执行比较电路109的输出信号Vhemp和微处理器103的时钟信号CLK的计算操作。在该实施例中，使用AND电路作为逻辑电路111 ;因此，在两个信号都是Vh时，逻辑电路111的输出信号Ves为VH，并且在任何其他情况下，输出信号Ves为\。以这样的方式，根据逻辑电路111的输出信号Ves的电平决定脉冲信号的占空比D。此外，根据占空比D控制晶体管Tr的导通/截止状态，并进行直流转换。根据转换的输出信号Vrat驱动负载115。本实施方式可以与任何其他实施方式适当地组合实施。实施方式3在本实施方式中，将说明半导体装置的结构及驱动方法的实例。图7A示出具有DC-DC转换电路的半导体装置的框图的实例。图7A中的半导体装置具有对图IA的结构另外提供了放大电路113的结构。除了放大电路113以外，可以应用图IB至1D。图7B示出具体电路结构。本实施方式的一个特征在于将来自转换电路105的反馈信号Vfb输入到控制电路107中的放大电路113和比较电路109中的一方。因此，控制电路107进行两种操作(第一操作及第二操作)。通过多路复用器MUX及用于控制多路复用器MUX的外部信号HC-M0DE，来切换并选择两种操作。在本实施方式中，使用滞回比较器作为比较电路109。在第一操作中，比较电路109使用两个基准电位(基准电位V,efl和基准电位V,ef2)。在第二操作中，比较电路109使用一个基准电位(三角波)。
图8A中的箭头表示通过多路复用器MUX的控制而选择第一操作的情况。利用第一操作的控制是上述实施方式I中所示的迟滞控制。也即，将反馈信号Vfb输入到比较电路109。比较电路109将反馈信号Vfb与基准电位Viefl或基准电位Vief2进行比较。逻辑电路111执行比较电路109的输出信号和微处理器103的时钟信号CLK的计算操作。逻辑电路111的输出信号控制晶体管Tr的导通/截止状态。图8B中的箭头表示通过多路复用器MUX的控制而选择第二操作的情况。在第二操作中，将反馈信号Vfb输入到放大电路113。放大电路113放大反馈信号Vfb与基准电位Vref3之间的差。比较电路109将放大电路113的输出信号Vamp与三角波进行比较。比较电路109的输出信号Ves控制晶体管Tr的导通/截止状态。例如，使用误差放大器等作为放大电路113。利用第二操作的控制被称为PWM (脉宽调制)控制。接着，说明控制电路107中的脉冲信号的产生的具体实例。第一操作中的脉冲信号的产生如图6B所不。图9是第二操作中的时序图。在图9中示出了来自转换电路105的反馈信号VFB、·放大电路113的输出信号Vamp、比较电路109的输出信号Ves (也称为控制电路107的输出信号或晶体管Tr的栅极信号)。这里，描述反馈信号Vfb为锯齿波的情况。放大电路113放大所输入的反馈信号Vfb与基准电位VMf3之间的差。这里，输出信号Vamp表示稳态信号，并且对应于被放大的差的积分(integral)ο然后，比较电路109将输入的输出信号Vamp与三角波进行比较。在乂_>三角波时，输出信号Ves变为而在三角波>V_时，输出信号Ves变为VH。以这样的方式，根据输出信号Ves的电平确定脉冲信号的占空比D。此外，根据占空比D控制晶体管Tr的导通/截止状态，并进行DC-DC转换。根据转换的输出信号Vrat驱动负载115。另外，提高DC-DC转换电路101的功率转换效率是重要的。功率转换效率η被表示为n=Pwt/Pin〈l，其中Pin是输入功率，而Pwt是DC-DC转换电路101的输出功率。功率转换效率η根据负载的大小而增加。在本实施方式中，在进行第一操作时，可以关断放大电路113、用于产生三角波的电路等，从而可以降低DC-DC转换电路101的功耗。降低DC-DC转换电路101的功耗(=Pin-Pout) ^即使在负载15较小时，也可以提高功率转换效率η。换而言之，在负载较小的情况下，第一操作有效。另外，在进行第二操作时，可以使控制电路107的脉冲信号的占空比D近似等于I(D 1)，大于第一操作中的占空比；从而，可以增大DC-DC转换电路101的输出信号(也称为输出电压)Vwt。通过增大DC-DC转换电路101的输出信号(也称为输出电压)Vtjut,在负载115较大的情况下,输出功率Ptjut增加,可以提高功率转换效率η。换而言之,在负载115较大的情况下，第二操作是有效的。在具有本实施方式中的DC-DC转换电路的半导体装置中，以这样的方式根据负载115来切换操作，因而，可以提高功率转换效率η。另外，微处理器103不仅可以用于DC-DC转换，而且也可以具有其他功能。例如，在照明装置中，可以使用微处理器103来感测环境光(ambient light)，从而自动控制照度。在装置被配置有使用微处理器103的控制功能或传感器功能时，可以同时实现功耗的降低及更高功能性。另外，这种结构也可以应用于诸如空调、冰箱等家电器产品以及其他各种电子设备。本实施方式可以与其他实施方式适当地组合而实施。实施方式4在本实施方式中，将说明显示装置的结构及驱动方法。本实施方式的显示装置具有本说明书中所公开的DC-DC转换电路和根据DC-DC转换电路的输出信号Vtjut而进行驱动的显示面板(也称为显示部)。图IA至1D、图6A至SB中所示的负载115对应于显示面板。图IOA示出显示面板的实例。显示面板具有像素PX以及驱动像素PX的驱动电路 ⑶及驱动电路SD。将像素PX配置为矩阵状。图IOB示出像素PX的实例。像素PX具有开关晶体管Ts、液晶元件LC以及电容元件Cs。在晶体管Ts处于导通时，视频信号从驱动电路SD通过布线S写入到液晶元件LC中，并进行根据该视频信号的显示。在晶体管Ts处于截止时，电容元件Cs保持写入到液晶元件LC的视频信号，从而维持显示。根据从驱动电路GD通过布线G输入的信号，控制晶体管Ts的导通/截止状态。但是，像素PX的结构不局限于上述结构。这里，本实施方式的显示面板(负载115)的特征在于进行两种驱动(第一驱动及第二驱动)。首先，在第一驱动中，例如，以I秒至600秒的间隔将视频信号写入到像素PX中。通过第一驱动，在上述间隔之间不对像素PX进行写入，从而可以减少写入循环，使得功耗降低。换而言之，在第一驱动中，显示面板中的负载较小。另外，在像素PX显示静态图像时，可以应用第一操作。另外，上述间隔也可以长于600秒。这里，在进行负载较小的第一驱动的情况下，在控制电路107中执行的第一操作(迟滞操作)(如图8A所示)是有效的。第一操作可以降低DC-DC转换电路的功耗，从而使得即使在负载较小时，也可以提高功率转换效率。然后，在第二驱动中，以1/60秒或更低的间隔将视频信号写入到像素PX中。换而言之，以每秒60次或更多次对像素PX写入视频信号。作为上述间隔的具体实例，可以举出I/60秒(60Hz )、I/120秒(120Hz )或I/240秒(240Hz )等。因为大量的写入循环，所以功耗增大。换而言之，在第二驱动中，显示面板中的负载较大。另外，在像素PX中显示动态图像时,可以应用第二操作。这里，在进行负载较大的第二驱动时，在控制电路107中执行的第二操作(PWM控制)(如图SB所示)是有效的。因为在第二操作中占空比D可以近似等于I (D 1)，所以在负载较大时，可以提高DC-DC转换电路的输出功率，而可以提高功率转换效率。根据如上所述的显示面板的驱动方法切换DC-DC转换电路中的控制电路的操作，从而可以提供一种显示装置，其中实现DC-DC转换电路及显示面板中的功耗的降低以及DC-DC转换电路中的功率转换效率的提高。接着，参照图8A和SB及图IOA和IOB说明根据显示面板的驱动(第一驱动及第二驱动)切换DC-DC转换电路的操作(第一操作及第二操作)的具体实例。在图8A和SB中，微处理器103对要显示的电子数据进行分析、计算操作以及处理，并产生视频信号。另外，这里说明如下情况电子数据包括静态图像数据和动态图像数据，并且处理器103区分静态图像和动态图像以使得对于静态图像和动态图像输出不同的信号(区别信号)。在要显示的电子数据为静态图像数据的情况下，将表示是要显示的图像是静态图像的区别信号和与用于该静态图像的电子数据对应的视频信号输入到显示面板。另外，在要显示的电子数据为动态图像数据的情况下，以类似的方式输入信号。此时，区别信号也输入到DC-DC转换电路101，并且可以将该区别信号用作用于控制图8A和SB中所示的多路复用器MUX的外部信号HC-MODE。以这样的方式，微处理器103可以由DC-DC转换电路101及显示面板两者使用。另外，在计算连续的电子数据之间的差并发现该差等于或大于预定的基准值时，判定该数据用于动态图像；而在该差小于所述基准值时，判定该数据用于静态图像。可以使用比较器等进行判定。在显示面板中，通过驱动电路GD根据区别信号来控制晶体管Ts的导通/截止状态。另外，驱动电路SD根据视频信号对像素PX进行写入。另外，也可以提供用于控制驱动 电路GD及驱动电路SD的电路；该电路根据所述区别信号将起始信号、时钟信号、电源电压输出到驱动电路GD及驱动电路SD。第一驱动被应用到静态图像，并以I秒至600秒的间隔将视频信号写入到像素PX。另外，第二驱动被应用到动态图像，并以1/60秒或更小的间隔将视频信号写入到像素PX。另一方面，在DC-DC转换电路101中，根据所述区别信号，控制多路复用器MUX，并选择第一操作或第二操作。在表示静态图像的区别信号被输入时，进行图8A中的第一操作，并产生输出信号Vwt。在表示动态图像的区别信号被输入时，进行图SB中的第二操作，并产生输出信号Vrat。如上所述，可以根据显示面板中的负载的大小来切换DC-DC转换电路101的操作，以使得DC-DC转换电路101在显示面板进行负载小的第一驱动(静态图像显示)时进行第一操作(滞回控制)，而在显示面板进行负载大的第二驱动(动态图像显示)时进行第二操作(PWM控制)。本实施方式可以与任何其他实施方式适当地组合而实施。实施方式5在本实施方式中，说明所公开的发明的一个实施方式的半导体装置所具有的晶体管的实例。具体地说，将说明利用氧化物半导体层形成沟道形成区的晶体管(既，包括氧化物半导体层的晶体管)的实例。在本实施方式所示的晶体管中，沟道形成区由氧化物半导体层形成。该氧化物半导体层是被纯化为电本征(也称为i型)的或者基本上本征的。“纯化”意指如下概念从氧化物半导体去除作为η型杂质的氢，从而使其尽量少地包含主要成分以外的杂质；以及将作为氧化物半导体的主要成分材料之一的氧提供给氧化物半导体层，以使得降低由于氧化物半导体层中的氧缺乏导致的缺陷。此外，在被纯化的氧化物半导体中，载流子数量很少，并且载流子浓度低于I X 1012/cm3,优选低于lX10n/cm3。这里,将载流子浓度低于I X 10n/cm3的半导体称为“本征”或“i型”半导体，而将载流子浓度等于或高于IXlO1Vcm3且低于IXlO1Vcm3的半导体称为“基本上本征”或“基本上i型”半导体。因为氧化物半导体中的载流子数量很少，所以可以使晶体管的截止电流(off-state current)极低。例如，在包含被纯化的氧化物半导体层的晶体管中，室温下的截止电流(每I μ m沟道宽度)可以为IaA/μ m (I X 1(Γ18Α/μ m)或更低,甚至可以为IOOzA/μ m (I X 1(Γ19Α/ μ m)或更低。在其中利用通过去除其中包含的氢以及提供氧以减少由于其中的氧缺乏而导致的缺陷来纯化的氧化物半导体层形成晶体管的沟道形成区的晶体管中，截止电流可以极小。因此，可以在长时间地保持存储在晶体管的源极和漏极中的一方中的电荷。以下，参照图IlA至IlD说明其沟道形成区由氧化物半导体层形成的晶体管的结构及制造方法的实例。图IlA至IlD是示出其沟道形成区由氧化物半导体层形成的晶体管的结构及制造 工序的实例的截面图。图IlD所示的晶体管包括导电层401、绝缘层402、氧化物半导体层403、导电层405以及导电层406。在衬底400上设置有导电层401。在导电层401上设置有绝缘层402。在导电层401上以绝缘层402插在中间的方式设置有氧化物半导体层403。在氧化物半导体层403的一部分上分别设置有导电层405及导电层406。此外，氧化物半导体层403的顶表面的一部分(在其上未设置导电层405及导电层406的部分)与氧化物绝缘层407接触。在氧化物绝缘层407上设置有保护绝缘层409。图IlD所示的晶体管具有底栅型结构，其也被称为反交错型晶体管。另外，该晶体管具有沟道蚀刻型结构和单栅结构。但是，晶体管的结构不局限于此。例如，该晶体管也可以具有顶栅结构而不是底栅结构，具有沟道保护结构而不是沟道蚀刻型结构，和/或具有多栅极结构而不是单栅结构。下面，参照图IlA至IlD说明晶体管的制造工序。首先，制备衬底400，并在衬底400上形成第一导电膜。对于衬底400没有特别的限制，只要衬底400是能够耐受之后的制造工艺即可。衬底400的示例可以是诸如玻璃衬底等绝缘衬底、诸如硅衬底等半导体衬底、诸如金属衬底等导电衬底、以及诸如塑料衬底等柔性衬底。另外，也可以在衬底400上设置有绝缘层。在此情况下，该绝缘层作为防止来自衬底的杂质的扩散的基底。例如，作为基底的绝缘层可以使用氧化硅、氧氮化硅、氮化硅、氧化铪、氧化铝或氧化钽等绝缘层形成具有单层结构或两层或更多层的叠层结构。另外，绝缘层优选尽量少地包含氢或水。第一导电膜的示例可以是诸如钥、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料的膜，或含有任意这些金属材料为主要成分的合金材料的膜。替代地，第一导电膜可以是任何能够应用于第一导电膜的材料的层的堆叠。接着，执行第一光刻工艺在第一导电膜上形成第一抗蚀剂掩模，利用第一抗蚀剂掩模选择性地蚀刻第一导电膜来形成导电层401，以及去除第一抗蚀剂掩模。导电层401作为晶体管的栅电极。然后，在导电层401上形成绝缘层402。绝缘层402作为晶体管的栅极绝缘层。作为绝缘层402，例如，可以使用氧化硅层、氮化硅层、氧氮化硅层、氮氧化硅层、氧化铝层、氮化铝层、氧氮化铝层、氮氧化铝层、或氧化铪层。替代地，绝缘层402可以是能够应用于绝缘层402的材料的层的堆叠。例如，可以通过使用高密度等离子体CVD沉积绝缘膜，来形成绝缘层402。例如，利用使用微波(microwave)(例如，频率为2. 45GHz)的高密度等离子体CVD是优选的，因为可以沉积具有高击穿电压和高质量的致密绝缘膜。在通过使用高密度等离子体CVD沉积绝缘膜来形成高质量绝缘层时，可以降低晶体管的栅极绝缘层与沟道形成层之间的界面态密度，并可以得到优良的界面特 性。替代地，也可以使用溅射法或等离子体CVD法等来形成绝缘层402。另外，也可以在形成绝缘层402之后进行加热处理。该加热处理可以改善绝缘层402的质量以及绝缘层402与氧化物半导体之间的界面特性。接着，在绝缘层402上形成厚度从2nm至200nm，优选从5nm至30nm的氧化物半导体膜530。例如,可以利用派射法来形成氧化物半导体膜530。另外，优选在形成氧化物半导体膜530之前，通过其中引入氩气体并产生等离子体的反溅射来去除附着于绝缘层402的表面上的粉状物质(也称为微粒或尘屑)。反溅射是这样一种方式，其中，使用RF电源在氩气氛中对衬底一侧施加电压而不对靶材一侧施加电压并在衬底附近产生等离子体从而对衬底表面进行改性的方法。另外，也可以使用氮气氛、氦气氛、或氧气氛等代替氩气氛。可以使用如下材料来形成氧化物半导体膜530 :In-Sn-Ga-Zn-O类氧化物半导体、In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体、In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体、In-Ga-O类氧化物半导体、In-O类氧化物半导体、Sn-O类氧化物半导体、或Zn-O类氧化物半导体等。这里，In-Ga-Zn-O类氧化物半导体是至少包含In、Ga及Zn的氧化物半导体，且对其组分比没有限制。另外，所述In-Ga-Zn-O类氧化物半导体也可以包含In、Ga、Zn以外的元素。上述氧化物半导体可以包含SiO2。另外，氧化物半导体膜530可以使用以化学式InMO3 (ZnO)m (m>0)表示的氧化物半导体形成。这里，M表不选自Ga、Al、Mn和Co中的一种或多种金属兀素。例如，M可以是Ga、Ga 和 Al、Ga 和 Mn、或 Ga 和 Co。例如，可以使用In-Ga-Zn-O类氧化物祀材通过派射法形成氧化物半导体膜530(参照图11A)。可以在稀有气体(典型的是，氩)气氛下、氧气氛下、或稀有气体和氧的混合气氛下，形成氧化物半导体膜530。另外，优选使用例如从其去除了诸如氢、水、氢氧基(hydroxyl)或氢化物等的杂质的高纯度气体作为用于形成氧化物半导体膜530的溅射气体。接着，执行第二光刻工艺在氧化物半导体膜530上形成第二抗蚀剂掩模，利用第二抗蚀剂掩模来选择性地蚀刻氧化物半导体膜530来将氧化物半导体膜530加工为岛状的氧化物半导体层403，以及去除第二抗蚀剂掩模。例如，可以使用干法蚀刻、湿法蚀刻、或干法蚀刻和湿法蚀刻两者来蚀刻氧化物半导体膜530。接着，对氧化物半导体层进行第一加热处理。通过该第一加热处理，可以进行氧化物半导体层的脱水化或脱氢化。将第一加热处理的温度为等于或高于400° C且低于衬底的应变点(参照图IIB)。用于加热处理的加热处理装置不限于电炉，也可以使用利用来自诸如电阻加热元件等加热元件的热传导或热辐射加热被处理物的装置。例如，可以使用诸如GRTA (气体快速热退火)装置或LRTA (灯快速热退火)装置等的RTA (快速热退火)装置作为加热处理装置。LRTA装置是利用从诸如卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等灯发出的光(电磁波)的辐射加热被处理物的装置。GRTA装置是使用高温气体进行加热处理的装置。高温的气体的例子是不因加热处理而与被处理物产生反应的惰性气体，诸如氮或者如IS等稀有气体。例如，作为第一加热处理，可以以如下的方式进行GRTA :将衬底移动到已经被加热到650° C至700° C的高温的惰性气体中，加热几分钟，并从被加热的惰性气体中移出该衬底。另外，在使用电炉对氧化物半导体层进行第一加热处理之后，可以在维持温度或 温度从加热温度下降的同时，将纯度为6N或更高(优选为7N或更高)的高纯度氧气或N2O气体引入到该电炉中。在此情况下，优选所述氧气体或N2O气体不包含水或氢等。通过氧气或N2O气体的作用，提供在利用脱水化或脱氢化处理进行杂质排除的步骤被减少的氧，因而，可以将氧化物半导体层403纯化。接着，在绝缘层402和氧化物半导体层403上形成第二导电膜。作为第二导电膜，例如，可以使用诸如铝、铬、铜、钽、钛、钥或钨等的金属材料的膜或以任意这些金属材料为主要成分的合金材料的膜。替代地，可以使用包含导电金属氧化物的层作为第二导电膜。作为导电金属氧化物，例如，可以采用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟和氧化锡的合金(In2O3-SnO2,也称为ΙΤ0)、氧化铟和氧化锌的合金(Ιη203_Ζη0)、或者有氧化娃的这氧的金属氧化物材料。可以通过层叠可以应用于第二导电膜的膜来形成该第二导电膜。接着，执行第三光刻工艺在第二导电膜上形成第三抗蚀剂掩模，使用第三抗蚀剂掩模来选择性地蚀刻第二导电膜来形成导电层405及导电层406，以及去除第三抗蚀剂掩模(参照图11C)。导电层405及导电层406分别作为晶体管的源电极或漏电极。接着，在氧化物半导体层403、导电层405以及导电层406上形成氧化物绝缘层407。此时，氧化物绝缘层407被形成为与氧化物半导体层403的顶表面的一部分接触。可以使用不将诸如水或氢等的杂质引入到氧化物绝缘层407的方法(诸如，溅射法等)来形成氧化物绝缘层407至至少Inm的厚度。如果氢被混入氧化物绝缘层407中，则氢进入到氧化物半导体层或者由于氢引起氧化物半导体层中的氧的抽出，可能会导致氧化物半导体层的背沟道具有较低电阻(具有η型导电性)，从而可能形成寄生沟道。因此，优选使用不使用氢的方法来形成氧化物绝缘层407，以形成尽量不包含氢的氧化物绝缘层407。例如，可以通过溅射法形成厚度为200nm的氧化硅膜作为氧化物绝缘层407。沉积时的衬底温度为室温或更高300° C的范围。形成氧化物绝缘层407的气氛的例子可以是稀有气体(典型的是，氩)气氛、氧气氛、或稀有气体和氧的混合气氛。另外，作为用来形成氧化物绝缘层407的靶材，例如，可以使用氧化硅靶材或硅靶材等。作为用于形成氧化物绝缘层407的溅射气体，例如，优选使用从其去除了诸如氢、水、氢氧基、或氢化物等杂质的高纯度气体。另外，在形成氧化物绝缘层407之前，可以进行使用N20、N2*Ar等的气体的等离子体处理，来去除附着到氧化物半导体层403的露出的 表面上的水等。在进行等离子体处理的情况下，优选以不暴露于空气的方式形成与氧化物半导体层403的顶表面的一部分接触的氧化物绝缘层407。此外，在形成氧化物绝缘层407之后，可以在惰性气体气氛或氧气气氛中进行第二热处理(优选在200° C至400° C的范围，例如在250° C至350° C的范围)。例如，可以在氮气氛中在250° C进行第二加热处理I小时。在第二加热处理中，在氧化物半导体层403的顶表面的一部分与氧化物绝缘层407接触的同时施加热量。当使用包括很多缺陷的氧化硅层作为氧化物绝缘层407时，通过在形成氧化硅层之后进行的加热处理，包含在氧化物半导体层403中的诸如氢、水分、羟基或氢化物等的杂质扩散到氧化物绝缘层407中，从而进一步减少包含在氧化物半导体层403中的杂质。另夕卜，可以在进行第二热处理之后，进行使用氧或卤素(例如，氟或氯等)的掺杂处理。对于该掺杂处理，优选使用电感耦合的等离子体的等离子体掺杂。利用该掺杂处理，通过氧或卤素抽出氧化物半导体层403中的氢。另外，当在第二热处理之前、在形成氧化物绝缘层407之前、在形成导电层405及导电层406之前、在第一热处理之前、或在形成氧化物半导体层403之前进行该掺杂处理，也可以得到类同的效果。另外，当通过利用使用微波(例如，频率为2. 45GHz)产生的高密度等离子体进行掺杂，可以降低氧化物半导体层403与绝缘层402之间的界面态密度，并得到优良的界面特性。可以在氧化物绝缘层407上进一步形成保护绝缘层409。作为保护绝缘层409，例如，可以使用无机绝缘层，诸如氮化硅层、氮化铝层、氮氧化硅层、或氮氧化铝层等。替代地，保护绝缘层409可以是可以应用于保护绝缘层409的材料的层的叠层。例如，可以使用RF溅射法来形成保护绝缘层409。由于RF溅射法的产率高，所以其优选作为保护绝缘层409的成膜方法。可以在形成保护绝缘层409之后，在空气中在100° C至200° C进行I小时至30小时的加热处理。该加热处理可以固定的加热温度进行。替代地，可以反复进行如下的加热温度的变化多次加热温度从室温上升到100° C至200° C的温度并然后从下降到室温。经过以上步骤，可以从氧化物半导体层去除诸如氢、水分、氢氧基或氢化物(也称为氢化合物)等杂质，并且另外，可以将氧提供到氧化物半导体层。由此，可以将氧化物半导体层纯化。通过以上工艺，制造了包含被纯化的氧化物半导体层的晶体管。另外，晶体管的结构不限于图IlD所示的晶体管。图IlD所示的晶体管具有底栅结构，沟道蚀刻型结构，和单栅结构。替代地，晶体管也可以具有顶栅结构。另外，晶体管也可以具有沟道保护型结构代替沟道蚀刻型结构和/或多栅极结构代替单栅结构。即使在晶体管具有不同结构时，也可以适当地利用用于形成图IlD所示的晶体管中的各层的方法来形成晶体管所具有的各层。对于本实施方式所示的包含纯化的氧化物半导体层的晶体管，在85° C的温度下，以2X 106V/cm进行12小时的偏压温度测试(BT测试)。结果，晶体管的电特性几乎没有变化，这说明了该晶体管具有稳定的电特性。本实施方式中的纯化的氧化物半导体层中的载流子浓度可以为低于IX 1012/cm3，甚至为低于IXlO1Vcm3 ;因此，可以抑制由温度变化导致的特性变化。与包含硅等的晶体管相比，本实施方式中的包含纯化的氧化物半导体层的晶体管具有小得多的截止电流的电特性。例如，在包含纯化的氧化物半导体层的晶体管中，室温下的截止电流(每I μ m沟道宽度)可以为IaA/μ m( I X 1(Γ18Α/μ m)或更低,甚至可以为IOOzA/μ m (I X 1(Γ19Α/ μ m)或更低。在本实施方式中的包含纯化的氧化物半导体层的晶体管中，即使在温度变化时截止电流也不超过在上述限制。例如，即使晶体管的温度为150° C时，晶体管的截止电流也可以为IOOzA/μ m或更低。如上所述地，在利用纯化的氧化物半导体层形成沟道形成区的晶体管中，截止电流值可以是极低的。因此，可以在长时间地保持存储在晶体管的源极和漏极中的任何一个中的电荷。
例如，在将上述晶体管用作图IOB中的像素PX的晶体管Ts时，可以抑制由于晶体管Ts的截止电流而导致的像素的显示状态的变动；因而，可以延长与视频信号的一次写入对应的单位像素的保持期间。因此，可以延长视频信号的写入操作之间的间隔。例如，视频信号的写入操作之间的间隔可以为I秒或更长，优选为60秒或更长，更优选为600秒或更长。另外，在不写入视频信号时，可以使在写入视频信号时操作的电路停止；因此，由于视频信号的写入操作之间的间隔变长，因而可以进一步降低功耗。换而言之，可以减小显示面板中的负载。另外，在将上述晶体管用作图IA等中的DC-DC转换电路101中的晶体管Tr时，截止电流值可以极小，从而可以使DC-DC转换电路101的输出信号稳定。也即，可以提高DC-DC转换电路101的可靠性。本实施方式可以与任何其他实施方式适当地组合实施。附图标记说明101: DC-DC 转换电路103:微处理器105:转换电路107:控制电路109:比较电路111:逻辑电路113:放大电路115:负载221:比较器222:比较器223:反相器224:反相器225: NOR (或)门226: NOR 门400:衬底401:导电层
402:绝缘层403:氧化物半导体层405:导电层406:导电层407:氧化物绝缘层409:保护绝缘层530:氧化物半导体膜本申请基于2010年5月21日向日本专利局提交的日本专利申请No. 2010-116938，通过引用将其全部内容引入在此。·
权利要求
1.一种包括DC-DC转换电路的半导体装置，该DC-DC转换电路包括布线；转换电路，该转换电路包括电感元件；以及晶体管，该晶体管包括漏极端子和源极端子，其中一方与所述电感元件连接；滞回比较器，该滞回比较器包括用于第一基准电位的第一输入端子；用于第二基准电位的第二输入端子；以及与所述转换电路的输出端子电连接的第三输入端子；以及逻辑电路，该逻辑电路包括与所述滞回比较器的输出端子电连接的第一输入端子；与所述布线电连接的第二输入端子；以及与所述晶体管的栅极电连接的输出端子。
2.—种显示装置，包括驱动电路；以及DC-DC转换电路，该DC-DC转换电路与所述驱动电路电连接，并包括布线；转换电路，该转换电路包括电感元件；以及晶体管，该晶体管包括漏极端子和源极端子，其中一方与所述电感元件连接；滞回比较器，该滞回比较器包括用于第一基准电位的第一输入端子；用于第二基准电位的第二输入端子；以及与所述转换电路的输出端子电连接的第三输入端子；以及逻辑电路，该逻辑电路包括与所述滞回比较器的输出端子电连接的第一输入端子；与所述布线电连接的第二输入端子；以及与所述晶体管的栅极电连接的输出端子。
3.一种包括DC-DC转换电路的半导体装置，该DC-DC转换电路包括布线；转换电路，该转换电路包括电感元件；以及晶体管，该晶体管包括漏极端子和源极端子，其中一方与所述电感元件连接；放大电路，该放大电路与所述转换电路的输出端子电连接；第一多路复用器，该第一多路复用器包括与所述转换电路的输出端子电连接的第一输入端子；以及与所述放大电路的输出端子电连接的第二输入端子；滞回比较器，该滞回比较器包括用于第一基准电位的第一输入端子； 用于第二基准电位的第二输入端子；以及 与所述第一多路复用器的输出端子电连接的第三输入端子； 逻辑电路，该逻辑电路包括 与所述滞回比较器的输出端子电连接的第一输入端子；以及 与所述布线电连接的第二输入端子；以及 第二多路复用器，该第二多路复用器包括 与所述逻辑电路的输出端子电连接的第一输入端子； 与所述滞回比较器的输出端子电连接的第二输入端子；以及 与所述晶体管的栅极电连接的输出端子。
4.根据权利要求I所述的半导体装置，其中所述布线被配置来传输时钟信号。
5.根据权利要求2所述的显示装置，其中所述布线被配置来传输时钟信号。
6.根据权利要求3所述的半导体装置，其中所述布线被配置来传输时钟信号。
7.根据权利要求I所述的半导体装置，其中所述布线与微处理器电连接。
8.根据权利要求2所述的显示装置，其中所述布线与微处理器电连接。
9.根据权利要求3所述的半导体装置，其中所述布线与微处理器电连接。
10.根据权利要求I所述的半导体装置，其中所述逻辑电路是与电路。
11.根据权利要求2所述的显示装置，其中所述逻辑电路是与电路。
12.根据权利要求3所述的半导体装置，其中所述逻辑电路是与电路。
13.根据权利要求I所述的半导体装置，其中所述半导体装置是在像素中包括第二晶体管的显示装置，该第二晶体管包括氧化物半导体层。
14.根据权利要求2所述的显示装置，还包括在像素中的第二晶体管，该第二晶体管包括氧化物半导体层。
15.根据权利要求3所述的半导体装置，其中所述半导体装置是显示装置，并且还包括与所述DC-DC转换电路电连接的驱动电路。
16.根据权利要求15所述的半导体装置，还包括在像素中的第二晶体管，该第二晶体管包括氧化物半导体层。
17.根据权利要求I所述的半导体装置，还包括与所述DC-DC转换电路的输出电连接的负载，其中所述滞回比较器的第三输入端子根据输入到所述负载中的信号而与所述转换电路的输出端子电连接。
18.根据权利要求2所述的显示装置，其中所述滞回比较器的第三输入端子根据输入到所述驱动电路中的信号而与所述转换电路的输出端子电连接。
19.根据权利要求3所述的半导体装置，其中所述第一多路复用器的第三输入端子及所述第二多路复用器的第三输入端子与控制布线连接。
20.根据权利要求I所述的半导体装置，其中在所述逻辑电路的输出端子与所述晶体管的栅极之间插入有多路复用器。
21.根据权利要求2所述的显示装置，其中在所述逻辑电路的输出端子与所述晶体管的栅极之间插入有多路复用器。
22.根据权利要求I所述的半导体装置，其中在所述滞回比较器的第三输入端子与所述转换电路的输出端子之间插入有多路复用器。
23.根据权利要求2所述的显示装置，其中在所述滞回比较器的第三输入端子与所述转换电路的输出端子之间插入有多路复用器。
24.根据权利要求I所述的半导体装置， 其中，所述滞回比较器被配置来将所述转换电路的输出与所述第一基准电位或所述第二基准电位比较，并且所述逻辑电路被配置来执行所述滞回比较器的输出和时钟信号之间的计算操作，并且， 其中，在所述转换电路中，所述晶体管被配置来根据所述逻辑电路的输出控制流过所述电感元件的电流，并且所述转换电路的输出是根据流过所述电感元件的所述电流而产生的。
25.根据权利要求2所述的显示装置， 其中，所述滞回比较器被配置来将所述转换电路的输出与所述第一基准电位或所述第二基准电位比较，并且所述逻辑电路被配置来执行所述滞回比较器的输出和时钟信号之间的计算操作， 其中，在所述转换电路中，所述晶体管被配置来根据所述逻辑电路的输出控制流过所述电感元件的电流，并且所述转换电路的输出是根据流过所述电感元件的所述电流而产生的，并且， 其中，根据所述转换电路的输出而驱动显示部的像素。
26.根据权利要求3所述的半导体装置， 其中，所述半导体装置被配置来执行第一操作和第二操作中的一种，其中在所述第一操作中，所述滞回比较器将所述转换电路的输出与所述第一基准电位或所述第二基准电位进行比较，并且所述逻辑电路执行所述滞回比较器的输出和时钟信号之间的计算操作，并且在所述第二操作中，所述放大电路放大所述转换电路的输出与第三基准电位之间的差，并且所述滞回比较器将所述放大电路的输出与三角波信号进行比较，并且， 其中，在所述转换电路中，所述晶体管被配置来根据所述逻辑电路通过所述第一操作的输出或所述滞回比较器通过所述第二操作的输出来控制流过所述电感元件的电流，并根据流过所述电感元件的所述电流产生所述转换电路的输出。
全文摘要
本发明的目的之一在于降低具有DC-DC转换电路的半导体装置的功耗。所述半导体装置包括DC-DC转换电路；以及微处理器，其中DC-DC转换电路具有转换电路和控制电路，转换电路具有电感元件和晶体管，控制电路具有比较电路和逻辑电路使用滞回比较器作为所述比较电路。在所述控制电路中，比较电路降转换电路的输出信号与第一基准电位或第二基准电位进行比较，而逻辑电路执行比较电路的输出信号和微处理器的时钟信号之间的计算操作。在所述转换电路中，晶体管根据逻辑电路的输出信号控制流过电感元件的电流，并且转换电路的输出信号是根据流过电感元件的电流而产生的。
文档编号H02M3/155GK102906980SQ20118002513
公开日2013年1月30日 申请日期2011年5月13日 优先权日2010年5月21日
发明者高桥圭, 伊藤良明 申请人:株式会社半导体能源研究所