专利名称：一种具有高精度恒流输出的ac-dc调节器的制作方法
技术领域：
本发明涉及一种具有高精度恒流输出的AC-DC调节器。
背景技术：
在反激式AC-DC应用中，有时要实现次级输出具有恒压恒流(CV/CC)特性。图I示意了一种实现恒流的电路，图2示意了图I电路的输出波形。实际中，当电流限制信号(OCP)关断功率管QO后，由于功率管的退饱和时间的存在和寄生电容的充放电的时间存在(总的Td)，导致主绕组的电感电流继续上升，直到反激时次级整流有电流输出。这段时间使得主绕组的实际电感电流峰值大于目标值，并且功率管的退饱和时间随器件的差异不同，寄生电容的大小跟电路PCB布线和变压器等器件的差异而不等，所以导致产品之间电流恒流特性偏差较大，精度较低。·
发明内容
本发明的目的是提供一种能够克服上述问题的AC-DC调节器。本发明在第一方面提供一种恒流输出的AC-DC调节器，包括变压器和连接在变压器主绕组侧的功率管；其中，当主绕组电流所对应的电压高于参考电压时，控制功率管的栅极使之关断；其特征在于包括延迟锁定环，对和主绕组电流上升到峰值的第一持续时间和预期上升到目标电流峰值的第二持续时间进行比较；参考电压调整电路，利用比较结果调整参考电压。优选地，AC-DC调节器包括第一比较器，将主绕组电流和基准电流进行比较，当主绕组电流增加一段基准电流的情况下，输出对应该次增加的第三持续时间，第二持续时间依据该第三持续时间确定。优选地，AC-DC调节器包括乘法器，将第三持续时间倍乘得到第二持续时间。优选地，乘法器包括对第一电容充电的第一电流源和按第三持续时间对第二电容充电的第二电流源，对第一电容和第二电容的电压进行比较的第三比较器，当第一电容的电压达到第二电容的电压时第三比较器确定第二持续时间。优选地，乘法器包括对第三电容放电的第三电流源和按第三持续时间对第三电容充电的第四电流源，还包括场效应管，场效应管在对第三电容放电到预定阈值时由导通变为关断的由的关断并且由此确定第二持续时间。优选地，AC-DC调节器包括电流峰值探测器，用于探测主绕组电流上升到峰值的第一持续时间。优选地，AC-DC调节器包括电荷泵，所述比较结果是电压信号，所述电荷泵将电压信号转换为电流信号。进一步优选地，所述比较结果包括升信号和降信号，所述电荷泵包括在升信号的控制下对第四电容进行放电的第五电流源和在降信号的控制下对第四电容进行充电的第六电流源；第五电流源和第六电流源提供同样数值的电流。或者，优选地，所述参考电压调整电路包括缓冲器，原始参考电压输入缓冲器的输入端，缓冲器的输出端连接第二电阻的一端，第二电阻流过所述由电压信号转换而来的电流信号；第二电阻的另一端提供所述参考电压。 优选地，所述参考电压调整电路包括具有第一分支和第二分支的电流镜，第一分支上连接电流源，第二分支上连接有第三电阻，经第三电阻的一端提供流过所述由电压信号转换而来的电流信号的支路并且提供参考电压。优选地，延迟锁定环包括第一 D触发器和第二 D触发器，分别以第一持续时间和第二持续时间对应的脉冲为控制时钟；第一 D触发器的第一输出端和第二 D触发器的第二输出端分别输入第一与门；第一 D触发器的第二输出端和第二 D触发器的第一输出端分别输入第二与门；第一D触发器的第一输出端和第二D触发器的第一输出端分别输入与非门；与非门的输出控制第一触发器和第二触发器的清零端；第一与门和第二与门分别提供的输出信号构成比较结果。优选地，AC-DC调节器包括电阻，功率管的源极经电阻接地，功率管的漏极连接到主绕组背离输入电压的一端。优选地，AC-DC调节器包括第二比较器，电阻两端的电压是所述主绕组电流所对应的电压，第二比较器将该电压和参考电压进行比较，确定第二比较结果；基于第二比较结果控制功率管的栅极使之关断。优选地，AC-DC调节器包括RS触发器和驱动器，RS触发器利用第二比较结果置位RS触发器，RS触发器的/Q输出端输出信号给驱动器；驱动器由此控制功率管的栅极。本发明在第二方面提供一种恒流输出的AC-DC调节方法，所述方法包括对和主绕组电流上升到峰值的第一持续时间和预期上升到目标电流峰值的第二持续时间进行比较；利用比较结果调整参考电压；当主绕组电流所对应的电压高于参考电压时，控制连接在变压器主绕组侧的功率管的栅极使之关断。本发明实施例提供了一种具有恒流输出的高精度AC-DC电路，即输出电流不随器件的退饱和时间不同而不同，也不随器件和PCB产生的寄生电容不等而不同，实现产品之间恒流值高精度输出。
图I示意了一种现有技术的实现恒流的电路；图2示意了图I电路的输出波形图；图3示意了一种本发明实施例的实现恒流的电路；图4示意了图3电路的输出波形图；图5是延迟锁定环DLL的示意图；图6是乘法器的示意图；图7是图6乘法器的输出波形的示意图；图8是另一乘法器的示意图；图9是图8乘法器的输出波形的示意图；图10是电荷泵的示意图；图11不意了参考电压调整电路的不意图；图12不意了另一参考电压调整电路的不意图。
具体实施例方式下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。图3示意了一种根据本发明实施例的具有恒流输出的AC-DC电路。如图3所示，该AC-DC电路在输入VAC和输出Vout之间有一个变压器Tl，该变压器Tl起着电隔离的作用。交流电压经整流后的电压VAC加在变压器Tl的主绕组的一端，主绕组的另一端经功率管QO和电阻Rsn后接地。一个过流比较器检测电阻Rsn两侧的电压是否大于参考电压Vref，并且基于检测情况产生OCP信号。OCP信号输入到RS触发器的S输入端，产生置位的CTRL信号。触发器也可以在周期性时钟脉冲Rs的作用下将CTRL信号复位。CTRL信号 经驱动器产生DR信号，从而控制功率MOS管QO的通断。需要说明的是，当检测到电阻Rsn两侧的电压大于参考电压Vref的时候，OCP信号的高电平关断功率管Q0，导致电阻Rsn无电流流过，Rsn压降为0，OCP又变为低电平。第三绕组通过变压器T2和主绕组以及从绕组耦合。经过Rtop和Rbot构成的分压电路产生电压VFB，该电压VFB由采样保持电路采样并且保持，然后由时钟和最小脉冲模块产生时钟和脉冲信号Rs。当功率管QO导通时Vaux电压为低，VFB信号为低；当功率管QO关断时Vaux电压变高，VFB信号为高；时钟和最小脉冲模块依据采样保持后的VFBS信号产生时钟和Rs信号。该时钟的频率一般正比例于VFBS，即正比例于输出电压。采样时刻一般选择在反激那段时间内即可。当功率MOS管QO导通时，忽略其导通压降，输入电压VAC加到变压器主绕组的两端，主绕组电感电流以Vin/Lp的斜率上升，而此时变压器Tl的从绕组使二极管Dl反偏，负载由输出电容Cout提供电能，同时变压器Tl的主绕组存储磁能。而当功率MOS管QO关断时，主绕组回路断开，主绕组的和功率管QO的漏极相连的一端的端电压升高，从绕组的同名端相继升高，使Dl导通，变压器Tl上的磁能转换成从绕组上的电流，向负载提供电能并且补充输出电容的能量。前文提到功率管QO存在退饱和时间并且还存在寄生电容Cpara。由于功率管的退饱和时间随器件的差异不同，寄生电容的大小跟电路PCB布线和变压器等器件的差异而不等，导致Td不同，所以导致产品之间电流恒流特性偏差较大，精度较低。根据本发明实施例，通过将功率管QO所流过的电流峰值和目标峰值比较，利用两个峰值的差异调整参考电压Vref，由此加大或者缩短控制功率管QO的导通时间，从而消除功率管退饱和时间以及寄生电容的影响。为此，在图3所示的例子中，AC-DC电路配置了电流峰值探测器、比较器、乘法器、延迟锁相环DLL、电荷泵和参考电压调整电路。电流峰值探测器检测Vc的峰值，得到信号Ton_L。该信号反映了功率管QO的电流从零电流到实际峰值所经历的时间。比较器在功率管QO导通一段时间后，通过隔直流电容Ce感测Vsense的交流电压Isense, Isense和基准电流Iref比较,得到一个信号Tref。Tref的低电平持续时间和基准电流Iref的大小成比例。乘法器将Tref倍乘N倍，得到信号Ton_ref。信号Ton_ref反映了功率管QO电流的目标峰值。信号Tref和倍乘数N相应地依据实际情况加以确定，使得所得到的Ton_ref和IL为达到目标峰值所需要经历的时间一致。延迟锁定环DLL将信号Ton_ref和信号Ton_L进行鉴相比较，并且产生时间差信号Tdiff。当两个信号Ton_ref和Ton_L的电平同为高电平或者同为低电平的时候，TdifT为低电平；当两个信号的电平互异的时候，Tdiff为高电平。信号Tdiff反映了功率管QO所流过的电流的目标峰值和实际峰值之间的差异。电荷泵根据时间差信号Tdiff进行电容充放电，电容上电压转换为电流信号。参考电压调整电路根据来自电荷泵的电流信号的数值，对参考电压Vref进行调整，使得功率管QO的栅极电压DR信号高电平缩短或者延长。当Ton_L的高电平持续时间长于Ton_ref的高电平持续时间时，DR信号的高电平缩短；当Ton_L的高电平持续时间短于Ton_ref的高电平持续时间时，DR信号的高电平延长。 具体地说，在AC-DC电路的操作中，功率管QO开启后，主绕组电感电流的上升斜率一定，即di/dt = Vac/L，其中di/dt是电感电流上升斜率，Vac是交流输入电源经整流后的电压，L是变压器的主绕组的电感大小。通过比较器、和延迟锁定环DLL，将主绕组电感电流上升总时间Ton_L的一段时间作为基准时间Tref,这段基准时间的电感电流增量为IL_ref = di/dt*Tref = Vac/L*Tref ；Tref的时间段取值范围在功率管开启到关断这段时间内Ton ；乘法器将电感电流上升的基准时间Tref进行倍增，即Ton_ref = N*Tref,其中N大于I，继而电感电流的峰值为I peak = N*IL_ref ；通过时间延迟锁定环路(DLL)以及电荷泵电路来调整使Ton_L等于Ton_ref，实现电感电流峰值不随功率管关断后继续上升变化而变化，最终实现次级恒流输出。图4示意了上述电路的各信号Tref、Ton_ref、Ton_L和Tdiff的波形。Tref是低电平有效信号，在各个Rs周期期间其低电平持续时间保持恒定。倍乘后的信号Ton_ref的高电平持续时间也同样保持恒定。Ton_I^P Tdiff的高电平持续时间在各个Rs周期期间呈现缩小态势，相应地IL的最高峰值也逐渐向Ton_ref所指示的目标峰值靠近。本发明实施例实现一种具有恒流输出的高精度AC-DC电路，即输出电流不随器件的退饱和时间不同而不同，也不随器件和PCB产生的寄生电容不等而不同，实现产品之间恒流值高精度输出。图3中还给出一个前沿消隐LEB电路模块。LEB电路模块在DR信号的上升沿的作用下开始工作，提供LEB信号，LEB信号用于启动和准备乘法器和延迟锁相环。LEB信号还用于和DR信号一起确定I_start信号，I_start信号用于启动Tref比较器。需要指出，前文结合图3的具体电路对本发明的实施例做了详细描述，但是本领域的普通技术人员意识到图3的电路可以有种种变型。比如，图3中的功率管QO的栅极信号DR的产生电路仅仅是例示，本发明还可以适用于其它类型的DR产生电路。鉴于此类DR产生电路不属于本发明的核心，因此这里不一一列举。图5是延迟锁定环DLL的示意图。如图5所示，延迟锁定环包括D触发器501和502，分别以Ton_ref和Ton_L为控制时钟。当Ton_ref先由高到低跳变时，D触发器501的Q输出端变高，/Q为低；此时D触发器502的Q输出端为低，/Q为高;因此，与门506输出高电平Down，与门507输出低电平。当Ton_L接着由高到低跳变时，D触发器502的Q输出端变高，/Q为低；此时D触发器501的Q输出端仍然为高，/Q为低，此时与门509的输出为高，将D触发器501和502清零，各自的Q输出端为低，/Q为高，则与门506和507的输出信号Down和Up均为低电平。延迟锁定环还包括RS触发器504。该触发器504采用D触发器501的Q输出信号作为S输入端的输入信号，采用LEB信号作为R输入端的输入信号。当LEB有效时，RS触发器504清零，/Q输出端的输出信号Tstart变为高电平。当如前文所述D触发器501的Q输出信号由低变高时，RS触发器将Q输出端置位，/Q输出信号Tstart相应变为低电平。Tstart可以用于乘法器的启动。图6是乘法器的示意图。如图6所示，触发器包括数值为Il的电流源601和数值为N*I1的电流源603。信号Tstart输入反相器610的输入端。当Tstart为高电平时，反相器610的输出为低电平,关断第一 MOS管；同时Tstart将开关602闭合，电流源601对电容Cl充电；在/Tref高电平有效期间，/Tref将开关604闭合，电流源603对电容C2充电。比较器对电容Cl和C2两端的电压Vcl和Vc2进行比较，当Vcl和Vc2出现交叉时，比较器614的输出信号翻转。·启动后，LEB信号将RS触发器616清零，Ton_ref变为高电平；当Tref从低跳到高后，当Vcl超过Vc2时，比较器614输出的高电平信号将RS触发器616的输出端置位，Ton_ref变为低电平。Tref通过反相器输入RS触发器的清零端，确保在此期间Ton_ref不会任意翻转。图7是图6乘法器的输出波形的示意图。由于Vcl是利用数值Il的电流充电，而Vc2是利用数值N*I1的电流充电，因此当Vcl和Vc2再次相等时，所经历的时间等于Tref的N倍，Ton_ref的高电平持续时间等于Tref低电平的持续时间N倍。图8是另一乘法器的示意图。如图8所示，电流为Il的电流源801和数值为N*I1的电流源802。当Tstart高电平有效时，开关811闭合，电流源801以放电电流Il对电容C放电，电容C的电压下降；在此期间，/Tref高电平有效，开关812闭合，电流源802以电流N*I1同时对电容C充电，电容C的电压随此上升；当/Tref低电平有效时，电流源802停止充电，仅有电流源继续放电801 ;当Tstart低电平有效时，电流源801停止放电。启动后，LEB信号将RS触发器804清零，Ton_ref变为高电平；随着电流源801的放电和电流源802的充电，Vc先降后升再降。NMOS管匪I在Vc处于较高电平时保持导通，而对第三电容放电到预定阈值(这里为和充放电开始时的电平)时由导通变为关断并且Ton_ref变为低电平。/Tref输入RS触发器804的清零端，旨在确保在/Tref高电平有效期间Ton_ref保持为高电平。图9是图8乘法器的输出波形的示意图。同样可见，Ton_ref的高电平持续时间等于Tref低电平的持续时间N倍。图10是电荷泵的示意图。如图10所示，电荷泵包括两个电流源，1001和1002，分别以电流12对电容Chg充电和放电。当Down信号有效时，电流源1001对电容Chg充电；当Up信号有效时，电流源1002对电容Chg进行放电。电容Chg—端接地，另一端的电压Vchg输入NMOS管NMl的栅极，NMOS管1008的源极经电阻R接地。流经NMOS管NMl的漏极的电流Ichg按下式确定Ichg = (Vchg-Vthn)/R。由此可见，Ichg与Vchg有关，因此和Up以及Down信号有关。如果Up信号有效,则Ichg降低；如果Down信号有效,则Ichg升闻。图11示意了参考电压调整电路的示意图。如图11所示，参考电压调整电路包括电阻Rref和缓冲器。原始的参考电压Vrefl经缓冲器加在电阻Rref上，电阻Rref的电流为Ichg。则电阻Rref的另一端上的电压Vref如下确定Vref = Vref l_Ichg*Rref。由此，参考电压Vref可以通过改变Ichg而加以改变。图12不意了另一参考电压调整电路的不意图。如图12所不，该参考电压调整电路包括PMOS管PMl、PMOS管PM2、电流为Iref 2的电流源和电阻Rref 2。PMOS管PMl和PMOS管PM2构成电流镜，电流镜的放大倍数为K。电阻Rref2连接在PMOS管PM2的源极和地之间。PMOS管PM2的源极有另一电流支路，电流为Ichg。则流过电阻Rref2的电流确定为Vref = (Iref2*K_Ichg) *Rref2 = Vref2-Ichg*Rref2。 其中，Vref2 =k*Iref2*Rref20以上所述的具体实施方式
，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式
而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种恒流输出的AC-DC调节器，包括变压器和连接在变压器主绕组侧的功率管；其中，当主绕组电流所对应的电压高于参考电压时，控制功率管的栅极使之关断；其特征在于包括延迟锁定环，对和主绕组电流上升到峰值的第一持续时间和预期上升到目标电流峰值的第二持续时间进行比较；参考电压调整电路，利用比较结果调整参考电压。
2.如权利要求I所述的恒流输出的AC-DC调节器，其中包括第一比较器，将主绕组电流和基准电流进行比较，当主绕组电流增加一段基准电流的情况下，输出对应该次增加的第三持续时间，第二持续时间依据该第三持续时间确定。
3.如权利要求I所述的恒流输出的AC-DC调节器，其中包括乘法器，将第三持续时间倍乘得到第二持续时间。
4.如权利要求I所述的恒流输出的AC-DC调节器，其中乘法器包括对第一电容充电的第一电流源和按第三持续时间对第二电容充电的第二电流源，对第一电容和第二电容的电压进行比较的第三比较器，当第一电容的电压达到第二电容的电压时第三比较器确定第二持续时间。
5.如权利要求I所述的恒流输出的AC-DC调节器，其中乘法器包括对第三电容放电的第三电流源和按第三持续时间对第三电容充电的第四电流源，还包括场效应管，场效应管在对第三电容放电到预定阈值时由导通变为关断的由的关断并且由此确定第二持续时间。
6.如权利要求I所述的恒流输出的AC-DC调节器，其中包括电流峰值探测器，用于探测 主绕组电流上升到峰值的第一持续时间。
7.如权利要求I所述的恒流输出的AC-DC调节器，其中包括电荷泵，所述比较结果是电压信号，所述电荷泵将电压信号转换为电流信号。
8.如权利要求7所述的恒流输出的AC-DC调节器，其中所述比较结果包括升信号和降信号，所述电荷泵包括在升信号的控制下对第四电容进行放电的第五电流源和在降信号的控制下对第四电容进行充电的第六电流源；第五电流源和第六电流源提供同样数值的电流；所述电荷泵还包括场效应管，场效应管的栅极连接至第四电容，将电容的电压转换为所述电流信号。
9.如权利要求7所述的恒流输出的AC-DC调节器，其中所述参考电压调整电路包括缓冲器，原始参考电压输入缓冲器的输入端，缓冲器的输出端连接第二电阻的一端，第二电阻流过所述由电压信号转换而来的电流信号；第二电阻的另一端提供所述参考电压。
10.如权利要求7所述的恒流输出的AC-DC调节器，其中所述参考电压调整电路包括具有第一分支和第二分支的电流镜，第一分支上连接电流源，第二分支上连接有第三电阻，经第三电阻的一端提供流过所述由电压信号转换而来的电流信号的支路并且提供参考电压。
11.如权利要求I所述的恒流输出的AC-DC调节器，其中延迟锁定环包括第一D触发器和第二 D触发器,分别以第一持续时间和第二持续时间对应的脉冲为控制时钟；第一D触发器的第一输出端和第二 D触发器的第二输出端分别输入第一与门；第一 D触发器的第二输出端和第二 D触发器的第一输出端分别输入第二与门；第一 D触发器的第一输出端和第二D触发器的第一输出端分别输入与非门；与非门的输出控制第一触发器和第二触发器的清零端；第一与门和第二与门分别提供的输出信号构成比较结果。
12.如权利要求I所述的恒流输出的AC-DC调节器，其中包括第四电阻，功率管的源极经第四电阻接地，功率管的漏极连接到主绕组背离输入电压的一端。
13.如权利要求12所述的恒流输出的AC-DC调节器，其中包括第二比较器，第四电阻两端的电压是所述主绕组电流所对应的电压，第二比较器将该电压和参考电压进行比较，确定第二比较结果；基于第二比较结果控制功率管的栅极使之关断。
14.如权利要求13所述的恒流输出的AC-DC调节器，其中包括RS触发器和驱动器，RS触发器利用第二比较结果置位RS触发器，RS触发器的/Q输出端输出信号给驱动器；驱动器由此控制功率管的栅极。
15.一种恒流输出的AC-DC调节方法，所述方法包括对和主绕组电流上升到峰值的第一持续时间和预期上升到目标电流峰值的第二持续时间进行比较；利用比较结果调整参考电压；当主绕组电流所对应的电压高于参考电压时，控制连接在变压器主绕组侧的功率管的栅极使之关断。
全文摘要
本发明涉及一种恒流输出的AC-DC调节器和调节方法。调节器包括变压器和连接在变压器主绕组侧的功率管；其中，当主绕组电流所对应的电压高于参考电压时，控制功率管的栅极使之关断；其特征在于包括延迟锁定环，对和主绕组电流上升到峰值的第一持续时间和预期上升到目标电流峰值的第二持续时间进行比较；参考电压调整电路，利用比较结果调整参考电压。本发明实施例的高精度AC-DC电路，输出电流不随器件的退饱和时间不同而不同，也不随器件和PCB产生的寄生电容不等而不同，实现产品之间恒流值高精度输出。
文档编号H02M7/12GK102938618SQ20121048505
公开日2013年2月20日 申请日期2012年11月23日 优先权日2012年11月23日
发明者王才宝, 王钊 申请人:无锡中星微电子有限公司