专利名称：一种静电防护电路的制作方法
技术领域：
本实用新型涉及防静电技术领域，具体涉及一种静电防护电路。
背景技术：
在电子产品时代，人们对电子产品的性能要求越来越高，其中，防静电功能也是影响电子产品性能好坏的一个重要元素。在受到静电干扰的情况下，电子产品容易出现黑屏、白屏、花屏以及死机等情况。目前，现有技术中很多电子产品的防静电方法有增加电子产品与地的接触面积、串联电阻与增加静电二极管于敏感的地方。以上方法效果不是太理想，而且在电子产品的大地本身都受到静电干扰的情况下无法达到防静电的效果。而且有大多数时候本身出来的高频信号也会传到大地，从而大地也受到辐射干扰。若采用其他技术方案，通常会大大增加成本，若不采用其他方案，电子产品工作不稳定，使用寿命缩短，因此电子产品的性能得不到保证。
实用新型内容本实用新型创造的目的是克服现有技术中的不足之处，提供一种静电防护电路，一方面防止大地的静电干扰电子产品的内部电路，另一方面防止电子产品本身的工作频率辐射到大地，使电子产品工作更加稳定，使用寿命更长。本实用新型的目的是通过以下技术方案来实现的一种静电防护电路，包括提供时钟频率的晶振Y1、等效电容Cl、等效电容C2、使用晶振频率的IC芯片、电阻R1、与等效电容Cl串联连接后接地的磁珠LI以及与等效电容C2串联连接后接地的磁珠L2，所述电阻Rl与晶振Yl并联连接，晶振Yl两端分别与IC芯片的时钟输入端CLKIN和时钟输出端CLKOUT连接，晶振Yl两端分别与等效电容Cl、等效电容C2连接。上述静电防护电路所实现静电防护的原理是晶振Yl产生的时钟频率输入至IC芯片内，供IC芯片选频，等效电容Cl、等效电容C2分别接在晶振Yl两端，使晶振Yl两端的等效电容等于或接近负载电容，电阻Rl使IC芯片内部反相器在震荡初始时处于线性状态；当静电脉冲从接地端进入电路时，电路上磁珠LI和磁珠L2将静电脉冲吸收，两个磁珠通过发热将吸收到静电脉冲的能量消耗，从而防止静电脉冲到达晶振Y1，防止静电脉冲干扰晶振Yl的频率；电路内部的工作频率通过等效电容Cl、等效电容C2后被磁珠L1、磁珠L2吸收，并通过发热消耗工作频率的能量，防止电路内部的工作频率辐射到地端。本实用新型相比现有技术具有以下优点及有益效果本实用新型通过在等效电容Cl与地端之间接入磁珠LI，在等效电容C2与地端之间接入磁珠L2，一方面防止地端的静电干扰内部电路，另一方面防止电路本身的工作频率辐射到地端；本设计使电子产品工作更稳定，寿命更长，从而提高电子产品的性能；本设计的电路简单，且采用的电子元件价格低，电路成本低。
图1为现有技术中无防静电功能的电路原理图；图2为本实用新型实施例中的静电防护电路原理图。
具体实施方式
下面结合实施例及附图对本实用新型作进一步详细的描述，但本实用新型创造的实施方式不限于此。实施例如图2所示，一种静电防护电路，包括提供时钟频率的晶振Y1、等效电容Cl、等效电容C2、使用晶振频率的IC芯片、电阻R1、与等效电容Cl串联连接后接地的磁珠LI以及与等效电容C2串联连接后接地的磁珠L2，所述电阻Rl与晶振Yl并联连接，晶振Yl两端分别与IC芯片的时钟输入端CLKIN和时钟输出端CLKOUT连接，晶振Yl两端分别与等效电容Cl、等效电容C2连接。在本实施例中，IC芯片为DSP IC芯片。晶振Yl产生的时钟频率输入至DSP IC芯片内，供DSP IC芯片选频，等效电容Cl、等效电容C2分别接在晶振两端，使晶振Yl两端的等效电容等于或接近负载电容，电阻Rl使DSP IC芯片内部反相器在震荡初始时处于线性状态。当静电脉冲从接地端进入电路时，电路上的磁珠LI和磁珠L2将静电脉冲吸收，两个磁珠通过发热将吸收到静电脉冲的能量消耗，从而防止静电脉冲到达晶振Y1，防止静电脉冲干扰晶振Yl的频率，从而确保晶振Yl为DSP IC芯片提供稳定的频率，使DSP IC芯片
稳定工作。电路内部的工作频率通过等效电容Cl和等效电容C2后被磁珠LI磁珠L2吸收，并通过发热消耗工作频率的能量，防止电路内部的工作频率辐射到地端。本实用新型通过在等效电容Cl与地端之间接入磁珠LI，在等效电容C2与地端之间接入磁珠L2，一方面防止地端的静电干扰内部电路，另一方面防止电路本身的工作频率辐射到地端；本设计使电子产品工作更稳定，寿命更长，从而提高电子产品的性能，且电路简单，采用的电子元件价格低，从而，电路成本低。以上所述实施例仅表达了本实用新型的实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。
权利要求1.一种静电防护电路，包括提供时钟频率的晶振Y1、等效电容Cl、等效电容C2、使用晶振频率的IC芯片以及电阻R1，所述电阻Rl与晶振Yl并联连接，晶振Yl两端分别与IC芯片的时钟输入端CLKIN和时钟输出端CLKOUT连接，其特征在于还包括与等效电容Cl串联连接后接地的磁珠L1、与等效电容C2串联连接后接地的磁珠L2，晶振Yl两端分别与等效电容Cl、等效电容C2连接。
专利摘要本实用新型涉及一种静电防护电路，包括提供时钟频率的晶振Y1、等效电容C1、等效电容C2、使用晶振频率的IC芯片、电阻R1、与等效电容C1串联连接后接地的磁珠L1以及与等效电容C2串联连接后接地的磁珠L2，所述电阻R1与晶振Y1并联连接，晶振Y1两端分别与IC芯片的时钟输入端CLKIN和时钟输出端CLKOUT连接，晶振Y1两端分别与等效电容C1、等效电容C2连接。本实用新型通过在等效电容C1与地端之间接入磁珠L1，在等效电容C2与地端之间接入磁珠L2，一方面防止地端的静电干扰内部电路，另一方面防止电路本身的工作频率辐射到地端；本设计使电子产品工作更稳定，寿命更长，从而提高电子产品的性能，而且电路简单、成本低。
文档编号H02H9/04GK202840497SQ20122040782
公开日2013年3月27日 申请日期2012年8月16日 优先权日2012年8月16日
发明者伍良浩 申请人:惠州市德赛西威汽车电子有限公司