级联半导体器件的制作方法

级联半导体器件的制作方法
【专利摘要】本发明提出了一种级联晶体管电路，具有主功率晶体管和形成为集成电路的级联MOSFET，对主功率晶体管和集成电路进行封装以形成级联晶体管电路。控制和保护电路集成到该集成电路中，并且存储电容器提供能量源以驱动控制和保护电路。充电电路也集成到该集成电路中，用于对存储电容器充电。
【专利说明】级联半导体器件
【技术领域】
[0001]本发明涉及级联半导体器件。本发明具体地涉及耗尽模式晶体管，例如氮化镓(GaN)晶体管(例如，GaN高电子迁移率晶体管(HEMT))或碳化硅(SiC)场效应晶体管。
【背景技术】
[0002]本发明特别关注于GaN功率晶体管。基本的GaN功率半导体是耗尽模式(常通)器件，依赖于肖特基栅极。然而，这具有以下缺点:取决于环境，较大的电流可以流到栅极中，例如在应用中可能发生较大负电流(即，电流从源极到漏极而不是从漏极到源极)的情况下。因为这可以容易地破坏栅极结构，所以必须防止这种情况。
[0003]这可以在应用电路中例如通过添加反并联二极管来进行，但是这是不利的，因为常规的硅MOSFET不需要这种附加电路。因此，这使得不能将现有的MOSFET与GaN功率晶
体管互换。
[0004]在功率半导体的叠层中引入附加层以使得器件常断(从而与MOSFET可互换)的尝试伴随着器件性能代价。因此，将高压GaN开关与常规低压硅MOSFET级联是将硅和GaN功率器件的优势相结合的可行选项。
[0005]已知在级联电路中设置GaN功率晶体管及硅MOSFET开关。级联开关的优势在于可以使用现有的标准栅极驱动器，因为器件驱动特性主要由硅MOSFET确定。因此，这种器件可以用来直接替换硅MOSFET或IGBT。
[0006]图1示出了按级联配置将常通氮化镓晶体管(MeaM)和常断硅MOSFET晶体管(Msi)功率开关串联连接的已知方法。这种方法对于功率电子应用变得越来越普遍，因为与硅基开关相比具有优越器件特性的新型GaN和SiC功率半导体不断涌现。
[0007]在图1的标准级联配置中，只有功率MOSFET Msi受到栅极驱动器的主动控制，栅极驱动器产生栅极信号VeM。经由硅MOSFETMsi间接地控制GaN开关Mead,因为MOSFET漏-源电压连接为等于GaN源-栅电压。
[0008]在高压电路中使用MOSFET意味着MOSFET可能经受可导致早期故障的各种可能电流和电压条件。因此，需要保护机制。

【发明内容】

[0009]根据本发明，提出了一种如权利要求中限定的晶体管电路。
[0010]根据一个方面，提出了一种级联晶体管电路，包括:
[0011]氮化镓或碳化硅场效应晶体管，其漏极与高电力线相连；
[0012]硅M0SFET，其漏极与氮化镓或碳化硅FET的源极相连，其源极与低电力线相连，该硅MOSFET形成为集成电路的一部分，其中对氮化镓或碳化硅场效应晶体管和该集成电路进行封装以形成级联晶体管电路；
[0013]控制电路，集成到集成电路中，包括至少一个有源部件；
[0014]存储电容器，用于提供能量源以驱动有源部件；以及[0015]充电电路，集成到该集成电路中，用于对存储电容器充电。
[0016]本发明提出了一种级联电路，其中MOSFET级联晶体管是包括有源控制电路的集成电路的一部分，因此有源控制电路可以提供对MOSFET进行控制的智能。这种集成电路是常规硅电路，从而无需非常多的努力就可以实现重要的附加功能。
[0017]高电力线和低电力线一起限定了电源，即高电力线是一对电力轨中的高侧电力轨，而低电力线是该对电力轨中的低侧电力轨。
[0018]控制电路的有源部件要求供电，并且这由电容器和充电电路来提供。电容器也可以集成到该集成电路中。
[0019]在第一示例中，所述至少一个有源部件包括:比较器，用于将MOSFET源极电压与MOSFET漏极电压进行比较；以及控制开关，用于在源极电压超过漏极电压时导通M0SFET。在这种情况下，附加的智能包括检测负电流，并且这可以用于导通MOSFET以防止功率晶体管的栅极承受负电流。
[0020]在这种情况下，硅管芯具有附加的比较器，所述比较器的输入与源极(接地)和漏极相连。当负电流开始流动时，漏极变负，比较器的输出变高，并且这用于导通MOSFET。为此目的，可以使用“或”门来将该保护信号与常规栅极驱动信号相组合。保护信号导通M0SFET，防止负电压通过MOSFET (而GaN或SiC器件通常可以处理从源极到漏极的电流)。
[0021]负电流的检测形成了一种类型的保护。代替地或者另外地，可以提供其他保护功能。示例包括针对通过MOSFET的过电流的保护、针对过温度的保护和/或在检测到没有连接负载的开路条件下的保护。
[0022]可以闭锁各种可能的保护机制，并且它们也可以具有相关联的滞后。
[0023]该电路可以具有与控制电路的输出相耦合的输出管脚。例如，通过添加小的逻辑模块和附加的管脚，该电路可以发信号表示一些保护是激活的(例如，发信号表示有负电流流动)。通过添加功能，可以检测并且发信号表示FET上的过电压，或者使用感测FET，可以发信号表示是否检测到电流流动。输出管脚上的电压或者流过输出管脚的电流可以用于表示哪种或哪些保护方法被激活。
[0024]氮化镓或碳化硅FET可以包括高电子迁移率晶体管，并且硅MOSFET可以包括沟槽MOS晶体管。
[0025]充电电路可以包括二极管电路，以在存在合适的电压时问电容器提供充电电流。充电电路可以包括M O SFET漏极和电容器之间的二极管和/或级联晶体管电路的控制输入和电容器之间的二极管。
[0026]需要产生用于比较器或其他部件的供电电压，这可以按这种方式通过简单地对栅极驱动信号进行整流和/或通过基于漏极电压的整流信号来实现。后一种方法人为地增加了漏极电容，该漏极电容用于降低截止状态下MOSFET两端的最大电压(对于FET本身也是有益的)。
[0027]本发明还提出了一种电路装置，该电路装置包括本发明的级联晶体管电路及具有单一栅极输出线路的栅极驱动器电路。电源可以使用这种电路装置。
【专利附图】

【附图说明】
[0028]现在将参考附图详细描述本发明的示例，附图中:[0029]图1示出了已知的级联电路；
[0030]图2示出了本发明的级联电路的第一示例；
[0031]图3示出了本发明的级联电路的第二示例；
[0032]图4示出了本发明的级联电路的第三示例；以及
[0033]图5示出了用于检测保护是否被激活的模拟电路。
【具体实施方式】
[0034]本发明提出了一种具有主功率晶体管(使用第一电路技术形成)和形成为集成电路的级联MOSFET (使用第二电路技术形成)的级联晶体管电路，其中对这两种技术进行封装以形成级联晶体管电路。控制和保护电路集成到该集成电路，并且提供存储电容器以提供用于驱动该控制和保护电路的能量源。充电电路也集成到该集成电路中用于对存储电容器充电。
[0035]本发明涉及级联功率半导体电路。新涌现的基于GaN和SiC绝缘栅器件(例如M0SFET)的功率开关通常具有耗尽模式(常通)行为。因此，它们不能用于大多数功率变换器应用中，因为如果不对栅极进行偏置则它们将导通，并因此在应用中引起不期望的故障条件。实现本质上安全的功率开关的一种常用解决方案是将常规增强模式(常断)功率开关与这些耗尽模式(常通)功率开关按照级联配置相结合。
[0036]图2示出了本发明的电路的第一示例，其中集成的内部部件用于提供针对负栅极电流通过GaN晶体管的保护。
[0037]该电路包括与级联M0SFET12串联的GaN或SiC功率晶体管10。
[0038]比较器14将MOSFET漏极电压(在非反相输入端)和MOSFET源极电压(在反相输入端)进行比较。输出作为“或”门16的一个输入。“或”门的另一输入是外部控制输入。
[0039]提供该电路用于防止负电流通过MOSFET。
[0040]当电流开始从地流到功率晶体管的漏极(由于应用引起)，并且必须允许该电流时，M0SFET12的漏极电压变负。通过比较器14将漏极电压与源极电压(接地)进行比较。当漏极变负时，比较器的输出变正，并且通过“或”门16激活FET的栅极，导通FET。
[0041]当电流继续保持漏极电压为负时，不需要滞后。MOSFET两端的电压降将尽可能小，因此也将提高效率。一旦负电流停止流动，比较器的输出变低，从而如果不存在外部栅极驱动信号则使FET截止。因此，该电路是自保护的。
[0042]为了将保护电路(在这种情况下是比较器及“或”门)与MOSFET集成到相同的IC中，需要用于这些部件的电源。
[0043]本发明提供了一种芯片上电容器18，对该芯片上电容器充电以提供能量供应。
[0044]对电容器充电的第一种方式是使用功率晶体管10的总是存在的泄漏电流。必须存在安全措施来防止MOSFET两端的电压变得太高，这或者利用附加的齐纳二极管，或者通过允许FET在这种非常低的电流下雪崩来实现。
[0045]当漏-源电压超过击穿电压时，常规的垂直MOSFET的体二极管将自动开始雪崩。在一些情况下，这种雪崩可能是破坏性的，因此通常采取专门的措施来防止雪崩。代替这些保护措施，可以通过FET自身的击穿电压来自动钳制漏-源电压。
[0046]在这种情况下，经由功率晶体管源极和电容器的正端子之间的二极管Dl对用于供电电压的电容器18充电。电容器负端子与MOSFET源极(接地)相连。
[0047]备选地，由驱动器IC提供的栅极驱动电压可以用作充电机制。这可以通过经由二极管D2对该栅极电压进行整流来实现，二极管D2在级联电路的控制输入端和电容器端子之间。这两者的组合是可能的，如图2所示。
[0048]使用二极管Dl的益处在于其增强了 MOSFET的源漏电容Cds的有效值。在关断时，由功率晶体管的Cds和MOSFET的Cds构成的电容性分压器是激活的。这使MOSFET两端电压变得相当高。例如，假设MOSFET的Cds是500pF，并且功率晶体管的Cds是50pF，那么如果关断之后总级联结构的漏极上升到600V，则60V将出现在FET的漏极上。
[0049]为了防止这种高压带来的问题，一种选择是人为地增加了 MOSFET的漏源电容Cds。然而，这将增加导通损耗。使用二极管来实现Cds的有效增加意味着将能量用于向附加电路供电的益处。
[0050]图2提供了针对负电流通过MOSFET的保护。问M0SFETIC增加的附加电路可以用于其他或附加特征，例如其他保护机制。
[0051]图3示出了一般性的保护模块20。将电路的控制输入提供给“与”门22，该“与”门22用于实现对栅极高命令的禁用。
[0052]保护模块20可以在内部具有温度传感器，和/或保护模块20可以检测MOSFET两端的过电压，和/或(在感测FET的情况下)可以检测过电流，和/或如果电流旨在总是流动则可以用于检测电流缺失。后一种选项提供了开路条件的检测。
[0053]在图3中，当保护模块20的输出23为高时，可以通过控制输入信号来激活栅极。当输出为低时，“与”门22保持栅极也为低。这可以用作附加的安全特征，使得只有当驱动电压足够高时才导通M0SFET。
[0054]电容器Cl两端的供电电压必须处在一定的最小值，以便将高信号提供给“与”门22并因此导通M0SFET。这防止了栅极处的电压太低，也防止了错误行为。系统或者全速运行，或者保持MOSFET截止。这种方法要求感测保护模块中的供电电压，因此可以安装启动/停止特征，这在常规控制IC中是已知的。
[0055]附加的特征可以是使保护模块的输出花分立管脚24处可用。这导致了 4管脚封装。该管脚24可以提供与当前提供的保护类型有关的信息。
[0056]在实施例中，有益的是通过使用外部电容来增加电容，从而改进保持时间和其他性能特性。增加外部电容也导致了减小芯片上电容、节省芯片面积并因此节省成本的可能性。如果附加的管脚可用，还存在与外部电源例如辅助(备用)电源相连的可能性。在这种情况下，电容Cl可以与封装的外部管脚相连。在这情况下，可以使用五管脚封装。
[0057]在图4中示出了保护模块20的实施示例。
[0058]Vcc节点40是如上所述的电路的电源，即图3中电容器Cl上的电压。
[0059]将电路的输出提供给保护管脚41。
[0060]比较器42形成了欠电压闭锁(“UVL0”)保护模块的主要部件。只有当输出足够高时，通过“与”门A4使能保护信令。该UVLO信号也在电路的栅极输入处连接到“与”门A2，从而只有当Vcc足够高时将外部驱动信号传送给栅极。用于驱动门的电力当然可以由外部栅极驱动信号来供应。
[0061]比较器44形成了过温度保护(“0ΤΡ”)单元的主要部件，用于在存在高温压力时防止操作。当激活这种保护时，使能保护管脚。在应用中，电源(或者电机驱动电路等)的设计者可以决定是减小电力还是完全关断。替代地，可以将该输出反转并且馈送至输入“与”门A2作为附加的保护，在过温度激活时立即关断。
[0062]比较器46形成了过电流保护(“0CP”)单元的主要部件。
[0063]就在关断之后，由于下部MOSFET的高漏-源电容，通过开关的电流可以在少量的时间内继续增加。因此按照这种方式，可能在驱动脉冲已经变低之后触发0CP。这是OCP保护的假激活。“与”门Al确保了只有输入栅极驱动信号也为高时OCP信号才能触发保护。
[0064]同样，可以将检测信号(如果必要，在反转之后)也反馈给输入“与”门A2，用作逐个循环(cycle)的保护。
[0065]比较器48形成了开路检测单元的主要部件。只有在感测电阻器R6两端不存在电压，比较器48的输出(“open”)为高。然而，只有在假设电流流动时，该信号是有效的，因此将输出信号与(内部)栅极驱动(“与”门A2的输出)相组合。这是“与”门A5的功能。
[0066]为了防止假激活，有利的是实现延迟，延迟表示为使用电阻器R12和电容器C12的RC时间常数。将该滤波器的输出电压馈送至“或”门A3，使得只有当输出电压已经达到“或”门A3的阈值电压时才激活开路保护。该电压当然必须通过适当的装置(末示出)来复位，例如当存在大于预定阈值电压的电流时。
[0067]“或”门A3将所有的保护信号(0TP、0CP和open)进行组合以得出组合保护信号，通过“与”门A4将组合保护信号与欠压闭锁信号UVLO相结合。因此，为产生输出信号“prot”，欠压闭锁信号必须为高(以表示电路功能是可靠的)，并且保护检测信号中的一个或多个需要为高，以表示需要保护。
[0068]因此，图4的电路提供了针对通过MOSFET的过电流的保护、针对过温度的保护以及在检测到表示没有连接负载的开路条件下的保护。图3中的其他部件还提供针对通过MOSFET的反问电流的保护，使得总体电路提供四种类型的保护机制。
[0069]该电路可以实现这四种保护方案的任意组合，并且实际上可以将其他智能内置到电路中。
[0070]为了在具有相关联的较大特征尺寸的高压MOSFET上实现所有这些可能导致太大的面积。然而，在GaN级联电路的情况下，击穿电压可以低至10V，实现了较小的特征尺寸。
[0071]当管脚41上的该保护信号只是逻辑I或O时，只可以检测是否激活保护，而不能够识别哪一种保护。为了增加检测机制以实现识别哪种保护被激活的信号，可以使用数字电路，并且输出管脚41可以配备通信协议，例如I2C。然而，实现数字部分可能不是有利的。
[0072]在图5中示出了备选的模拟实施例。
[0073]三个保护信号OTP、OCP和open每一个均用于激活不同的电流源I1、12、13。电流源输出进行组合以驱动电阻器R1。可以使用缩放电流镜电路来实现三个电流源。总电流表示哪一个单独的保护机制或者哪些保护机制的组合被激活。电阻器Rl可以在外部，在这种情况下输出管脚传送电流；或者电阻器Rl可以在内部，于是管脚输出是电压。
[0074]电流水平可以是非常小。当使能保护时，不驱动栅极，使得外部栅极驱动器能够传送的电力足以保持总的检测/保护电路运转。
[0075]可以闭锁一些检测和/或可以实现滞后。
[0076]本发明可以应用于使用级联电路的所有情况，包括源极接地(或者备选地与感测电阻器相连)的低压S1-MOSFET及常通晶体管(例如具有肖特基栅极的GaN HEMT)。
[0077]可以在所有类型的电源和/或如电机驱动和(PV)反相器等相关电路中使用这种组合，其中可能发生反问传导和/或附加的保护机制对于总体应用有益，如易于使用或可罪性提闻。
[0078]电路封装可以包括三端子封装(M0SFET源极、栅极控制输入和GaN/SiC漏极)，或者具有附加信令管脚的四端子封装，或者五端子封装，该五端子封装例如如上所述具有用于与外部电容器相连的管脚。
[0079]所示的MOSFET和保护电路可以改而集成到总驱动器IC中。
[0080]本发明可以用于要求常断开关的所有功率变换应用中，并且使得能够在这种应用中使用常通GaN或SiC器件。作为示例，本发明可以用于:
[0081]功率因数校正(PFC)电路，例如用于电网连接的电源中的PFC电路；
[0082]高压反相器电路例如电机驱动或者光伏变换器的相位臂；
[0083]开关模式(例如软切换)功率变换器电路。
[0084]根据对附图、公开内容和所附权利要求的研究，本领域普通技术人员在实践所要求保护的发明时，可以理解和实施对于所公开实施例的其他变化。在相互不同的从属权利要求中描述一些措施的事实并不表示不能有利地使用这些措施的组合。权利要求中的任意附图标记不应该解释为限制范围。
【权利要求】
1.一种级联晶体管电路，包括: 氮化镓或碳化硅场效应晶体管(10)，其漏极与高电力线相连； 硅MOSFET (12)，其漏极与氮化镓或碳化硅FET的源极相连，其源极与低电力线相连，该硅MOSFET形成为集成电路的一部分，其中对氮化镓或碳化硅场效应晶体管(10)和所述集成电路进行封装以形成级联晶体管电路； 控制和保护电路(14，16，20)，集成到所述集成电路中，包括至少一个有源部件； 存储电容器(Cl)，用于提供能量源以驱动所述有源部件；以及 充电电路(D1，D2)，集成到所述集成电路中，用于对存储电容器(Cl)充电。
2.根据权利要求1所述的电路，其中所述电容器(Cl)集成到所述集成电路中。
3.根据权利要求1或2所述的电路，其中所述至少一个有源部件包括:比较器(14)，用于将MOSFET源极电压与MOSFET漏极电压进行比较；以及控制开关(16)，用于在源极电压超过漏极电压时导通M0SFET。
4.根据任一前述权利要求所述的电路，其中所述集成电路包括至少三个端子:M0SFET源极、控制输入端和MOSFET漏极。
5.根据任一前述权利要求所述的电路，其中所述控制和保护电路(20)提供针对通过MOSFET的过电流的保护。
6.根据任一前述权利要求所述的电路，其中所述控制和保护电路(20)提供针对过温度的保护。
7.根据任一前述权利要求所述的电路，其中所述控制和保护电路(20)在检测到没有连接负载的开路条件下提供保护。
8.根据任一前述权利要求所述的电路，具有与所述控制和保护电路的输出相耦合的输出管脚(24) ο
9.根据权利要求8所述的电路，其中所述输出管脚(24)上的电压或者流到所述输出管脚的电流表示哪种或哪些保护方法被激活。
10.根据任一前述权利要求所述的电路，其中所述氮化镓或碳化硅FET(IO)包括高电子迁移率晶体管和/或其中所述硅MOSFET (12)包括沟槽MOS晶体管。
11.根据任一前述权利要求所述的电路，其中所述充电电路(D1，D2)包括二极管电路。
12.根据权利要求11所述的电路，其中所述充电电路包括MOSFET漏极和电容器(Cl)之间的二极管(Dl)。
13.根据权利要求11或12所述的电路，其中所述充电电路包括级联晶体管电路的控制输入和电容器(Cl)之间的二极管(D2)。
14.一种电路装置，包括: 根据任一前述权利要求所述的级联晶体管电路；以及 具有单一栅极输出线路的栅极驱动器电路。
15.一种设备，包括根据权利要求14所述的电路装置，其中所述设备包括: 电源；或者 功率因数校正电路；或者 反相器电路；或者 开关模式功率变换器电路。
【文档编号】H02M1/06GK103855919SQ201310581564
【公开日】2014年6月11日 申请日期:2013年11月19日 优先权日:2012年11月23日
【发明者】弗朗斯·潘谢尔 申请人:Nxp股份有限公司