三相双母线功率因数校正电路的输入谐波消除方法及装置制造方法
【专利摘要】本发明公开了一种三相双母线功率因数校正电路的输入谐波消除方法及装置，所述方法包括：获得三相输入相电压的数字量；对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量；对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。本发明能够消除输入谐波，提高三相双母线功率因数校正电路的电网适应性和运行可靠性。
【专利说明】三相双母线功率因数校正电路的输入谐波消除方法及装置
【技术领域】
[0001]本发明涉及电气工程【技术领域】，尤其涉及一种三相双母线功率因数校正电路的输入谐波消除方法及装置。
【背景技术】
[0002]功率因数校正(Power Factor Correction, PFC)是通过一定的控制方法，使电源的交流输入电流的形状和相位与交流输入电压完全一致，交流输入侧的输入功率因数接近1，电源等效为电网的阻性负载，从而降低对电网的无功功率的需求，减少对电网的谐波污染。在三相双母线功率因数校正电路中，如果三相输入电压不平衡或者线路输入阻抗过大，容易产生三次谐波电流，且当交流电网电压存在的寄生输出阻抗和输出感抗较大时，三次谐波电流和开关频率的纹波电流在输出阻抗和输出感抗上形成谐波电压压降，并叠加在三相交流电网电压上污染了交流电网的电压波形。如果不做任何特殊处理，功率因数校正电路的交流输入电压检测环节基本上无法滤除叠加在三相交流电网电压上的谐波电压，使交流输入电压检测值受到干扰，最终功率因数校正电路的交流输入电流将失控，进而发生振荡嘯叫甚至电路损坏。
[0003]在现有技术中，通常的输入谐波消除方法有两种，一种是在交流输入电压检测环节中将低通滤波滞后环节和数字化超前环节进行串联，其中，低通滤波滞后环节负责滤除各次电压谐波，由可编程逻辑器件实现，负责相位调整，将低通滤波环节引入的相位滞后时间补偿掉；另一种是利用三相坐标变换和锁相环技术，其中，首先通过三相坐标进行变换，将三相静止坐标系下的三相输入电压采样值Va、Vb和Vc变换为两相同步旋转坐标系下的Vd和\，然后通过锁相环将内部产生变量VcT与V/分别与Vd和\进行锁相，再将Vd/与\'反变换到三相静止坐标系下的Va'、Vb'和Vc'。最后用Va'、Vb'和Vc'代替Va、Vb和Vc参与环路运算。
[0004]但是，现有技术中的将交流输入电压检测环节采用低通滤波滞后环节和数字化超前环节串联的方法，由于低通滤波器的非理想性，三次谐波等低次谐波不能完全消除，当三次谐波电流含量较高时，仍有发生振荡的可能性；利用三相坐标变换和锁相环技术的方法主要通过软件实现，存在在数学运算复杂，设计难度大，不容易理解等问题，不适合初学者进行设计。
【发明内容】
[0005]本发明的目的在于提出一种三相双母线功率因数校正电路的输入谐波消除方法及装置，以有效地解决由输入阻抗和电网不平衡引起的输入谐波振荡问题。
[0006]一方面，本发明提供了一种三相双母线功率因数校正电路的输入谐波消除方法，所述方法包括:
[0007]获得三相输入相电压的数字量；
[0008]对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量；[0009]对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。
[0010]对应地，本发明还提出了一种三相双母线功率因数校正电路的输入谐波消除装置，所述装置包括:
[0011]获得模块，用于获得三相输入相电压的数字量；
[0012]第一处理模块，用于对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量；
[0013]第二处理模块，用于对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。
[0014]本发明提出了一种三相双母线功率因数校正电路的输入谐波消除方法和装置，通过对三相输入相电压和三相输入线电压之间的相互转化，来消除输入谐波，使设计简单、易于理解，能够有效地解决由输入阻抗和电网不平衡引起的谐波振荡问题，增强了电路的电网适应性和运行可靠性。
【专利附图】
【附图说明】
[0015]图1是本发明第一实施例提供的三相双母线功率因数校正电路的输入谐波消除方法的实现流程图；
[0016]图2是本发明第二实施例提供三相双母线功率因数校正电路的输入谐波消除方法的实现流程图；
[0017]图3是本发明第三实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的结构示意图；
[0018]图4是本发明第四实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的逻辑框图；
[0019]图5是本发明第四实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的逻辑框图的波形效果图。
【具体实施方式】
[0020]为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。
[0021]实施例一
[0022]图1是本发明第一实施例提供的三相双母线功率因数校正电路的输入谐波消除方法的实现流程图。本发明实施例提供的方法可以由三相双母线功率因数校正电路的输入谐波消除装置来执行，该装置可以由软件和/或硬件来实现。如图1所示，本发明实施例提供的方法包括:
[0023]步骤101,获得三相输入相电压的数字量。
[0024]其中，所述三相输入电压包括三相输入相电压和三相输入线电压。三相输入电压是频率相同、振幅相等、相位依次互差120度的电压。三相输入相电压和三相输入线电压从不同角度来描述三相输入电压。在实际应用中，三相输入相电压常带有三次谐波。所述数字量是三相输入电压在采样时刻的电压值，把三相输入电压的每一个所述数字量用显示设备显示出来就组成一个连续的三相输入电压的正弦波，也就是说，所述数字量是三相输入电压的显示波形中的采样时刻的纵坐标。
[0025]步骤102，对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的
数字量。
[0026]由于以三次谐波为主的输入谐波在三相输入电压中相位相同，三次谐波在线电压中可相互抵消。因此，在本发明实施例中，针对三相双母线的功率因数校正电路，通过可编程逻辑器件对步骤101中获得的所述三相输入相电压的数字量的每一项分别进行第一处理，得到的三相输入线电压的数字量就可以将输入谐波去掉。所述第一处理的方式为对三相输入相电压的每一个数字量的每一相分别进行减法处理。
[0027]步骤103，对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。
[0028]根据三相输入线电压和三相输入相电压的关系，对步骤102中得到了去掉输入谐波的三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。进一步的，根据得到的所述消除输入谐波后的三相输入相电压的数字量，就能够确定消除输入谐波后的三相输入相电压。
[0029]本实施例提供的三相双母线功率因数校正电路的输入谐波消除方法，通过将三相输入相电压转换为三相输入线电压来消除输入谐波，能够有效地解决由输入阻抗和电网不平衡引起的谐波振荡问题，提高了三相双母线功率因数校正电路的电网适应性和运行可靠性。上述方案设计简单，易于理解，不需要增加任何硬件，可快速在实际项目中得到应用，因此技术的推广便捷、成本低。
[0030]实施例二
[0031]图2是本发明第二实施例提供三相双母线功率因数校正电路的输入谐波消除方法的实现流程图。本实施例以实施例一为基础，本实施例中的软硬件环境与实施例一相同。如图2所示，本发明实施例提供的方法包括:
[0032]步骤201，采集三相双母线功率因数校正电路的三相输入相电压。
[0033]在本发明实施例中，优选的是，通过数字信号处理器(digital signalprocessor, DSP)采集三相双母线功率因数校正电路的三相输入电压。其中，如果三相双母线功率因数校正电路上有对三相输入电压采样的低通滤波处理，则需要对采样后的数字量进行相应的相位调整，以补偿低通滤波环节引入的相位滞后时间。
[0034]步骤202，获得三相输入相电压的数字量。
[0035]步骤203，对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的
数字量。
[0036]其中，所述对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量，通过公式Vab=Va-Vb、Vbc=Vb-V。和Vm=H得到，其中，Vab, Vbc和Vca为所述三相输入线电压的数字量，Va, Vb Vc为所述三相输入相电压的数字量。
[0037]步骤204，对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。
[0038]其中，所述对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量，通过公式Va' = (Vab-VJ/3、Vb' =(Vbe-Vab)/3和
V=(Vca-Vbc)/3得到，其中，Va'、\'和V。'为消除输入谐波后的三相输入相电压的数字量。
[0039]在上述方案中，优选是，所述方法通过可编程逻辑器件来执行，所述可编程逻辑器件包括数字信号处理器DSP、微控制单元MCU、复杂可编程逻辑器件CPLD和现场可编程门阵列 FPGA。
[0040]本实施例提供的三相双母线功率因数校正电路的输入谐波消除方法，是在实施例一的基础上提出的优选实施例，通过三相输入相电压和三相输入线电压的相互转换来消除输入谐波，能够有效地解决由输入阻抗和电网不平衡引起的输入谐波振荡的问题。
[0041]实施例三
[0042]图3是本发明第三实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的结构示意图。如图3所示，所述三相双母线功率因数校正电路的输入谐波消除装置包括:获得模块301、第一处理模块302和第二处理模块303。
[0043]其中，所述获得模块301，用于获得三相输入相电压的数字量。所述第一处理模块302，用于对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量。所述第二处理模块303，用于对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。
[0044]在上述方案中,优选是,还包括:采集模块。
[0045]其中，所述采集模块，用于采集三相双母线功率因数校正电路的三相输入相电压。
[0046]进一步的，所述第一处理模块，通过以下公式得到:
[0047]Vab=Va-Vb ；
[0048]Vbc=Vb-Vc ；
[0049]Vca=Vc-Va ；
[0050]其中，Vab, Vbc和Vea为所述三相输入线电压的数字量，Va、Vb和V。为所述三相输入相电压的数字量。
[0051]进一步的，所述第二处理模块，通过以下公式得到:
[0052]V: =(Vab-Vca)/3 ；
[0053]V =(Vbc-Vab)/3;
[0054]V =(Vca-Vbc)/3;
[0055]其中，Va'、\'和V。'为消除输入谐波后的三相输入相电压的数字量。
[0056]进一步的，所述装置还包括可编程逻辑器件。
[0057]其中，所述可编程逻辑器件包括数字信号处理器DSP、微控制单元MCU、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA。
[0058]本实施例提供的三相双母线功率因数校正电路的输入谐波消除装置，通过第一处理模块将三相输入相电压转换为三相输入线电压来消除输入谐波，能够有效地解决由输入阻抗和电网不平衡引起的谐波振荡问题，提高了三相双母线功率因数校正电路的电网适应性和运行可靠性。[0059]本实施例提供的三相双母线功率因数校正电路的输入谐波消除装置用于执行本发明任意实施例提供的三相双母线功率因数校正电路的输入谐波消除方法，具备相应的功能模块，达到相同的技术效果。
[0060]实施例四
[0061]图4是本发明第四实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的逻辑框图。如图4所示，所述逻辑框图包括:
[0062]未被污染的三相输入相电压(Vas、Vbs和Ves)、输入谐波、加法器A、第一显不设备D1、第二显示设备D2、获得模块401、第一处理模块402和第二处理模块403。其中，获得模块401包括加法器Al、A2和A3，第一处理模块402包括减法器A4、A5和A6，第二处理模块403包括转化器C。
[0063]其中，通过第二显示设备D2能够直接观察到未被输入谐波污染的三相输入相电压(vas、Vbs和V。,)的波形I。利用加法器A将三种输入谐波信号进行相加，再将相加后的输入谐波信号分别叠加在未被输入谐波污染的三相输入相电压的数字量上，利用获得模块401获得被输入谐波污染后的三相输入相电压(Va、Vb和V。)，通过第二显示设备D2就能观察到被输入谐波污染后的三相输入相电压(Va、Vb和V。)的波形2。进一步的，利用第一处理模块402分别将三相输入相电压的每一个数字量分别进行第一处理，得到三相输入线电压的数字量，通过第一显示设备Dl就能够直接观察到所述三相输入线电压的波形。进一步的，利用第二处理模块403将所述三相输入线电压的数字量转换为三相输入相电压(Va'、\'和V )的数字量，通过第二显示设备D2直接观察到处理后的三相输入相电压的波形3。
[0064]图5是本发明第四实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的逻辑框图的波形效果图。如图5所示，波形I是未被输入谐波污染的三相交流输入相电压信号，只包含基波信号。波形2是被输入谐波污染后的三相交流输入相电压信号，包含基波信号和输入谐波信号。波形3经过处理后的三相交流输入相电压信号，可以看出几乎没有任何谐波成分。
[0065]本实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的逻辑框图，清晰的反映本发明第三实施例提供的三相双母线功率因数校正电路的输入谐波消除装置的执行过程。
[0066]注意，上述内容仅为本发明的较佳实施例。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其它等效实施例，而本发明的范围由所附的权利要求范围决定。
【权利要求】
1.三相双母线功率因数校正电路的输入谐波消除方法，其特征在于，包括: 获得三相输入相电压的数字量； 对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量； 对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。
2.根据权利要求1所述的方法，其特征在于，所述获得三相输入相电压的数字量之前，还包括: 采集三相双母线功率因数校正电路的三相输入相电压。
3.根据权利要求1所述的方法，其特征在于，所述对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量，通过以下公式得到:
Vab=Va-Vb ；
Vbc=Vb-Vc ；
Vca=Vc-Va ； 其中，Vab> Vbc和Vea为所述三相输入线电压的数字量，Va、Vb和V。为所述三相输入相电压的数字量。
4.根据权利要求1所述的方法，其特征在于，所述对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量，通过以下公式得到:
V=(Vab-Vca)/3 ；
V=(Vbc-Vab)/3;
V=(Vca-Vbc)/3; 其中，Va'、V/和V。'为消除输入谐波后的三相输入相电压的数字量。
5.根据权利要求1-4任一项所述的方法，其特征在于，所述方法通过可编程逻辑器件来执行，所述可编程逻辑器件包括数字信号处理器DSP、微控制单元MCU、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA。
6.三相双母线功率因数校正电路的输入谐波消除装置，其特征在于，包括: 获得模块，用于获得三相输入相电压的数字量； 第一处理模块，用于对所述三相输入相电压的数字量进行第一处理，得到三相输入线电压的数字量； 第二处理模块，用于对所述三相输入线电压的数字量进行第二处理，得到消除输入谐波后的三相输入相电压的数字量。
7.根据权利要求6所述的装置，其特征在于，所述获得三相输入相电压的数字量之前，还包括: 采集模块，用于采集三相双母线功率因数校正电路的三相输入相电压。
8.根据权利要求6所述的装置，其特征在于，所述第一处理模块，通过以下公式得到: Vab=Va-Vb ；
Vbc=Vb-Vc ；
Vca=Vc-Va ； 其中，Vab> Vbc和Vea为所述三相输入线电压的数字量，Va、Vb和V。为所述三相输入相电压的数字量。
9.根据权利要求6所述的装置，其特征在于，所述第二处理模块，通过以下公式得到:
V=(Vab-Vca)/3 ；
V=(Vbc-Vab)/3;
V=(Vca-Vbc)/3; 其中，Va'、V/和V。'为消除输入谐波后的三相输入相电压的数字量。
10.根据权利要求6-9任一项所述的装置，其特征在于，所述装置还包括:可编程逻辑器件，所述可编程逻辑器件包括数字信号处理器DSP、 微控制单元MCU、复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA。
【文档编号】H02M1/12GK103618438SQ201310629424
【公开日】2014年3月5日 申请日期:2013年11月28日 优先权日:2013年11月28日
【发明者】高国振 申请人:北京鼎汉技术股份有限公司