无损耗单片集成电源选择电路的制作方法
【专利摘要】本发明公开一种无损耗单片集成电源选择电路，包括集成于单片的各功率管，各功率管的输入端分别与各供电电源连接，输出端同时与后续负载电路连接，控制端分别与电源选择控制逻辑电路连接，电源选择控制逻辑电路控制各路功率管中的一路功率管导通，其余功率管截止，由此选择与导通功率管输入端相连接的供电电源供电。本发明提高了芯片集成度，降低了生产成本，同时可以保证被选电源无损耗的传输至后续负载电路，降低了芯片功率损耗。当选择由片外电源供电时，能保证同时连接于芯片的电池被断开，避免电池的额外消耗。
【专利说明】无损耗单片集成电源选择电路
【技术领域】
[0001]本发明涉及集成电路的供电电源，尤其涉及对集成电路的非单一供电电源具备选择功能的电源选择电路，而且所述电源选择电路与所述集成电路集成于同一芯片中。
【背景技术】
[0002]集成电路芯片采用非单一电源供电时，一般可以用电池供电或片外电源供电，两者用电源选择电路进行选取。现有技术中采用外接二极管构成电源选择电路，其缺点是电源选择电路置于集成电路芯片外面，导致集成电路芯片集成度不高，而且当电池和片外电源同时接入集成电路芯片并由片外电源供电时，并不能保证优先选择片外电源而是继续选择电池供电，致使电池消耗快。
【发明内容】
[0003]本发明的主要目的是解决现有电源选择电路置于集成电路芯片外面致使芯片集成度不高、当由片外电源供电时不能保证电池同时被断开致使电池消耗快，以及电源选择电路存在自身功率损耗的技术问题，提供一种能与集成电路同时集成于单个芯片的无损耗单片集成电源选择电路，集成电路芯片用该电源选择电路优先选择片外电源供电，从而保证电池寿命，同时电源选择电路自身不存在功率损耗。
[0004]本发明的技术方案如下:
[0005]一种无损耗单片集成电源选择电路，包括集成于单片的多路功率管，所述各路功率管的输入端分别与各供电电源连接，各路功率管的输出端同时与后续负载电路连接，各路功率管的控制端分别与电源选择逻辑控制电路连接，所述电源选择逻辑控制电路控制各路功率管中的一路功率管导通，与此同时控制其余各路功率管截止，由此选择与所述导通功率管支路输入端相连接的供电电源供电。
[0006]其进一步的技术方案为:
[0007]包括两路功率管，每路功率管为两个串联的PMOS功率管，两路PMOS功率管的输入端端分别与电池及片外电源连接，两路PMOS功率管的输出端端同时与后续负载电路连接；两路PMOS功率管的栅端分别与电源选择逻辑控制电路连接，控制两路PMOS功率管中的一路导通，与此同时控制另一路PMOS功率管截止，由此选择与导通PMOS功率管输入端相连接的供电电源供电。
[0008]所述两路PMOS功率管的衬底连接方式为:与片外电源连接的功率管支路的两个PMOS功率管中，和片外电源直接相连的PMOS功率管的衬底连接至片外电源，和电源选择电路输出相连的PMOS功率管的衬底连接至电源选择电路的输出；与电池连接的功率管支路的两个PMOS功率管中，和电池直接相连的PMOS功率管的衬底连接至电池，和电源选择电路输出相连的PMOS功率管的衬底连接至电源选择电路的输出。
[0009]所述电源选择逻辑控制电路是由与非门以及非门组成的数字逻辑选择控制电路，所述与非门以及非门组成的数字逻辑选择电路的输入端以及电源由包括片外电源以及电池电源在内的两路备选输入电源提供，所述电源选择逻辑控制电路优先选择片外输入电源，当片外输入电源不存在时才选择电池输入电源。
[0010]以及，其进一步的技术方案为:
[0011]包括集成于单芯片的两路功率管，每路功率管由两个串联的PMOS功率管组成；片外电源功率管支路由第一功率管以及第二功率管组成，电池电源功率管支路由第三功率管以及第四功率管组成；第一功率管的源极和片外电源相连，漏极和第二功率管的源极相连，第二功率管的漏极连接至电源选择电路的输出VDDOUT ;第一功率管的衬底连接至片外电源，第二功率管的衬底连接至电源选择电路的输出VDDOUT ；
[0012]第四功率管的源极和电池相连，漏极和第三功率管的源极相连，第三功率管的漏极连接至电源选择电路的输出VDDOUT ;第四功率管的衬底连接至电池，第三功率管的衬底连接至电源选择电路的输出VDDOUT ；
[0013]电源选择控制逻辑电路由第一与非门、第二与非门、第三与非门、第一非门、第二非门以及第四与非门组成；第一与非门的电源连接至片外电源，两个输入中的一个连接至片外电源，另一个输入连接第二非门的输出，第一与非门的输出连接至第一功率管的栅极；第二与非门的电源连接至电源选择电路的输出VDD0UT，两个输入中的一个连接至片外电源，另外一个输入连接至第二非门的输出，第二与非门的输出连接至第二功率管的栅极；第三与非门的电源连接至电源选择电路的输出VDD0UT，两个输入中的一个连接至电池，另外一个输入连接至第四与非门的输出，第三与非门的输出连接至第三功率管的栅极；第一非门的电源连接至电池，输入连接至第四与非门的输出，第一非门的输出连接至第四功率管的栅极；第二非门的电源连接至片外电源，输入连接至第四与非门的输出，输入连接至第一与非门和第二与非门的输入；第四与非门的电源连接至电池，两个输入分别连接至片外电源和电池，输出连接至第二非门、第三与非门以及第一非门的输入。
[0014]本发明的有益技术效果是:
[0015]本发明采用两路与集成电路同时集成于单个芯片内的PMOS功率管及其电源选择逻辑控制电路，控制两路PMOS功率管的导通或截止，实现对与两路功率管相连接的供电电源的选择，由此提高了芯片集成度，减少了芯片外围连接器件的个数，降低了生产成本，更适合于工业化生产。同时可以保证被选电源无损耗的传输至后续负载电路，降低了芯片功率损耗。当选择由片外电源供电时，能保证同时连接于芯片的电池被断开，避免电池的额外消耗。
【专利附图】
【附图说明】
[0016]图1是本发明的典型应用框图。
[0017]图2是本发明实施例的电路连接图。
【具体实施方式】
[0018]下面结合附图对本发明的【具体实施方式】做进一步说明。
[0019]一、电路连接说明:
[0020]图1为本发明的典型应用框图，图2为本发明实施例的电路连接图。见图2，本发明包括集成于单芯片的两路功率管，每路功率管由两个串联的PMOS管组成。片外电源功率管支路由功率管7 (MO)以及功率管8 (Ml)组成，电池电源功率管支路由功率管9 (M2)以及功率管10 (M3)组成。其中功率管7 (MO)的源极和片外电源相连，漏极和功率管8 (MD的源极相连，功率管8 (Ml)的漏极连接至电源选择电路的输出VDDOUT。同时功率管7 (MO)的衬底连接至片外电源，功率管8 (MD的衬底连接至电源选择电路的输出VDDOUT。
[0021]与之类似的电池电源支路功率管中，功率管10 (M3)的源极和电池相连，漏极和功率管9 (M2)的源极相连，功率管9 (M2)的漏极连接至电源选择电路的输出VDDOUT。功率管10 (M3)的衬底连接至电池，功率管9 (M2)的衬底连接至电源选择电路的输出VDDOUT。
[0022]电源选择控制逻辑电路由与非门I (NAND0)、与非门2(NAND1)、与非门3(NAND2)、非门4 (INV1)、非门5 (INVO)以及与非门6 (NAND3)组成。其中与非门I (NANDO)的电源(图2中虚线，下同)连接至片外电源，两个输入中的一个连接至片外电源，另一个输入连接非门5 (INVO)的输出，与非门I (NANDO)的输出连接至功率管7 (MO)的栅极用来控制功率管7 (MO)的开关。与非门2 (NANDl)的电源连接至电源选择电路的输出VDD0UT，两个输入中的一个连接至片外电源，另外一个输入连接至非门5 (INVO)的输出，与非门2 (NANDl)的输出连接至功率管8 (Ml)的栅极，用来控制功率管8 (Ml)的开关。与非门3 (NAND2)的电源连接至电源选择电路的输出VDD0UT，两个输入中的一个连接至电池，另外一个输入连接至与非门6 (NAND3)的输出，与非门3 (NAND2)的输出连接至功率管9 (M2)的栅极，用来控制功率管9 (M2)的开关。非门4 (INVl)的电源连接至电池，输入连接至与非门6 (NAND3)的输出，非门4 (INVl)的输出连接至功率管10 (M3)的栅极，用来控制功率管10 (M3)的开关。非门5 (INVO)的电源连接至片外电源，输入连接至与非门6 (NAND3)的输出，输入连接至与非门I (NANDO)和与非门2 (NANDl)的输入。与非门6 (NAND3)的电源连接至电池，两个输入分别连接至片外电源和电池，输出连接至非门5 (INV0)、与非门3 (NAND2)以及非门4 (INVl)的输入。
[0023]本发明实施例中的版图设计及制作工艺按现有常规技术。
[0024]二、电路工作原理说明:
[0025]当芯片不存在电池供电以及片外电源时，芯片处于无电状态，本发明的无损耗电源选择电路不工作。
[0026]当芯片存在电池供电同时不存在片外电源供电时，与非门6 (NAND3)的电源为高，两个输入中电池输入为高，片外电源输入为低，因此与非门6 (NAND3)的输出为高。非门4(INVl)的电源为高，输入为高，因此非门4 (INVl)的输出为低，开启功率管10 (M3)，如果此时电源选择电路的输出因惯性为低，则与非门3 (NAND2)由于电源为低，因此输出也为低，从而开启功率管9 (M2)。由于功率管9 (M2)和功率管10 (M3)都为普通PMOS管，在开启状态下其漏源压降可以忽略，因此此时本发明的无损耗电源选择电路的输出VDDOUT等于电池电位。同时此时与非门3 (NAND2)的电源为高，两个输入都为高，因此其输出为低，保证了功率管9 (M2)的持续导通。同时非门5 (INVO)由于电源为低，因此输出也为低，而与非门2 (NANDl)的电源为高，两个输入都为低，因此输出为高，控制功率管8 (Ml)关闭，从而防止出现电池到VDDOUT再到片外电源的漏电通路。虽然此时与非门I (NANDO)由于电源为低从而输出为低而开启了功率管7 (MO)，也不存在电池到片外电源的漏电通路。
[0027]当芯片存在片外电源供电同时不存在电池供电的情况下，与非门6 (NAND3)由于电源为低，因此输出为低，从而非门5 (INVO)的输入为低，非门5 (INVO)的输出为高，则与非门I (NANDO)由于电源为高，两个输入都为高，因此与非门I (NANDO)的输出为低，从而控制功率管7 (MO)开启。如果此时电源选择电路的输出VDDOUT为低，则与非门2 (NANDl)的电源为低，与非门2 (NANDl)的输出也为低，从而开启功率管8 (Ml)。由于功率管7 (MO)和功率管8 (Ml)都为普通PMOS功率管，因此他们在开启状态下漏源压降可以忽略，此时本发明的无损耗电源选择电路的输出VDDOUT电位等于片外电源电位。此时与非门2(NAND1)的电源为高，两个输入都为高，因此输出为低，从而保证了功率管8 (Ml)的持续开启。此时与非门6 (NAND3)由于电源为低，因此输出为低。非门4 (INVl)由于电源以及输入为低，输出也为低。与非门3 (NAND2)由于两个输入都为低，电源为高，因此输出为高，从而关断功率管9 (M2)，也就不存在片外电源至电池的漏电通路。
[0028]当片外电源和电池供电全部存在时，与非门6 (NAND3)的电源和输入都为高，因此输出为低，非门4 (INVl)的输入为低，电源为高，因此输出为高，控制功率管10 (M3)关闭。非门5 (INVO)的电源为高，输入为低，因此输出为高，与非门I (NANDO)和与非门2 (NANDl)的电源以及输入都为高，因此输出都为低，从而控制功率管7 (MO)和功率管8 (Ml)开启，本发明的无损耗电源选择电路的输出VDDOUT电位等于片外电源电位。与非门3 (NAND2)的电源为高，两个输入中一个为高，一个为低，因此输出为高，控制功率管9 (M2)关闭。一方面彻底关闭电池通道，一方面也防止了片外电源至电池的漏电通道。
[0029]以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
【权利要求】
1.一种无损耗单片集成电源选择电路，其特征在于:包括集成于单片的多路功率管，所述各路功率管的输入端分别与各供电电源连接，各路功率管的输出端同时与后续负载电路连接，各路功率管的控制端分别与电源选择逻辑控制电路连接，所述电源选择逻辑控制电路控制各路功率管中的一路功率管导通，与此同时控制其余各路功率管截止，由此选择与所述导通功率管支路输入端相连接的供电电源供电。
2.根据权利要求1所述无损耗单片集成电源选择电路，其特征在于:包括两路功率管，每路功率管为两个串联的PMOS功率管，两路PMOS功率管的输入端端分别与电池及片外电源连接，两路PMOS功率管的输出端端同时与后续负载电路连接；两路PMOS功率管的栅端分别与电源选择逻辑控制电路连接，控制两路PMOS功率管中的一路导通，与此同时控制另一路PMOS功率管截止，由此选择与导通PMOS功率管输入端相连接的供电电源供电。
3.根据权利要求2所述无损耗单片集成电源选择电路，其特征在于:所述两路PMOS功率管的衬底连接方式为:与片外电源连接的功率管支路的两个PMOS功率管中，和片外电源直接相连的PMOS功率管的衬底连接至片外电源，和电源选择电路输出相连的PMOS功率管的衬底连接至电源选择电路的输出；与电池连接的功率管支路的两个PMOS功率管中，和电池直接相连的PMOS功率管的衬底连接至电池，和电源选择电路输出相连的PMOS功率管的衬底连接至电源选择电路的输出。
4.根据权利要求1所述无损耗单片集成电源选择电路，其特征在于:所述电源选择逻辑控制电路是由与非门以及非门组成的数字逻辑选择控制电路，所述与非门以及非门组成的数字逻辑选择电路的输入端以及电源由包括片外电源以及电池电源在内的两路备选输入电源提供，所述电源选择逻辑控制电路优先选择片外输入电源，当片外输入电源不存在时才选择电池输入电源。
5.根据权利要求1至4中任意一项所述无损耗单片集成电源选择电路，其特征在于，具体电路结构为: 包括集成于单芯片的两路`功率管，每路功率管由两个串联的PMOS功率管组成；片外电源功率管支路由第一功率管(MO)以及第二功率管(Ml)组成，电池电源功率管支路由第三功率管(M2)以及第四功率管(M3)组成；第一功率管(MO)的源极和片外电源相连，漏极和第二功率管(Ml)的源极相连，第二功率管(Ml)的漏极连接至电源选择电路的输出VDDOUT ;第一功率管(MO)的衬底连接至片外电源，第二功率管(Ml)的衬底连接至电源选择电路的输出 VDDOUT ； 第四功率管(M3)的源极和电池相连，漏极和第三功率管(M2)的源极相连，第三功率管(M2)的漏极连接至电源选择电路的输出VDDOUT ;第四功率管(M3)的衬底连接至电池，第三功率管(M2)的衬底连接至电源选择电路的输出VDDOUT ； 电源选择控制逻辑电路由第一与非门(NAND0)、第二与非门(NAND1)、第三与非门(NAND2)、第一非门(INV1)、第二非门(INVO)以及第四与非门(NAND3)组成；第一与非门(NANDO)的电源连接至片外电源，两个输入中的一个连接至片外电源，另一个输入连接第二非门(INVO)的输出，第一与非门(NANDO)的输出连接至第一功率管(MO)的栅极；第二与非门(NANDl)的电源连接至电源选择电路的输出VDD0UT，两个输入中的一个连接至片外电源，另外一个输入连接至第二非门(INVO)的输出，第二与非门(NANDl)的输出连接至第二功率管(Ml)的栅极；第三与非门(NAND2)的电源连接至电源选择电路的输出VDD0UT，两个输入中的一个连接至电池，另外一个输入连接至第四与非门(NAND3)的输出，第三与非门(NAND2)的输出连接至第三功率管(M2)的栅极；第一非门(INVl)的电源连接至电池，输入连接至第四与非门(NAND3)的输出，第一非门(INVl)的输出连接至第四功率管(M3)的栅极；第二非门(INVO)的电源连接至片外电源，输入连接至第四与非门(NAND3)的输出，输入连接至第一与非门(NANDO)和第二与非门(NANDl)的输入；第四与非门(NAND3)的电源连接至电池，两个输入分别连接至片外电源和电池，输出连接至第二非门(INV0)、第三与非门(NAND2)以及第一非门(INVl)的输`入。
【文档编号】H02J9/06GK103683481SQ201310736888
【公开日】2014年3月26日 申请日期:2013年12月27日 优先权日:2013年12月27日
【发明者】贾金辉, 杨林, 卢国云, 奚谷枫 申请人:无锡致新电子科技有限公司