一种准谐振反激式变换器及其控制器的制造方法
【专利摘要】本实用新型公开了一种用于准谐振反激式变换器的控制器，所述准谐振反激式变换器包括开关管以控制输入电压的供电，其特征在于，所述控制器包括：过零检测比较器，其检测所述准谐振反激式变换器在所述开关管关断后产生的振荡电压并在检测到所述振荡电压的谷底时产生谷底检测信号；谷底锁定逻辑电路，其连接至所述过零检测比较器的输出端以接收所述谷底检测信号，并对所述谷底检测信号进行谷底计数以在出现选定谷底时发出有效谷底信号；以及驱动脉冲产生模块，其耦合至所述谷底锁定逻辑电路的输出端并在所述有效谷底信号的指示下发出触发信号以导通所述开关管。
【专利说明】一种准谐振反激式变换器及其控制器
【技术领域】
[0001]本实用新型涉及电源管理电路中的准谐振(QR)技术，尤其涉及一种准谐振反激式变换器及其控制器。
【背景技术】
[0002]电源管理电路的应用非常广泛，绝大多数电源管理电路都需要内置或者外置MOSFET,通过检测流过MOSFET的电流值可以得到与该电流值相关的电压信号或者电流信号，然后根据该电压信号或者电流信号来控制该MOSFET的导通和关断。
[0003]准谐振(QR)反激式变换器应用非常广泛。这种架构的主要特征是能够实现零电压导通(ZVS)工作，可以有效降低开关损耗，同时帮助弱化电磁干扰(EMI)信号。图1A为准谐振反激式变换器10的原理图，其可包括电阻RP、变压器101、电感LP、开关管M1、电容器CP、二极管Dtl、输出电容器Cwt、以及控制器100。准谐振反激式变换器10与传统的反激式变换器的原理基本一样，区别在于开关管M1的导通时刻不一样。本领域技术人员可以明白，准谐振反激式变换器10可以采用其他合适的结构，而不限于图1A中所示的【具体实施方式】。以图1A为例，控制器100产生驱动信号Drv用于控制开关管M1的导通和关断，从而控制输入电压Vin的通断。当开关管M1导通时，输入电压Vin经由变压器101转换成输出电压Vwt，并在变压器101中储存能量。当开关管乂关断后，输入电压Vin不再向变压器101供电，变压器101中储存的能量继续提供输出电压V。#当变压器101的副边绕组中的能量释放完毕之后(即变压器101磁通完全复位之后)，在开关管M1的漏极出现正弦波振荡电压，其振荡频率由LP、Cp决定，衰减因子由Rp决定。对于传统的反激式变换器，其工作频率是固定的，因此开关管M1再次导通有可能出现在振荡电压的任何位置(包括峰顶和谷底)。而准谐振反激式变换器10增加了磁通复位检测功能(通常是由变压器101的辅助绕组来实现)，以便在检测到振荡电压达到最低点时导通开关管M1以实现零电压导通(或是低电压导通)，这将减少开关损耗，降低EMI噪声。
[0004]图1B为图1A中的开关管M1源漏两端电压Vds相对于时间T的波形图。开关管M1导通时电压Vds为0，开关管M1关断后电压Vds为高，而当变压器101的副边绕组中的能量释放完毕之后(即变压器磁通完全复位)，在开关管M1的漏极出现正弦波振荡电压，如图1B中所示的波谷和波峰。准谐振反激式变换器10具有磁通复位检测功能，以便在检测到振荡电压达到最低点时(例如，时间tl和t2)导通开关管M1以实现零电压导通，即谷底导通。
[0005]图1C为传统的准谐振反激式变换器的控制器100的架构图。控制器100可包括过零检测比较器103、定时器104、与门106、驱动脉冲产生模块107、以及驱动模块108。过零检测比较器103用于检测变压器101的磁通复位(DEM信号)从而在检测到振荡电压的谷底时输出谷底检测信号ZCD。定时器104用于频率限制，以在定时器时间内屏蔽谷底检测信号Z⑶，防止自激(free-running)频率超过上限。频率限制值通常固定为125kHz，即定时器时间8 μ S，从而使频率保持在CISPR-22EMI规范的150kHz起始点频率之下。只有当过零检测比较器103输出的谷底检测信号ZCD出现在定时器104的定时器时间之后，与门106才输出指示信号给驱动脉冲产生模块107。在一个实施例中，驱动脉冲产生模块107可以用RS触发器107来实现，驱动脉冲产生模块107在S端接收到指示信号的情况下发出触发信号，以使驱动模块108产生驱动信号Drv导通开关管乂。另一方面，驱动脉冲产生模块107在R端接收到有效PWM COMP信号的情况下(例如，在变压器101的输出电压/电流超过阈值时)使驱动模块108产生驱动信号Drv关断开关管Mp
[0006]在准谐振工作模式下，当过零检测比较器103检测到谷底并且定时器104结束计时，与门106输出指示信号给驱动脉冲产生模块107，其使驱动模块108发出驱动信号Drv导通开关管札。如果在定时器104的定时器时间(例如，8 μ s)时间窗口内出现谷底，则与门106不会翻转，从而不允许导通开关管M1，过零检测比较器103会继续检测后面的谷底。在低输入电压和高输出负载时，变压器101的去磁时间较长，会超过8 μ s,从而控制器100将在第一个谷底(其出现在定时器时间结束之后)导通开关管W。然而，随着功率需求降低，变压器101的去磁时间缩短，而当去磁时间缩短至低于8μ s时，频率就被钳位。在这种情况下，在定时器时间(例如，8 μ s)的时间窗口内检测到的谷底会被屏蔽，即开关管M1保持在关断状态，而控制器100将在超过8 μ s之后的谷底导通开关管Mp
[0007]图1D为包含图1C所示的控制器100的传统准谐振反激式变换器10的开关管M1源漏两端电压Vds的波形图。准谐振反激式变换器10的输出功率有可能使得逐周期能量平衡所需的开关管M1导通时间降到两个邻近谷底之间，例如在一个开关周期内检测到第一个谷底的时间刚好超过8 μ s屏蔽时间，则控制器100在第一个谷底导通开关管M1 (例如，时间tl、t3);几个周期后，跟随的周期中的第一个谷底落在8μ s屏蔽时间内而被忽略，控制器100则在之后的第二个谷底导通开关管M1 (例如，时间t2、t4)。这样控制器100将以大小不等的开关周期工作，较长的开关周期会被较短的开关周期补偿，反之亦然。这就是所谓的谷底跳频，谷底跳频现象使开关频率产生很大变化，这变化会被大峰值电流跳变补偿，而电流跳变导致变压器101中产生可听噪声。
实用新型内容
[0008]针对现有技术中存在谷底跳频现象的技术问题，本实用新型提供了一种准谐振反激式变换器及其控制器，能有效地减少或避免谷底跳频现象。
[0009]在一个实施例中，提供了一种用于准谐振反激式变换器的控制器，所述准谐振反激式变换器包括开关管以控制输入电压的供电，所述控制器包括:过零检测比较器，其检测所述准谐振反激式变换器在所述开关管关断后产生的振荡电压并在检测到所述振荡电压的谷底时产生谷底检测信号；谷底锁定逻辑电路，其连接至所述过零检测比较器的输出端以接收所述谷底检测信号，并对所述谷底检测信号进行谷底计数以在出现选定谷底时发出有效谷底信号；以及驱动脉冲产生模块，其耦合至所述谷底锁定逻辑电路的输出端并在所述有效谷底信号的指示下发出触发信号以导通所述开关管。
[0010]在一个实施例中，所述控制器还包括:定时器，其对用于最高频率限制的时间周期进行计时并在所述时间周期到期后输出允许信号；门电路，其连接至所述谷底锁定逻辑电路和所述定时器，并在接收到所述谷底锁定逻辑电路发出的有效谷底信号和所述定时器输出的允许信号时输出指示信号，所述驱动脉冲产生模块响应于接收到所述指示信号而发出所述触发信号；以及驱动模块，其连接至所述驱动脉冲产生模块的输出端以接收所述驱动脉冲产生模块发出的触发信号并产生驱动信号以导通所述开关管。
[0011]在一个实施例中，所述谷底锁定逻辑电路包括:谷底计数逻辑电路，其连接至所述过零检测比较器以接收所述谷底检测信号并对所述谷底检测信号在每个开关周期内的谷底进行计数以输出指示一个选定谷底的谷底锁定信号；以及谷底屏蔽逻辑电路，其连接至所述过零检测比较器和所述谷底计数逻辑电路以接收所述谷底检测信号以及所述谷底锁定信号，并在检测到所述谷底检测信号中的所述选定谷底时发出所述有效谷底信号。
[0012]在一个实施例中，所述谷底锁定逻辑电路还包括:谷底计数重置逻辑电路，其连接至所述谷底屏蔽逻辑电路的输出端并在所述谷底屏蔽逻辑电路在一个开关周期内没有输出有效谷底信号时提供重置信号给所述谷底计数逻辑电路以重新选择一个新的选定谷底。
[0013]在一个实施例中，所述谷底锁定逻辑电路还包括:谷底计数重置逻辑电路，其连接至所述谷底屏蔽逻辑电路的输出端并在所述谷底屏蔽逻辑电路在一个开关周期内没有输出有效谷底信号时提供重置信号给所述谷底计数逻辑电路以使所述谷底计数逻辑电路选择所述选定谷底的前一个谷底作为新的选定谷底。
[0014]在一个实施例中，所述门电路是与门，其在接收到所述有效谷底信号和所述允许信号两者时输出所述指示信号。
[0015]在一个实施例中，所述驱动脉冲产生模块是RS触发器。
[0016]在一个实施例中，所述RS触发器的一个输入端连接至所述门电路的输出端以及最低限制频率两者，并在接收到所述门电路的所述指示信号或者所述最低限制频率时导通所述开关管。
[0017]在一个实施例中，所述RS触发器的另一个输入端接收指示所述准谐振反激式变换器的输出电压/电流是否超过阈值的脉冲调制信号，并且所述RS触发器在接收到指示所述准谐振反激式变换器的输出电压/电流超过阈值的脉冲调制信号时关断所述开关管。
[0018]在一个实施例中，所述选定谷底是一个开关周期内的第N个谷底，其中N为正整数。
[0019]在一个实施例中，提供了 一种准谐振反激式变换器，其包括如上所述的控制器。
[0020]在一个实施例中，所述准谐振反激式变换器还包括:变压器，其将输入电压转换成输出电压，并且所述开关管耦合至所述变压器以控制所述输入电压至所述变压器的供电。
[0021]在一个实施例中，所述变压器包括:辅助绕组，所述过零检测比较器连接至所述辅助绕组以检测所述辅助绕组上的所述振荡电压并在检测到所述振荡电压的谷底时产生谷底检测信号。
[0022]本实用新型解决了现有技术的不足，提供了一种带谷底锁定功能的准谐振反激式变换器。通过增加谷底锁定的功能，一旦控制器选定在某个谷底导通开关管M1，就能保持锁定在这个谷底导通开关管W。而当输出功率大幅变化时，例如功率增加到无法检测到这个谷底时，控制器会受最低限制频率的控制，导通开关管M1,并在下个周期重新选择并锁定在前一个谷底导通开关管M1 ;或者功率减小到使这个谷底落在屏蔽时间内时，会选择并锁定在下一个谷底。由于基本上锁定在固定的谷底导通开关管M1，不会再出现谷底跳频的现象，避免了谷底跳频时的可听噪声。
【专利附图】
【附图说明】[0023]图1A为准谐振反激式变换器的原理图。
[0024]图1B为准谐振反激式变换器中的开关管源漏两端电压的波形图。
[0025]图1C为传统的准谐振反激式变换器的控制器的内部架构图。
[0026]图1D为传统的准谐振反激式变换器的开关管源漏两端电压的波形图。
[0027]图2A为根据本实用新型一实施例的准谐振反激式变换器的控制器的内部架构图。
[0028]图2B为根据本实用新型一实施例的谷底锁定逻辑电路的具体实现示意图。
[0029]图2C为根据本实用新型一实施例的准谐振反激式变换器的开关管源漏两端电压的波形图。
[0030]图3为根据本实用新型一实施例的控制锁定第3个谷底的谷底锁定逻辑电路的具体实现示意图。
【具体实施方式】
[0031 ] 下面结合具体实施例和附图对本实用新型作进一步说明，但不应以此限制本实用新型的保护范围。为便于理解，以增加了谷底锁定逻辑的准谐振技术在准谐振控制中的具体实现及应用进行分析。
[0032]图2A为根据本实用新型一实施例的准谐振反激式变换器的控制器200的内部架构图。控制器200可以应用于如图1A中所示的准谐振反激式变换器并取代图1A中所示的控制器100。本领域技术人员可以理解，控制器200可应用于其他形式的准谐振反激式变换器，而不限于图1A中所示的【具体实施方式】。为便于理解，以下将结合图1A和图2A进行描述。
[0033]控制器200可包括过零检测比较器203、谷底锁定逻辑电路500、定时器204、门电路206、驱动脉冲产生模块207、以及驱动模块208。过零检测比较器203用于检测准谐振反激式变换器10在开关管M1关断后产生的振荡电压并在检测到振荡电压的谷底时产生谷底检测信号ZCD。过零检测比较器203可将(例如，其负输入端接收的)振荡电压与(例如，其正输入端接收的)阈值信号作比较，并在振荡电压低于该阈值信号时产生谷底检测信号Z⑶。例如，过零检测比较器203可检测变压器101的磁通复位(DEM信号，例如其可以是变压器101的辅助绕组上的电压/电流信号)从而在检测到振荡电压的谷底时输出谷底检测信号ZCD (例如，高电平窄脉冲)。谷底锁定逻辑电路500对谷底检测信号ZCD进行谷底计数并锁定至选定谷底(例如，第N个谷底，N可为正整数)，且在出现该选定谷底时发出有效谷底信号ACT (即，除了该选定谷底之外的其他谷底被屏蔽)。
[0034]在一个实施例中，该有效谷底信号ACT经由驱动脉冲产生模块207使驱动模块208发出驱动信号Drv导通开关管乂。在如图2A中所示的另一个实施例中，谷底锁定逻辑电路500和定时器204连接至门电路206的输入端，而门电路206的输出端连接至驱动脉冲产生模块207。定时器204对用于最高频率限制的时间周期(即定时器时间)进行计时并在该时间周期到期后输出允许信号给门电路206。即，在定时器时间内，门电路206屏蔽有效谷底信号ACT，从而防止自激(free-running)频率超过上限。最高频率限制值通常固定为125kHz，相应的定时器时间可设定时间为8 μ S，但本实用新型不限于此并且可按需适用其他最高频率限制。只有当谷底锁定逻辑电路500输出的有效谷底信号ACT出现在定时器204的定时器时间之后(定时器204输出允许信号给门电路206之后)，门电路206才输出指示信号给驱动脉冲产生模块207。例如，门电路206可以是与门，其在两个输入端皆为有效信号时才输出所述指示信号。在其他实现中，门电路206可以用其他的逻辑门来实现。
[0035]驱动脉冲产生模块207可以用RS触发器207或其他触发逻辑电路来实现，驱动脉冲产生模块207在S端接收到来自门电路206指示信号的情况下发出触发信号给驱动模块208，驱动模块208进而产生驱动信号Drv以导通开关管Mp此外，驱动脉冲产生模块207还在R端接收指示准谐振反激式变换器10的输出电压/电流是否超过阈值的脉冲调制信号(PWM COMP),并在接收到指示准谐振反激式变换器10的输出电压/电流超过阈值的脉冲调制信号(例如，高电平有效PWM COMP)时发出触发信号给驱动模块208，驱动模块208进而产生驱动信号Drv以关断开关管Miq
[0036]一旦谷底锁定逻辑电路500选定在某个谷底导通开关管M1,则谷底锁定逻辑电路500保持锁定在这个选定谷底，并在每个开关周期中检测到这个选定谷底时发出有效谷底信号ACT以导通开关管Mp当输出功率大幅变化，例如在高输出负载时变压器101的去磁时间较长(功率增加)使得无法检测到这个选定谷底时、或者在低输出负载时变压器101的去磁时间较短(功率减小)使得这个选定谷底落在定时器204的屏蔽时间内时，谷底锁定逻辑电路500不会输出有效谷底信号ACT，那么驱动脉冲产生模块207会受最低限制频率flOTt的控制。例如，驱动脉冲产生模块207可以是RS触发器，该RS触发器的一个输入端(例如，S输入端)连接至门电路206的输出端以及最低限制频率flOTt两者，从而当在一个开关周期内没有接收到来自门电路206的指示信号时按照最低限制频率flOT来导通开关管M1，此时控制器200工作在固定的最低限制频率flOT。如果发生这种情况，谷底锁定逻辑电路500将在下个周期重新选择要锁定的谷底。例如，如果功率增加到无法检测到这个选定谷底时，则谷底锁定逻辑电路500可选择锁定在前一个谷底导通开关管M1 ;如果功率减小到这个选定谷底落在定时器204的屏蔽时间内时，则谷底锁定逻辑电路500选择锁定在下一个谷底导通开关管Mp
[0037]图2A所示的准谐`振反激式变换器的控制器200相比图1B增加了谷底锁定逻辑电路500，由于其基本上锁定在固定的谷底导通开关管M1，减少或消除了出现谷底跳频的现象，有效地避免了谷底跳频时的可听噪声。
[0038]图2B为根据本实用新型一实施例的谷底锁定逻辑电路500的具体实现示意图，其包括谷底计数逻辑电路501、谷底屏蔽逻辑电路502、以及谷底计数重置逻辑电路503。谷底计数逻辑电路501接收由过零检测比较器203输出的谷底检测信号ZCD(例如，其高电平窄脉冲表示振荡电压出现谷底)，并对谷底检测信号ZCD在每个开关周期内的高电平窄脉冲进行计数，判断每个开关周期内检测到谷底的个数并选择在第几个谷底(例如，第N个谷底)导通开关管W。谷底计数逻辑电路501输出谷底锁定信号Kim至谷底屏蔽逻辑电路502，以指示锁定在第N个谷底导通开关管Mp应注意，一旦谷底计数逻辑电路501选择了要锁定的选定谷底，谷底计数逻辑电路501输出的谷底锁定信号IV1在后续开关周期中锁定为所确定的选定谷底，直至该选定谷底无效而需要重置。
[0039]谷底屏蔽逻辑电路502接收谷底计数逻辑电路501输出的谷底锁定信号K1^1以及来自过零检测比较器203的谷底检测信号ZCD，并且当检测到谷底检测信号ZCD中的该选定谷底(例如，第N个谷底)时输出有效谷底信号ACT，而该选定谷底之前和之后出现的谷底被忽略(屏蔽)。即，谷底计数逻辑电路501输出的谷底锁定信号IV1使得谷底屏蔽逻辑电路502将输入的谷底检测信号ZCD的前N-1个高电平窄脉冲屏蔽，只在第N个窄脉冲控制信号的触发下发出有效谷底信号ACT以控制开关管M1导通，实现控制器500锁定在第N个谷底导通。
[0040]谷底计数重置逻辑电路503检测谷底屏蔽逻辑电路502最终输出的有效谷底信号ACT。当谷底计数逻辑电路501选定在第N个谷底导通时，如果输出功率增加，使得在固定的开关周期内没有第N个谷底，而之前的N-1个谷底又被屏蔽，则谷底屏蔽逻辑电路502在这个开关周期内不会输出有效谷底信号ACT，即谷底屏蔽逻辑电路502的输出维持低电平“0”，则此开关周期内会出现没有谷底导通的情况。另外，如果输出功率减小，使得有效谷底信号ACT落在最高频率限制的时间周期(即定时器204的定时器时间)之内时，该有效谷底信号ACT也会被门电路206屏蔽，则此开关周期内也会出现没有谷底导通的情况。如上所述，在没有谷底导通的情况下，驱动脉冲产生模块207会按照最低限制频率flOTt来导通开关管M1，因此不会影响控制器500的操作。此外，如果谷底计数重置逻辑电路503在一个开关周期内没有检测到有效谷底信号ACT，则输出重置信号Reset给谷底计数逻辑电路501使其重新选择一个新的选定谷底(例如，第N-1个谷底)并锁定在该新的谷底导通开关管Mp进一步地，当谷底检测信号ZCD中的选定谷底落在最高频率限制的时间周期之内时，谷底计数逻辑电路501重新选择该选定谷底的后一个谷底作为新的选定谷底。
[0041]图2C为根据本实用新型一实施例的准谐振反激式变换器的开关管M1源漏两端电压Vds的波形图。如图所示，该准谐振反激式变换器的控制器锁定在第二个谷底导通开关管M1，从而避免了谷底跳变。
[0042]图3为根据本实用新型一实施例的控制锁定第3个谷底的谷底锁定逻辑电路500的具体实现示意图。
[0043]谷底计数逻辑电路501接收由过零检测比较器203输出的谷底检测信号ZCD并选择在第几个谷底(例如，第N个谷底)导通开关管M10谷底计数逻辑电路501输出谷底锁定信号IV1至谷底屏蔽逻辑电路502，以指示锁定在第N个谷底导通开关管乂。当输出功率较高时，变压器101退磁时间较长，谷底计数逻辑电路501基本选定在第一个谷底导通开关管M1，则该周期内检测到谷底的个数为I个，该逻辑输出Kl为低电平“0”，K2为低电平“O”。当输出功率降低时，变压器101的退磁时间变短，而当去磁时间缩短至低于8μ s时，频率就被钳位。在这种情况下，8 μ s时间窗口内检测到的谷底会被屏蔽，使开关管M1保持在阻断状态，因此谷底计数逻辑电路501将选择在第二个谷底(其超过8 μ s)导通开关管Mp —旦谷底计数逻辑电路501选定在第二个谷底导通开关管M1，则该周期内检测到的谷底个数为2个，逻辑输出Kl为高电平“1”，K2为低电平“0”，并将输出Kl锁定在高电平“I”。当输出功率继续降低时，第二个谷底也会被8μ s的屏蔽时间屏蔽，则谷底计数逻辑电路501将在第三个谷底(其超过8 μ s)导通开关管M1, —旦谷底计数逻辑电路501选定在第三个谷底导通开关管札，则该周期内检测到的谷底个数为3个，该逻辑输出Kl为低电平“0”，Κ2为高电平“I ”，并将输出Κ2锁定在高电平“I”。当第三个谷底被8μ s的屏蔽时间屏蔽则谷底计数逻辑电路501将在超过Sys的谷底导通开关管M1，后面的谷底导通可以不再进行锁定控制。
[0044]谷底屏蔽逻辑电路502接收谷底计数逻辑电路501输出的谷底锁定信号Κ1、Κ2以及来自过零检测比较器203的谷底检测信号ZCD，并且当检测到谷底检测信号中的该选定谷底(例如，第N个谷底)时输出有效谷底信号ACT，而该选定谷底之前和之后出现的谷底被忽略(屏蔽)。当Kl为“O”且K2为“O”时，即在第一个谷底进行导通，则谷底屏蔽逻辑电路502不对输入的谷底检测信号ZCD进行屏蔽处理，其输出的有效谷底信号ACT与输入的谷底检测信号Z⑶相同。当Kl为“I”且K2为“O”时，谷底屏蔽逻辑电路502会将输入的谷底检测信号ZCD的第一个窄脉冲屏蔽，即输出的有效谷底信号ACT只在第2个谷底时输出高电平窄脉冲信号，控制开关管M1导通。当Kl为“O”且K2为“I”时，谷底屏蔽逻辑电路502会将输入的谷底检测信号ZCD的前两个窄脉冲屏蔽，即输出的有效谷底信号ACT只在第三个谷底时输出高电平窄脉冲信号，控制开关管M1导通。
[0045]谷底计数重置逻辑电路503检测谷底屏蔽逻辑电路502最终输出的有效谷底信号ACT。当谷底计数逻辑电路501选定在第三个谷底导通时，此时Kl锁定为“O”且K2锁定为“1”，如果输出功率增加，在固定的开关周期内没有检测到第三个谷底，而之前的两个谷底又被屏蔽，则在这个开关周期内不会输出有效谷底信号ACT，即谷底屏蔽逻辑电路502的输出维持低电平“0”，则此开关周期内会出现没有谷底导通的情况。谷底计数重置逻辑电路503检测到在一个开关周期内没有谷底导通，则输出重置信号Reset给谷底计数逻辑电路501使其重置Kl为“I”且K2为“0”，即在第二个谷底进行导通。
[0046]当谷底计数逻辑电路501选定在第二个谷底导通时，此时Kl锁定为“I”且K2锁定为“0”，如果输出功率增加，在固定的开关周期内没有检测到第二个谷底，而之前的一个谷底又被屏蔽，则在这个开关周期内不会输出有效谷底信号ACT，即谷底屏蔽逻辑电路502的输出维持低电平“0”，则此开关周期内会出现没有谷底导通的情况。谷底计数重置逻辑电路503检测到在一个开关周期内没有谷底导通，则输出重置信号Reset给谷底计数逻辑电路501使其重置Kl为“O”且K2为“0”，即在第一个谷底进行导通。
[0047]如上所述，在本实用新型中，谷底锁定逻辑电路500通过对谷底检测信号ZCD进行谷底计数并选定在N个谷底导通开关管M1,同时保持锁定在第N个谷底导通开关管M1，有效地减少或避免了谷底跳频。当输出功率大幅变化，例如当功率增加到无法检测到这个谷底时，会重新选择并锁定在第N-1个谷底导通开关管M1 ;或者当功率减小到这个谷底落在屏蔽时间内时，会选择并锁定在第N+1个谷底导通开关管M10这样控制器500在不同的输出功率条件下，都可以锁定在固定的某个谷底导通开关管M1，不会再出现谷底跳频的现象，避免了谷底跳频时的可听噪声。例如，谷底锁定逻辑电路500—般可以锁定在第二个谷底(或者第三个谷底)导通开关管M1，直到输出功率大幅变化。实际上，可以锁定的谷底的个数越多，逻辑越复杂，当出现更多的谷底时，此时输出功率已经降低，峰值电流相对变小，虽然会出现谷底跳频，但此时可听的噪声已经很小可以忽略，因此通常只控制锁定前3个谷底或者前4个谷底。
[0048]上面结合附图对本实用新型的实施例进行了描述，但是本实用新型并不局限于上述的【具体实施方式】，上述的【具体实施方式】仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实用新型的启示下，在不脱离本实用新型宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本实用新型的保护范围之内。
【权利要求】
1.一种用于准谐振反激式变换器的控制器，所述准谐振反激式变换器包括开关管以控制输入电压的供电，其特征在于，所述控制器包括: 过零检测比较器，其检测所述准谐振反激式变换器在所述开关管关断后产生的振荡电压并在检测到所述振荡电压的谷底时产生谷底检测信号； 谷底锁定逻辑电路，其连接至所述过零检测比较器的输出端以接收所述谷底检测信号，并对所述谷底检测信号进行谷底计数以在出现选定谷底时发出有效谷底信号；以及 驱动脉冲产生模块，其耦合至所述谷底锁定逻辑电路的输出端并在所述有效谷底信号的指示下发出触发信号以导通所述开关管。
2.如权利要求1所述的用于准谐振反激式变换器的控制器，其特征在于，所述控制器还包括: 定时器，其对用于最高频率限制的时间周期进行计时并在所述时间周期到期后输出允许信号； 门电路，其连接至所述谷底锁定逻辑电路和所述定时器，并在接收到所述谷底锁定逻辑电路发出的有效谷底信号和所述定时器输出的允许信号时输出指示信号，所述驱动脉冲产生模块响应于接收到所述指示信号而发出所述触发信号；以及 驱动模块，其连接至所述驱动脉冲产生模块的输出端以接收所述驱动脉冲产生模块发出的触发信号并产生驱动信号以导通所述开关管。
3.如权利要求1所述的用于准谐振反激式变换器的控制器，其特征在于，所述谷底锁定逻辑电路包括:· 谷底计数逻辑电路，其连接至所述过零检测比较器以接收所述谷底检测信号并对所述谷底检测信号在每个开关周期内的谷底进行计数以输出指示一个选定谷底的谷底锁定信号；以及 谷底屏蔽逻辑电路，其连接至所述过零检测比较器和所述谷底计数逻辑电路以接收所述谷底检测信号以及所述谷底锁定信号，并在检测到所述谷底检测信号中的所述选定谷底时发出所述有效谷底信号。
4.如权利要求3所述的用于准谐振反激式变换器的控制器，其特征在于，所述谷底锁定逻辑电路还包括: 谷底计数重置逻辑电路，其连接至所述谷底屏蔽逻辑电路的输出端并在所述谷底屏蔽逻辑电路在一个开关周期内没有输出有效谷底信号时提供重置信号给所述谷底计数逻辑电路以重新选择一个新的选定谷底。
5.如权利要求3所述的用于准谐振反激式变换器的控制器，其特征在于，所述谷底锁定逻辑电路还包括: 谷底计数重置逻辑电路，其连接至所述谷底屏蔽逻辑电路的输出端并在所述谷底屏蔽逻辑电路在一个开关周期内没有输出有效谷底信号时提供重置信号给所述谷底计数逻辑电路以使所述谷底计数逻辑电路选择所述选定谷底的前一个谷底作为新的选定谷底。
6.如权利要求2所述的用于准谐振反激式变换器的控制器，其特征在于，所述门电路是与门，其在接收到所述有效谷底信号和所述允许信号两者时输出所述指示信号。
7.如权利要求2所述的用于准谐振反激式变换器的控制器，其特征在于，所述驱动脉冲产生模块是RS触发器。
8.如权利要求7所述的用于准谐振反激式变换器的控制器，其特征在于，所述RS触发器的一个输入端连接至所述门电路的输出端以及最低限制频率两者，并在接收到所述门电路的所述指示信号或者所述最低限制频率时导通所述开关管。
9.如权利要求8所述的用于准谐振反激式变换器的控制器，其特征在于，所述RS触发器的另一个输入端接收指示所述准谐振反激式变换器的输出电压/电流是否超过阈值的脉冲调制信号，并且所述RS触发器在接收到指示所述准谐振反激式变换器的输出电压/电流超过阈值的脉冲调制信号时关断所述开关管。
10.如权利要求1所述的用于准谐振反激式变换器的控制器，其特征在于，所述选定谷底是一个开关周期内的第N个谷底，其中N为正整数。
11.一种准谐振反激式变换器，其特征在于，包括如权利要求1-10中任一项所述的控制器。
12.如权利要求11所述的准谐振反激式变换器，其特征在于，还包括: 变压器，其将输入电压转换成输出电压，并且所述开关管耦合至所述变压器以控制所述输入电压至所述变压器的供电。
13.如权利要求12所述的准谐振反激式变换器，其特征在于，所述变压器包括: 辅助绕组，所述过零检测比较器连接至所述辅助绕组以检测所述辅助绕组上的所述振荡电压并在检测到所述振荡 电压的谷底时产生谷底检测信号。
【文档编号】H02M1/44GK203645536SQ201320892170
【公开日】2014年6月11日 申请日期:2013年12月30日 优先权日:2013年12月30日
【发明者】高阳 申请人:杭州士兰微电子股份有限公司