基于共振的单个电感器输出驱动的dc-dc转换器及方法
【专利摘要】本发明涉及一种基于共振的单个电感器输出驱动的DC-DC转换器及方法。用于将DC输入电压转换成输出导体(9)上的第一DC输出电压(VOUT1)的基于共振的DC-DC转换器包含：电感器(L)，其具有连接到DC输入电压(VIN)的源(2)的第一端子及耦合到第一导体(4)的第二端子；以及电容器(CRES)，其具有耦合到所述第一导体的第一端子。第一开关(SW1)耦合于共振导体与所述输出导体之间以在第一阶段(阶段1)期间将电感器电流(IL)传导到所述输出导体中。第二开关(SW2)耦合于所述电容器的第二端子与所述输出导体之间以在第二阶段(阶段2)期间将电感器电流经由所述电容器传导到所述输出导体(9)中。第三开关(SW3)耦合于所述电容器的所述第二端子(31)与第一参考电压(GND)之间以在第三阶段(阶段3)期间将电感器电流从所述第一参考电压的源经由所述电容器传导到所述输入电压(VIN)。
【专利说明】基于共振的单个电感器输出驱动的DC-DC转换器及方法
[0001]本申请案主张由兰吉特库马尔达什(Ranjit Kumar Dash)及基斯E.昆兹(KeithE.Kunz)于2013年2月21日提出申请的、标题为“基于共振的单个电感器输出驱动的DC-DC转换器及方法(Resonance-B ased Single Inductor Output Driven DC-DC Converter andMethod) ”的先前所申请同在申请中的第61/767，474号美国临时申请案的权益，且所述美国临时申请案以引用的方式并入本文中。
【技术领域】
[0002]本发明一股来说涉及DC-DC转换器，且更明确地说，涉及实质上增加转换效率且减小SIMO (单电感器多输出)DC-DC转换器的成本的电路及方法。
【背景技术】
[0003]应理解，DC-DC转换器技术已相对缓慢地得到改进，但单个集成电路芯片上的大功率计算装置的出现及对减小其电力消耗(尤其在移动装置中)的需要已导致对用以将相对高电力供应器电压范围提供给芯片的各种较快较高性能部分且将相对低电力供应器电压范围提供给芯片的各种较慢较低性能部分的多个芯片上电源的需要。举例来说，芯片的一部分中的电路可需要非常快地操作，且此可通过增加用于芯片的所述部分的电力供应器电压而使电力供应器电压在芯片的较慢部分上非常低而实现。遗憾地，添加大数目个DC-DC转换器来提供芯 片的各种部分中的不同电力供应器电压通常是不实际的，这是因为此需要添加对应数目个外部电感器及电容器以及相关联封装引线，此是非常昂贵的。
[0004]因此，且如目前最先进的实际问题，由于每一 DC-DC电压转换器所需的外部电感器的高成本，因此在相对大芯片上一股仅提供七个或八个单独电力供应器电压，且在相对小芯片上仅提供一个或两个单独电力供应器电压电路。尽管使用需要许多可个别控制的DC-DC转换器的较大且较复杂高性能集成电路的成本非常高，但如果DC-DC转换器电路的能量效率可实质上得到改进，那么整个芯片上系统的功率效率可对应地得到改进。
[0005]实现此目标的一种方法一直是提供仅需要一个外部电感器的SMO(单输入多输出)DC-DC转换器，但不过，可通过“共享”单个电感器而提供多个可个别控制的电力供应器电压。遗憾地，目前可获得的最优SIMO DC-DC转换器具有若干个缺陷，包含与使用相等数目个SISO (单输入单输出)DC-DC转换器相比，较低的功率效率及较高的成本。此是由于与共享在若干个输出当中的单个输出处产生的电力供应器能量相关联的各种复杂问题所导致。
[0006]参考“现有技术”图1A，现有SMO(单电感器多输出)DC_DC转换器I的简化示意图包含接收输入电压Vin的输入开关电路3A、3B,所述输入电压Vin通常是电池的输出。输入开关3A连接于Vin与导体4之间，导体4连接到电感器L的一个端子。电感器L通常是外部功率电感器。而且，输入开关3B连接于导体4与接地之间。电感器L的另一端子连接到的多个输出开关6_1、6_2、…、6-N中的每一者的一个端子。输出开关6_1、6_2、…、6-N的其它端子分别在负载电容Cu、2、..、N中的每一者的一个端子上产生输出电压VoUT12、..、5。负载电容Cu、2、...、N中的每一者的另一端子连接到接地。[0007]图1B展示保持大量电荷的表示图1A的电池2的大“电荷库”2的示意图。库2下面是表示图1A中的电感器L的相对大“存储桶”7。存储桶7经由控制阀S用电荷精确地填满。存储桶7接着按元件符号7-1、2、…、N所指示顺序地通过分别表示输出电容器Cu、
2、...、N的各种较小存储桶以精确地填充较小存储桶Cu、2、...、N中的每一者。然而，如果存储桶7过填充(即，电感器L过充电)，那么存在能量的损失或浪费。否则，如果存储桶7欠填充(即，电感器L欠充电)，那么输出存储桶CU、2、..、N中的至少一者将不能接收足够电荷。将电感器欠填充或欠充电且在给定循环期间不能将足够电荷供应到输出中的每一者的现象称作“交叉调节”，且此是SIMO的基本问题。(交叉调节定义为由一个输出的电压或电流的改变导致的另一输出的输出电压的改变。术语“负载调节”是指由于递送到连接到一输出的负载或由连接到一输出的负载汲取的负载电流的改变所致的所述输出的改变。)负载调节问题可妨碍输出电力供应器电压Vqutk2、...、5中的至少一些输出电力供应器电压的准确电压调节。从图1B中的存储桶7延伸的平行水平虚线表示电感器L的有意过充电或欠充电量以确保存在用于所有存储桶或输出电容器7-1、7-2、…、7-N的足够电荷/电流。
[0008]当电感器L “过充电”时，现有SMO DC-DC转换器具有比SISO DC-DC转换器低的功率效率。SMO转换器具有比SISO转换器低的功率效率的原因有若干种。一种原因是电荷从单个电感器共享到多个输出，其中单个电感器可是过充电或欠充电的。SIMO转换器需要处理来自单个电感器的电荷/电流的共享且此减小DC-DC转换器效率。现有SMO DC-DC转换器的另一问题是其包含固有地减小功率效率的额外输入开关，这是因为每一输入开关串联耦合于所述输入与SMO DC-DC转换器的输出中的分别多个输出之间。此增添每一输出开关晶体管的导电功率损失及切换功率损失两者，且还增加由于操作各种开关晶体管所致的EMI (电磁干扰)。
[0009]现有技术图2是配置为降压转换器的SMO DC-DC转换器10的框图，如管建伟(Chien-Wei Kuan)及林鸿 志(Hung-Chih Lin)的文章“在 65nm CMOS 中递送 1.2ff/mm2 的近独立调节的5输出单电感器DC-DC降压转换器(Near-1ndependently Regulated5_0utputSingle-1nductor DC-DC Buck Converter Deliveringl.2ff/mm2in 65nm CMOS) ”(274-276 页，2012IEEE国际固态电路研讨会/会议16/切换功率控制技术)中所展示。此SMO DC-DC转换器通常指示目前最先进的SMO DC-DC转换器。在图2中，SMO DC-DC转换器10包含由导体2A耦合的输入开关电路以接收电池电压％?。输入切换电路包含其漏极由导体4耦合到外部电感器L的P沟道输入晶体管MP及N沟道输入开关晶体管MN。SMO DC-DC转换器10还包含自适应能量回收控制电路11、控制电路14、包含输出晶体管MS1、2、…、5的输出开关电路6及电流感测电路12。可个别控制的DC输出电压Votitk2、...、5产生于5个单独电容性负载(其各自建模为与电流源并联的电容器)上。
[0010]自适应能量回收电路11包含其源极连接到Vbat及输入晶体管MP的源极的P沟道晶体管MDR。输入晶体管MP及MN的漏极由导体连接到外部电感器L的一个端子，所述外部电感器L的另一端子由导体5连接到输出开关晶体管MS1、2、…、5的源极及电流感测电路12的输入。晶体管MDR的漏极连接到导体5。开关晶体管MDR提供从接地到供应Vin的电池(未展示)的路径，经由该路径，电感器L中的任何过度电荷/电流往回返回到电池。切换晶体管MDR允许电感器L中的过充电电流几乎无损失地返回到电池。图2中的开关晶体管MDR还允许电感器L的有意过充电，使得额外负载电流可用于供应到负载(包含电容器cu、2、...、5及电流源Ickk2、...、5)中需要额外负载电流的任何者。此避免交叉调节问题，这是因为如果一个输出负载改变且“窃取”太多负载电流，那么其不以另一输出负载为代价而发生，且在本循环结束时电感器L中剩余的任何过充电电流经由开关晶体管MDR返回到电池。
[0011]耦合到输出开关晶体管MSl的漏极的电容性负载包含电容器Cu及电流源Itll ;稱合到其余输出开关晶体管的漏极的负载类似地建模。输出开关晶体管MS1、2、…、5的栅极分别耦合到由块22产生的控制信号VS1、2、...、5。控制电路14包含从其输入电压Vin产生等于
2.8V及Vin-2.8V的经调节电压的内部电压电路15。控制电路14还包含电压选择电路17，所述电压选择电路执行产生信号Vhp及Vhn的功能，接着在块21中利用所述信号Vhp及Vhn来设定将施加到块22及24中的驱动器的电压的所要电平移位。控制电路14还包含模拟控制器电路18，所述模拟控制器电路接收输出信号乂_、2、...、5、相关联参考电压Vkefk2、...、5、电流感测输出信号Len及Vdk，所述Vdk由块18 (其包含比较器)、20及22中的电路响应于来自输出Vtotk2、...、5的反馈而产生。模拟控制器电路18的输出提供为到开关控制逻辑20的输入，开关控制逻辑20的输出提供为到接收信号VHP、VHN的电平移位器电路21的输入。电平移位器电路21的输出施加到门驱动器电路22及24的输入，且为Vin-2.8V。门驱动器电路22产生信号VS1、2、...、5、Vp及VDK，门驱动器电路24的输出产生信号VN。
[0012]现有技术图2的SMO DC-DC转换器10比早期SMO DC-DC转换器小得多，且包含两个晶体管开关，所述晶体管开关包含经由从转换器输入Vin到其输出Vottk2、...、5中的任一者的路径与输出开关晶体管MS1、2、…、5中的任何选定一者串联耦合的输入开关晶体管MP。输入开关MP及选定输出开关两者耗散显著量的电力。输出电容器Cu、2、...、N是相对大的,此是不期望的，这是因为其实质上 增加了总系统成本。
[0013]现有技术图3A图解说明类似于M.贾巴里(M.Jabbari)等人的文章“软切换共振DC-DC转换器系列(Family of Soft-Switching Resonant DC-DC Converters) ”(113-124页，IET电力电子学，2009，第2卷，第2期)的图1的基本“共振” SISO DC-DC转换器，所述文章以引用的方式并入本文中。此共振DC-DC转换器的工作模式包含全共振模式、部分共振模式、线性电流模式及空载时间模式，如贾巴里等人的文章中所完全描述。阶段I包含对电感器L及输出电容器Q进行充电。电感器电流L为正且不断增加。在图3A中，在将Vkes预充电到2XVIN及开关SW3关断的情况下，开关SWl在“ZCS”(零电流切换)模式中接通，但在ZVS(零电压切换)模式中不接通。电流在Vkes大于Votiti时从节点Vkes或接地经由共振电容器CKES、电感器L及开关SWl流到VOT1。阶段2包含对电感器L进行放电及对输出电容器Q进行充电。电感器电流込为正，但不断减小。在图3A中，在O < Vkes < Vtoti时，电流从节点Vkes或接地流动穿过共振电容器CKES、电感器L及开关SWl。当Vkes小于或等于O时，电流从接地经由开关SWR、电感器L及开关SWl流到VOTT1。阶段3称为“共振模式”阶段，在此期间，电感器电流込的方向为负。在图3A中，当开关SWl及SWR两者均关断时，电流从接地经由开关SW3流到Vin以允许与Vkes相关联的电荷返回到等于2XVin的电压电平。
[0014]现有技术图3B图解说明类似于S.H.沙哈拉米(S.H.Shahalami)等人的文章“基于SWRC转换器的多输出DC-DC共振转换器中的新拓扑的模拟及实施(Simulation andImplementation of a New Topology in Mult1-Output DC-DC Resonant Converters Based onSffRC Converters) ”(75_80页，IEEE20112nd电力电子学、驱动系统及技术研讨会)的图1中所展示的一者的基本“共振”两个输出SIMO降压DC-DC转换器。现有技术图3B的共振2个输出SMO降压转换器颇类似于现有技术图3A的共振单输出SISO降压转换器。两者之间的差异在于使用两个(或两个以上)输出开关晶体管，而非一个输出开关晶体管。输入开关晶体管QO用于将DC输入源电压Vin连接到共振器储能电路L、Ckes，且2个输出开关晶体管Ql及Q2用于将共振器L、Ckes分别连接到2个输出负载电容器Cu及Q。工作模式包含全共振模式、部分共振模式、线性电流模式及空载时间模式，如上文所提及的沙哈拉米等人的论文中所完全描述。图3B的DC-DC转换器的状态波形展示于图3C中，且与在沙哈拉米等人的参考文献的图2中相同。
[0015]在常规非共振DC-DC转换器中，电感器电流L相对于电感器而单向地流动。举例来说，对于常规降压转换器，仅存在从Vin到Vout的“正电感器”电流。相比之下，在“共振” DC-DC转换器中，形成共振器的电感器L及电容器Ckes中的电流流量L既具有“正”值又具有“负”值。图3A中所展示的具有共振电容器Ckes且还包含共振二极管Dkes的共振架构允许正及负电流两者流动穿过电感器，此还适用于图3B中所展示的SMO DC-DC转换器的共振架构。
[0016]与非共振转换器相比，由于用于接通及关断开关晶体管的“软切换”技术，因此共振DC-DC转换器具有较低或零动态损失以及较低EMI，使得在其被切换时，存在跨越开关晶体管的零电压或穿过开关晶体管的零电流。
[0017]简言之，当前最先进的共振DC-DC转换器可用于提供“软切换”及较高效率的SMODC-DC转换器。(术语“软切换”是指使用ZVS (零电压切换)及/或ZCS (零电流切换)技术而切换。)大部分当前最先进的基于开关的共振转换器均具有使其与标准DC-DC转换器相比不太令人满意的几个缺陷。这些缺陷包含电感器中的较高RMS电流、电源开关经历的较高电压(有时超过电源开关经历的输入电压的两倍)及有限的功率密度输出。由于SIMO (单电感器多输出)DC-DC转换器利用由多个输出负载共享的单个电感器的全能量存储容量来避免对提供多个LDO(低压降)电压调节器的需要的能力，因此最近一直频繁地使用SIMO DC-DC转换器。因此，SIM0DC-DC转换器的使用可能允许较高系统功率效率及减小的系统成本，但遗憾地，目前最先进的SMO DC-DC转换器的成本仍较高。其还产生高EMI (电磁干扰)，具有交叉调节问题。
[0018]因此，存在对与在具有稍微类似性能的现有DC-DC转换器中的情形相比具有较低RMS电流及跨越电源开关的减小的电压的共振DC-DC转换器的未满足需要。
[0019]还存在对与在具有稍微类似性能的现有DC-DC转换器中的情形相比允许较高系统功率效率及较低系统成本的共振DC-DC转换器的未满足需要。
[0020]还存在对与在具有稍微类似性能的现有SMO DC-DC转换器中的情形相比允许较高系统功率效率及较低系统成本的共振SIMO DC-DC转换器的未满足需要。
[0021]还存在对与具有稍微类似性能的现有SMO DC-DC转换器相比及与具有稍微类似性能的现有SISO DC-DC转换器相比具有较低交叉调节、用于给定集成电路封装体积的较高功率效率及较低成本的共振SIMO DC-DC转换器的未满足需要。
[0022]还存在对与具有稍微类似性能的现有SMO DC-DC转换器相比具有较不受限的输入及输出电压范围的共振SIMO DC-DC转换器的未满足需要。
[0023]还存在对与具有稍微类似性能的现有SMO DC-DC转换器相比产生较少电磁干扰的共振SMO DC-DC转换器的未满足需要。[0024]还存在对使在高电压DC-DC转换器中使用相对大数目个低电压晶体管成为可能的共振SMO DC-DC转换器的未满足需要。
【发明内容】
[0025]本发明的目标是提供与在具有稍微类似性能的现有DC-DC转换器中的情形相比具有较低RMS电流及跨越电源开关的减小的电压的共振DC-DC转换器。
[0026]本发明的另一目标是提供与在具有稍微类似性能的现有DC-DC转换器中的情形相比允许较高系统功率效率及较低系统成本的共振DC-DC转换器。
[0027]本发明的另一目标是提供与在具有稍微类似性能的现有SIMO DC-DC转换器中的情形相比允许较高系统功率效率及较低系统成本的共振SMO DC-DC转换器。
[0028]本发明的另一目标是提供与具有稍微类似性能的现有SMO DC-DC转换器相比及与具有稍微类似性能的现有SISO DC-DC转换器相比具有较低交叉调节、用于给定SMODC-DC转换器封装体积的较高功率效率及较低成本的共振SIM0DC-DC转换器。
[0029]本发明的另一目标是提供与具有稍微类似性能的现有SMO DC-DC转换器相比具有较不受限的输入及输出电压范围的共振SIMO DC-DC转换器。
[0030]本发明的另一目标是提供与具有稍微类似性能的现有SMO DC-DC转换器相比产生较少电磁干扰的共振SMO DC-DC转换器。
[0031]本发明的另一目标是提供使在高电压DC-DC转换器中使用相对大数目个低电压晶体管成为可能的共振SMO DC-DC转换器。
[0032]本发明的另一目标是提供其中开关晶体管的额定电压可随转换器输出电压而按比例调整且独立于转换器输入电压的共振SMO DC-DC转换器。
[0033]简要地描述,且根据一个实施例，本发明提供一种用于将DC输入电压转换成输出导体(9)上的第一 DC输出电压(Vquti)的基于共振的DC-DC转换器,所述基于共振的DC-DC转换器包含:电感器(L)，其具有连接到DC输入电压(Vin)的源⑵的第一端子及耦合到第一导体(4)的第二端子；及电容器(Ckes),其具有稱合到所述第一导体的第一端子。第一开关(SWl)耦合于共振导体与所述输出导体之间以在第一阶段(阶段I)期间将电感器电流
(Il)传导到所述输出导体中。第二开关(SW2)耦合于所述电容器的第二端子与所述输出导体之间以在第二阶段(阶段2)期间将电感器电流经由所述电容器传导到所述输出导体(9)中。第三开关(SW3)耦合于所述电容器的所述第二端子(31)与第一参考电压(GND)之间以在第三阶段(阶段3)期间将电感器电流从所述第一参考电压的源经由所述电容器传导到所述输入电压(Vin)。
[0034]在一个实施例中，本发明提供一种用于将DC输入电压(Vin)转换成第一输出导体
(9)上的第一 DC输出电压(Voun)的基于共振的DC-DC转换器，所述基于共振的DC-DC转换器包含:电感器(L)，其具有直接耦合到DC输入电压(Vin)的源(2)的第一端子及耦合到共振导体(4、Vkes)的第二端子；共振电容器(Ckes)，其具有耦合到所述共振导体(4、Vkes)的第一端子；第一开关(SWl),其f禹合于所述共振导体(4、Vkes)与所述第一输出导体(9)之间用于在第一阶段(阶段I)期间将电感器电流(IJ传导到所述第一输出导体(9)中；第二开关(SW2),其f禹合于所述共振电容器(Ckes)的第二端子(31)与所述第一输出导体(9)之间用于在第二阶段(阶段2)期间将所述电感器电流(I)经由所述共振电容器(Ckes)传导到所述第一输出导体(9)中；及第三开关(SW3)，其耦合于所述共振电容器(Ckes)的所述第二端子(31)与第一参考电压(GND)之间用于在第三阶段(阶段3)期间将电感器电流(IJ从所述第一参考电压(GND)的源经由所述共振电容器(Ckes)传导到所述输入电压(Vin)的所述源⑵中。
[0035]在所描述实施例中，所述第一开关(SW1)、所述第二开关(SW2)及所述第三开关(SW3)均是单向开关，且所述第一开关(SWl)、所述第二开关(SW2)及所述第三开关(SW3)中无一者操作为基于共振的DC-DC转换器的输入开关。
[0036]在一个实施例中，电感器(L)在所述共振电容器(Ckes)以及所述第一开关(SWl)、所述第二开关(SW2)及所述第三开关(SW3)位于其中的集成电路芯片的外部。
[0037]在一个实施例中，控制电路(32、32A)根据所述第一阶段(阶段I)、所述第二阶段(阶段2)及所述第三阶段(阶段3)而控制所述第一开关(SWl)、所述第二开关(SW2)及所述第三开关(SW3)，其中所述第一阶段(阶段I)、所述第二阶段(阶段2)及所述第三阶段(阶段3)不重叠。所述控制电路(32、32A):在所述第一阶段(阶段I)期间，将所述第一开关(SWl)及所述第三开关(SW3)闭合且将所述第二开关(SW2)断开；在所述第二阶段(阶段2)期间，将所述第二开关(SW2)闭合且将所述第一开关(SWl)及所述第三开关(SW3)断开；及在所述第三阶段(阶段3)期间，致使所述第一开关(SWl)保持断开(关断)、将所述第二开关(SW2)断开且将所述第三开关(SW3)闭合。
[0038]在一个实施例中，所述控制电路(32、32A)包含第一比较器(33)，所述第一比较器(33)用于检测所述第一输出电压(Vam)何时小于表不第二参考电压(Vkef)的最小电平(Veef lo)以产生第一信号(KICK)的致使所述控制电路(32、32A)控制所述第一开关(SWl)、所述第二开关(SW2)及所述第三开关(SW3)以便致使所述电感器电流(IJ对连接到所述第一输出导体(9)的第一负载(Cu)进行充电的第一电平，所述第一比较器(33)还检测所述第一输出电压(Vam)何时大于表不所述第二参考电压(Vkef)的最大电平(Vkefjii)以产生所述第一信号(KICK)的致使所述控制电路(32、32A)控制所述第一开关(SWl)、所述第二开关(SW2)及所述第三开关(SW3)以便防止所述电感器电流(IJ进一步对所述第一负载(Cu)进行充电的第二电平。
[0039]在一个实施例中，所述控制电路(32、32A)包含比较电路(35、37)，所述比较电路(35,37)用于检测所述电感器电流(IJ的零交叉发生以确定所述第一开关(SWl)及所述第三开关(SW3)需要闭合(接通)的时间及所述第二开关(SW2)需要断开(关断)的时间。所述控制电路(32、32A)包含误差放大器(34)，所述误差放大器(34)用于将所述第一输出电压(Vquti)与所述共振导体⑷的共振电压(Vkes)的最小电平(VKES MIN)进行比较以产生表示所述第一输出电压(Vron)与所述共振电压(Vkes)的所述最小电平(Vkes min)之间的差的差信号，且其中所述控制电路(32、32A)还包含电压/延迟转换电路(40)，所述电压/延迟转换电路(40)用于在所述第一阶段(阶段I)期间将所述差信号(Vott1-Vkes min)转换成所述第一开关(SWl)在此期间闭合(接通)的持续时间(TJ。
[0040]在一个实施例中，所述控制电路(32、32A)操作以执行所述第一开关(SWl)及所述第二开关(SW2)的零电压切换(ZVS)及零电流切换(ZCS)。
[0041]在一个实施例中，第四开关(SW1_BUCK2)耦合于所述共振导体(4、Vees)与第二输出导体(9-2)之间，用于在所述第一阶段(阶段I)期间将所述电感器电流(IJ传导到所述第二输出导体(9-2)中；且第五开关(SW2_BUCK2) I禹合于所述共振电容器(Ckes)的所述第二端子(31)与所述第二输出导体(9-2)之间，用于在所述第二阶段(阶段2)期间将所述电感器电流(IJ经由所述共振电容器(Ckes)传导到所述第二输出导体(9-2)中，借此所述基于共振的DC-DC转换器将所述DC输入电压(Vin)转换成所述第二输出导体(9-2)上的第二 DC输出电压(Vtot Βυα?2)。所述控制电路(32Α)根据所述第一阶段(阶段I)、所述第二阶段(阶段2)及所述第三阶段(阶段3)而控制所述第四开关(SW1_BUCK2)、所述第五开关(SW2_BUCK2)及所述第三开关(SW3)，其中所述第一阶段(阶段I)、所述第二阶段(阶段2)与所述第三阶段(阶段3)不重叠。所述控制电路(32A):在所述第一阶段(阶段I)期间，将所述第四开关(SW1_BUCK2)及所述第三开关(SW3)闭合且将所述第五开关(SW2_BUCK2)断开；在所述第二阶段(阶段2)期间，将所述第五开关(SW2_BUCK2)闭合且将所述第四开关(SW1_BUCK2)及所述第三开关(SW3)断开；且在所述第三阶段(阶段3)期间，致使所述第四开关(SW1_BUCK2)保持断开、将所述第五开关(SW2_BUCK2)断开且将所述第三开关(SW3)闭合。所述控制电路(32A)包含第二比较器(33A)，所述第二比较器(33A)用于检测第二输出电压(Vqutj3uck2)何时小于表不第二参考电压(Vkef)的最小电平(Vkefjo)以产生第二信号(KICK2)的致使所述控制电路(32A)控制所述第四开关(SW1_BUCK2)、所述第五开关(SW2_BUCK2)及所述第三开关(SW3)以便致使所述电感器电流(IJ对连接到所述第二输出导体(9-2)的第二负载(Q2)进行充电的第一电平，所述第二比较器(33B)还检测所述第二输出电压(Vqutj3uck2)何时大于表不所述第二参考电压(Vkef)的最大电平(Vkefjii)以产生所述第二信号(KICK2)的致使所述控制电路(32A)控制所述第四开关(SW1_BUCK2)、所述第五开关(SW2_BUCK2)及所述第三开关(SW3)以便防止所述电感器电流(Ij进一步对所述第二负载(Cl2)进行充电的第二电平。
[0042]在一个实施例中，升压晶体管(SW1_B00ST1)耦合于所述共振导体(4、Vees)与所述第一参考电压(GND)之 间，且第二升压晶体管(SW2_B00ST1)耦合于所述共振导体(4、Vees)与所述第二输出导体(9-3)之间以产生所述第二输出导体(9-3)上的经升压输出电压
(VoUT—B00ST1)。
[0043]在一个实施例中，本发明提供一种用于借助于基于共振的DC-DC转换器将DC输入电压(Vin)转换成输出导体(9)上的DC输出电压(Vam)的方法,所述方法包含:将电感器(L)的第一端子直接耦合到所述DC输入电压(Vin)的源(2)、将所述电感器(L)的第二端子耦合到共振导体(4、Vkes)及将共振电容器(Ckes)的第一端子耦合到所述共振导体(4、Vees);在第一阶段(阶段I)期间，将电感器电流(IJ从所述共振导体(4、Vkes)经由第一开关(SWl)传导到所述输出导体(9)中；在第二阶段(阶段2)期间，将电感器电流(IJ经由所述共振电容器(Ckes)及第二开关(SW2)传导到所述输出导体(9)中；及在第三阶段(阶段3)期间，将电感器电流(IJ从第一参考电压(GND)的源经由第三开关(SW3)、经由所述共振电容器(Ckes)及经由所述电感器(L)传导到所述输入电压(Vin)的所述源(2)中。
[0044]在一个实施例中，所述方法包含:在所述第一阶段(阶段I)期间，将所述第一开关(SWl)及所述第三开关(SW3)闭合且将所述第二开关(SW2)断开；在所述第二阶段(阶段2)期间，将所述第二开关(SW2)闭合且将所述第一开关(SWl)及所述第三开关(SW3)断开；及在所述第三阶段(阶段3)期间，致使所述第一开关(SWl)保持断开、将所述第二开关(SW2)断开且将所述第三开关(SW3)闭合。[0045]在一个实施例中，所述方法包含:检测所述输出导体(9)上的所述输出电压(Vquti)何时小于表示第二参考电压(Vkef)的最小电平(Vkef w),且响应于所述检测而产生信号(KICK)的第一电平，且响应于所述信号(KICK)而控制所述第一开关(SWl)、所述第二开关(SW2)及所述第三开关(SW3)以便致使电感器电流(IJ对连接到所述输出导体(9)的负载(Cli)进行充电；且还检测所述输出电压(Votti)何时大于表示所述第二参考电压(Vkef)的最大电平(Vkef hi),且响应于所述检测而产生所述信号(KICK)的第二电平，且响应于所述检测而控制所述第一开关(SWl)、所述第二开关(SW2)及所述第三开关(SW3)以便防止所述电感器电流(IJ进一步对所述负载(Cu)进行充电。
[0046]在一个实施例中，所述方法包含检测所述电感器电流(I)的零交叉发生，且响应于所述检测而确定所述第一开关(SWl)及所述第三开关(SW3)需要闭合的时间及所述第二开关(SW2)需要断开(关断)的时间。
[0047]在一个实施例中，所述方法包含:将所述输出电压(Vram)与共振导体⑷的共振电压(Vkes)的最小电平(Vkes min)进行比较以产生表示所述输出电压(Votti)与所述共振电压(Vees)的所述最小电平(Vkes min)之间的差的差信号；及在所述第一阶段(阶段I)期间，将所述差信号(Vot1-Vkes min)转换成所述第一开关(SWl)在此期间闭合(接通)的持续时间。
[0048]在一个实施例中，本发明提供一种用于借助于基于共振的DC-DC转换器将DC输入电压(Vin)转换成第一输出导体(9)上的第一 DC输出电压(Vram)的电路,所述电路包含:用于将电感器(L)的第一端子直接耦合到所述DC输入电压(Vin)的源⑵的构件(2A)、用于将所述电感器(L)的第二端子耦合到共振导体(4、Vkes)的构件(4)及用于将共振电容器(Cees)的第一端子耦合到所述共振导体(4、Vkes)的构件(4、Vkes);用于在第一阶段(阶段I)期间将电感器电流(IJ从所述共振导体(4、Vees)经由第一开关(SWl)传导到所述第一输出导体(9)中的构件(4-9);用于在第二阶段(阶段2)期间将电感器电流(IJ经由所述共振电容器(Ckes)及第二开关(SW2)传导到所述第一输出导体(9)中的构件(4-31);及用于在第三阶段(阶段3)期间将电感器电流(Il)从第一参考电压(GND)的源经由第三开关(SW3)、经由所述共振电容器(Ckes)及经由所述电感器(L)传导到所述输入电压(Vin)的所述源(2)中的构件(31、4、2Α)。
【专利附图】
【附图说明】
[0049]图1A是已知SMO DC-DC转换器的简化示意图。
[0050]图1B是在阐释图1A中的电路的操作中有用的示意图。
[0051]图2是已知单电感器5个输出降压转换器的示意图。
[0052]图3Α是已知降压-G SwRC DC-DC转换器的示意图。
[0053]图3Β是已知双输出降压-G SwRC DC-DC转换器的示意图。
[0054]图3C是图解说明图3Β的电路的稳态波形的时序图。
[0055]图4Α展示根据本发明的DC-DC降压转换器的简化图式。
[0056]图4Β展示图4Α的块32中实施的控制算法。
[0057]图4C是在理解图4Α及4Β的DC-DC降压转换器的操作中有用的时序图。
[0058]图4D是图解说明针对图4Α中所展示的电路的所模拟电压波形的时序图。
[0059]图4Ε是图解说明针对图4Α中所展示的电路的所模拟电流波形的时序图。[0060]图4F展示图4A中所展示的电路中的一些的较多细节。
[0061]图5A是根据本发明的共振SMO降压-升压DC-DC转换器的示意图。
[0062]图5B展示图5A的块36中的电路的细节。
[0063]图5C是图5A中的块32A中包含的额外电路的框图。
[0064]图是图5A的块39A中的控制算法的流程图。
[0065]图5E展示常规升压转换器的基本示意图。
[0066]图5F展示图5G的电路的电压及电流波形。
[0067]图5G是在理解图5A的SMO降压-升压转换器的降压部分的操作中有用的示意图。
[0068]图5H是在理解图5G中所展示的电路的操作中有用的时序图。
[0069]图51是包含用于图5A的SMO降压-升压转换器的降压部分的总体控制电路结构的图式。
[0070]图6是指示针对根据本发明的SIMO DC-DC转换器及稍微类似现有技术SISO的功率效率对负载电流的曲线图。
[0071]图7是指示针对根据本发明的SIMO DC-DC转换器及稍微类似现有技术SISO的功率效率对峰值电感器电流及减小的频率的曲线图。
[0072]图8是指示针对根据本发明的SIMO DC-DC转换器及稍微类似现有技术SISO的功率效率对电感器值及减小的频率的曲线图。
【具体实施方式】
[0073]最优DC-DC转换器拓扑优选地具有“软切换”，即，ZVS (零电压切换)及ZCS (零电流切换)，其中当源极及漏极端子两者均处于基本上相同电压时，仅执行其中的典型MOS开关晶体管的切换。然而，大部分DC-DC转换器包含至少一个“非ZVS”切换晶体管，其通常为“高侧”输入开关晶体管。(“高侧”输入开关连接到正供应电压且“底侧”输入开关连接到接地。)输入开关晶体管将电流供应到典型DC-DC转换器的外部电感器。DC-DC转换器中通常不使用ZVS切换的一个原因是大部分DC-DC转换器不使用“共振技术”，例如先前所提及那些DC-DC转换器。(在共振DC-DC转换器中，穿过电感器L的电流流量双向的，而非如在非共振DC-DC转换器中是单向的。共振DC-DC转换器的操作模式包含全共振模式、部分共振模式、线性电流模式及空载时间模式，稍微类似于上文所提及的贾巴里等人的参考文献中所描述的模式。)
[0074]尽管常规降压转换器是“输入开关驱动的”以便控制电感器电流，但根据本发明的所描述DC-DC转换器消除输入开关，而是改为完全是“输出开关驱动的”。此意指输出开关及加载于其上的量确定穿过电感器的电流的量。本发明的所描述实施例使在高电压DC-DC转换器中使用较多相对小的低电压晶体管及较少较大较昂贵的高电压晶体管成为可能。(应了解，使晶体管较小一股减小寄生电容，此产生经改进高频率操作且极大地减小功率损失° )
[0075]图4A是基本共振SISO(单输入单输出)DC_DC降压转换器30的简化图式。SISO转换器30包含传导通常由电池2产生的输入电压Vin的输入2A。电感器L的一个端子连接到Vin，且电感器L的另一端子由导体4连接到共振器电容器Ckes的一个端子及高电压(HV)开关SWl的一个端子。高电压开关SWl的另一端子由导体9连接到负载电容器Cu的一个端子，所述负载电容器Cu的另一端子连接到参考电压，例如接地。共振器电容器Ckes的另一端子由导体31连接到低电压(LV)开关SW2的一个端子及LV开关SW3的一个端子。开关SW2的另一端子连接到输出导体9，且LV开关SW3的另一端子连接到参考电压，例如接地。流动穿过电感器L的电流标不为Ip输出电压Vam产生于输出导体9上。
[0076]图4A中的开关SWl、SW2及SW3由控制电路32控制，所述控制电路产生分别耦合至丨J开关SW1、SW2及SW3中的每一者的控制端子(未展示)的控制信号38。(SW1、SW2及SW3一股为MOS晶体管或CMOS传输门，且其栅极电极为开关SW1、SW2及SW3的控制端子。)控制电路32包含控制算法电路39。(随后所描述图4B中展示算法的细节。)控制电路32还包含其(+)输入连接到参考电压Vkef且其(-)输入连接到Voti的误差放大器或比较器33，下文中称为比较器33。比较器33的输出将信号KICK提供到控制算法电路39的输入。为实现DC-DC转换器输出9处的电压Vquti的调节，比较器33将Vquti与参考电压Vkef进行比较以产生信号KICK。参考电压Vkef可被认为是实际上分别具有确定的上部及下部滞后值VkefHI及Vkef,虽然输出电压Votiti在Vkef hi与Vkef uj之间进行调节，但其被视为DC电压。
[0077]放大器34的⑴输入连接到最小值Vkes MIN，此以图4A中包含的Vkes波形图解说明。(_)输入误差放大器34还连接到Vquti。放大器34的输出将表不Vouti与输出导体9上的电压Vkes的最小值Vkes MIN之间的差的信号供应到可被认为是包含于控制算法电路39中的电压/Tw转换电路40的输入。电压/Tw转换电路40转换所 述差电压以提供持续时间值!?，所述持续时间值Tm用于确定开关SWl接通以增加电感器电流込或将电感器电流IJ‘充电”并将其递送到Votti导体9中的时间或持续时间。
[0078]“电流比较器”由比较器35与电阻器37的组合表示。比较器35的⑴输入连接到电阻器37的一个端子，经由电阻器37，电感器电流L流到接地。无论何时增加或减小的电感器电流L交叉穿过零，电流比较器35均产生输出信号ZER0_C的转变。电感器电流込的波形还以图4A中包含的上文所提及曲线图展示。
[0079]参考图4B，在每一循环的开始处将控制算法39复位，如框41中所指示。控制算法电路39产生图4A中的控制信号38以便将开关SW2接通且将开关SWl及SW3关断，如框42中所指示。控制算法39接着进行到决策框43以确定Votti是否低于先前所提及的低滞后值Vkef,在此情形中，信号KICK进行到其“HI”或“I”电平。如果决策框43的确定是否定的，那么算法返回到框42。如果决策框43的确定是肯定的，那么控制算法继续进行到框44以起始反复循环(包含阶段1、阶段2及阶段3)的阶段I。在阶段I期间，控制电路39将开关SWl及SW3接通且将开关SW2关断，如框44中所指示。因此，阶段I为用于电感器L中的电流L的积聚的线性阶段或充电时间，且此继续直到比较器33确定Vron已达到先前所提及高滞后值Vkef hi为止。接着，算法39等待等于Tm的时间量，即，直到电感器电流込达到峰值Ipeak为止，如框45中所指示。
[0080]接下来，算法39将开关SWl及SW3关断且将开关SW2接通，如框46中所指示，借此进入阶段2。(注意，在开关SWl及SW3的关断与开关SW2的接通之间需要“保护时间”，且开关SW3的关断与开关SW2的接通之间需要适合保护时间。)接下来，算法39等待直到电感器电流L的下降边缘经历零交叉为止，如框47中所指示，且接着SWl保持关断且SW3接通且开关SW2关断，如框48中所指示。此是阶段3的开始。接着，控制算法39等待直到电感器电流的上升边缘经历零交叉为止，如框49中所指示，且接着进行到框51。
[0081]在框51中，控制算法39在电感器电流込的上升边缘的零交叉点处对Vkes的值进行取样且存储所述最小值Vkes MIN。ZER0_C是HI “ I”电平或LO “O”零电平，其根据算法39的框50而检测到以指示发生ZER0_C的正向及负向转变的时间。ZER0_C的上升边缘指示电感器电流込的方向何时从负切换到正，且ZER0_C的下降边缘指示电感器电流込的方向何时从负往回切换到正。由电流比较器35、37产生的此ZER0_C转变信息根据框47及49用于确定何时开始及结束阶段3。框51的输出接着重新进入决策框43。
[0082]当信号KICK进行到其“L0”或“O”电平以致使控制环路停止对输出导体9进行充电时，Voun接着开始通过从输出导体9汲取的负载电流而放电。无论何时V_下降到低于低滞后值VKEF,KICK均往回切换到其HI或“I”电平且重复前述充电过程，以借此继续Vquti的调节。
[0083]图4C展示图4A中的电感器电流込及电压信号Vkes在阶段1、阶段2及阶段3期间的波形且还展示指示阶段1、阶段2及阶段3相对于L及Vkes波形的时序的图式。注意，先前所描述图4A中所展示的L及Vkes波形是针对不具有任何开关(例如SW1、SW2及SW3)的基本共振LC电路的“纯共振”操作，而开关SW1、SW2、SW3的操作实质上修改图4C中所展示的针对图4A中所展示的电路的所得込及Vkes波形的外观。在图4C中，L波形上展示正峰值 IPEAK (+) 及负峰值 I PEAK (-) 的位置，其中
【权利要求】
1.一种用于将DC输入电压转换成第一输出导体上的第一 DC输出电压的基于共振的DC-DC转换器，其包括: (a)电感器，其具有直接耦合到DC输入电压的源的第一端子及耦合到共振导体的第二端子； (b)共振电容器，其具有耦合到所述共振导体的第一端子； (C)第一开关，其耦合于所述共振导体与所述第一输出导体之间，用于在第一阶段期间将电感器电流传导到所述第一输出导体中； (d)第二开关，其耦合于所述共振电容器的第二端子与所述第一输出导体之间，用于在第二阶段期间将电感器电流经由所述共振电容器传导到所述第一输出导体中；以及 (e)第三开关，其耦合于所述共振电容器的所述第二端子与第一参考电压之间，用于在第三阶段期间将电感器电流从所述第一参考电压的源经由所述共振电容器传导到所述输入电压的所述源中。
2.根据权利要求1所述的基于共振的DC-DC转换器，其中所述第一开关、所述第二开关及所述第三开关均是单向开关。
3.根据权利要求1所述的基于共振的DC-DC转换器，其中所述第一开关、所述第二开关及所述第三开关中无一者操作为所述基于共振的DC-DC转换器的输入开关。
4.根据权利要求1 所述的基于共振的DC-DC转换器，其中所述电感器在所述第一开关、所述第二开关及所述第三开关位于其中的集成电路芯片的外部。
5.根据权利要求1所述的基于共振的DC-DC转换器，其包含控制电路，所述控制电路用于根据所述第一阶段、所述第二阶段及所述第三阶段而控制所述第一开关、所述第二开关及所述第三开关，其中所述第一阶段、所述第二阶段与所述第三阶段不重叠。
6.根据权利要求5所述的基于共振的DC-DC转换器，其中所述控制电路:在所述第一阶段期间，将所述第一开关及所述第三开关闭合且将所述第二开关断开；在所述第二阶段期间，将所述第一开关及所述第三开关断开且将所述第二开关闭合；且在所述第三阶段期间，致使所述第一开关保持断开、将所述第二开关断开且将所述第三开关闭合。
7.根据权利要求6所述的基于共振的DC-DC转换器，其中所述控制电路包含第一比较器，所述第一比较器用于检测所述第一输出电压何时小于表不第二参考电压的最小电平以产生第一信号的致使所述控制电路控制所述第一开关、所述第二开关及所述第三开关以便致使所述电感器电流对连接到所述第一输出导体的第一负载进行充电的第一电平；所述第一比较器还检测所述第一输出电压何时大于表示所述第二参考电压的最大电平以产生所述第一信号的致使所述控制电路控制所述第一开关、所述第二开关及所述第三开关以便防止所述电感器电流进一步对所述第一负载进行充电的第二电平。
8.根据权利要求7所述的基于共振的DC-DC转换器，其中所述控制电路包含比较电路，所述比较电路用于检测所述电感器电流的零交叉发生以确定所述第一开关及所述第三开关需要闭合的时间及所述第二开关需要断开的时间。
9.根据权利要求8所述的基于共振的DC-DC转换器，其中所述控制电路包含误差放大器，所述误差放大器用于将所述第一输出电压与所述共振导体的共振电压的最小电平进行比较以产生表示所述第一输出电压与所述共振电压的所述最小电平之间的差的差信号，且其中所述控制电路还包含电压/延迟转换电路，所述电压/延迟转换电路用于在所述第一阶段期间将所述差信号转换成所述第一开关闭合的持续时间。
10.根据权利要求5所述的基于共振的DC-DC转换器，其中所述控制电路操作以执行所述第一开关及所述第二开关的零电压切换ZVS及零电流切换ZCS。
11.根据权利要求5所述的基于共振的DC-DC转换器，其包含 第四开关，其耦合于所述共振导体与第二输出导体之间，用于在所述第一阶段期间将电感器电流传导到所述第二输出导体中；以及 第五开关，其耦合于所述共振电容器的所述第二端子与所述第二输出导体之间，用于在所述第二阶段期间将电感器电流经由所述共振电容器传导到所述第二输出导体中，借此所述基于共振的DC-DC转换器将所述DC输入电压转换成所述第二输出导体上的第二 DC输出电压。
12.根据权利要求11所述的基于共振的DC-DC转换器，其中所述控制电路根据所述第一阶段、所述第二阶段及所述第三阶段而控制所述第四开关、所述第五开关及所述第三开关，其中所述第一阶段、所述第二阶段与所述第三阶段不重叠。
13.根据权利要求12所述的基于共振的DC-DC转换器，其中所述控制电路:在所述第一阶段期间，将所述第四开关及所述第三开关闭合且将所述第五开关断开；在所述第二阶段期间，将所述第五开关闭合且将所述第四开关及所述第三开关断开；且在所述第三阶段期间，致使所述第四开关保持断开、将所述第五开关断开且将所述第三开关闭合。
14.根据权利要求13所述的基于共振的DC-DC转换器，其中所述控制电路包含第二比较器，所述第二比较器用于检测第二输出电压何时小于表示第二参考电压的最小电平以产生第二信号的致使所述控制电路控制所述第四开关、所述第五开关及所述第三开关以便致使所述电感器电流对连接到所述第二输出导体的第二负载进行充电的第一电平，所述第二比较器还检测所述第二输出电压何时大于表示所述第二参考电压的最大电平以产生所述第二信号的致使所述控制电路控制所述第四开关、所述第五开关及所述第三开关以便防止所述电感器电流进一步对所述第二负载进行充电的第二电平。
15.根据权利要求1所述的基于共振的DC-DC转换器，其包含耦合于所述共振导体与所述第一参考电压之间的升压晶体管且还包含耦合于所述共振导体与第二输出导体之间用于产生所述第二输出导体上的经升压输出电压的第二升压晶体管。
16.一种用于借助于基于共振的DC-DC转换器将DC输入电压转换成输出导体上的DC输出电压的方法，所述方法包括: (a)将电感器的第一端子直接耦合到所述DC输入电压的源、将所述电感器的第二端子耦合到共振导体且将共振电容器的第一端子耦合到所述共振导体； (b)在第一阶段期间，将电感器电流从所述共振导体经由第一开关传导到所述输出导体中； (C)在第二阶段期间，将电感器电流经由所述共振电容器及第二开关传导到所述输出导体中；以及 (d)在第三阶段期间，将电感器电流从第一参考电压的源经由第三开关、经由所述共振电容器及经由所述电感器传导到所述输入电压的所述源中。
17.根据权利要求16所述的方法，其包含:在所述第一阶段期间，将所述第一开关及所述第三开关闭合且将所述第二开关断开；在所述第二阶段期间，将所述第二开关闭合且将所述第一开关及所述第三开关断开；且在所述第三阶段期间，致使所述第一开关保持断开、将所述第二开关断开且将所述第三开关闭合。
18.根据权利要求17所述的方法，其包含:检测所述输出导体上的所述输出电压何时小于表示第二参考电压的最小电平，且响应于所述检测而产生信号的第一电平，且响应于所述信号而控制所述第一开关、所述第二开关及所述第三开关以便致使所述电感器电流对连接到所述输出导体的负载进行充电；且还检测所述输出电压何时大于表示所述第二参考电压的最大电平，且响应于所述检测而产生所述信号的第二电平，且响应于所述检测而控制所述第一开关、所述第二开关及所述第三开关以便防止所述电感器电流进一步对所述负载进行充电。
19.根据权利要求17所述的方法，其包含:检测所述电感器电流的零交叉发生，且响应于所述检测而确定所述第一开关及所述第三开关需要闭合的时间及所述第二开关需要断开的时间。
20.根据权利要求17所述的方法，其包含:将所述输出电压与所述共振导体的共振电压的最小电平进行比较以产生表示所述输出电压与所述共振电压的所述最小电平之间的差的差信号；且在所述第一阶段期间，将所述差信号转换成所述第一开关闭合的持续时间。
21.一种用于借助于基于共振的DC-DC转换器将DC输入电压转换成第一输出导体上的第一 DC输出电压的电路,其包括: (a)用于将电感器的第一端子直接耦合到所述DC输入电压的源的构件、用于将所述电感器的第二端子耦合到共振导体的构件及用于将共振电容器的第一端子耦合到所述共振导体的构件； (b)用于在第一阶段期间将电感器电流从所述共振导体经由第一开关传导到所述第一输出导体中的构件； (c)用于在第二阶段期间将电感器电流经由所述共振电容器及第二开关传导到所述第一输出导体中的构件；以及 (d)用于在第三阶段期间将电感器电流从第一参考电压的源经由第三开关、经由所述共振电容器及经由所述电感器传导到所述输入电压的所述源中的构件。
【文档编号】H02M3/07GK104022640SQ201410060363
【公开日】2014年9月3日 申请日期:2014年2月21日 优先权日:2013年2月21日
【发明者】兰吉特·K·达什, 基思·E·孔兹 申请人:德州仪器公司