一种使用传输门的电源钳位esd保护电路的制作方法

一种使用传输门的电源钳位esd保护电路的制作方法
【专利摘要】本发明公开了一种基于电荷反馈锁存原理的用于电源到地之间的钳位静电放电(ESD)保护电路。当ESD脉冲施加在电源和地之间时，电容器和电阻器网络产生一个高脉冲电压，其通过三级进行缓冲以驱动BigFET(如一个大的n-沟道晶体管)的栅极，使BigFET开启，泄放ESD电流。当BigFET开启后，传输门关闭，使得电荷被锁存。然后滤波电容器开始开始缓慢被充电，由于传输门关闭，BigFET仍然保持开启。ESD电流泄放完毕，BigFET的栅极通过一电阻进行缓慢泄放栅电荷。在ESD脉冲下BigFET开启的时间长度由栅源电阻和BigFET的栅极电容值决定，而不由滤波电容器决定，因此可以使用较小的滤波电容器。
【专利说明】—种使用传输门的电源钳位ESD保护电路
【【技术领域】】
[0001]本发明涉及静电放电(ESD)保护电路，特别涉及具有传输门以减小RC触发电路时间常数ESD器件。
【【背景技术】】
[0002]减少器件尺寸是改善半导体制程的一个关键目标。半导体加工技术能够生产极小型的晶体管。这些微型晶体管具有很薄的氧化绝缘层，只要相当小的电流甚至中等驱动力(电压)就很容易损坏薄氧化层。因此，当人们手持这些半导体器件时需要特别小心。
[0003]通常人身上携带的静电能够通过半导体集成电路(IC或芯片)上的任何一对接口(Pin)进行放电。通常使用自动测试装置施加一个人体模型(HBM)电流脉冲在不同对的芯片接口(Pin)上，来测试IC芯片对这种静电放电(ESD)的抵抗能力。
[0004]输入和输出接口(Pin) —般有对应的ESD保护电路，核心电路被直接连接到Vdd电源和Vss地之间.当Vdd和Vss之间没有电源钳位ESD保护电路用于ESD保护，ESD脉冲被施加到Vdd和Vss之间时，芯片内部电路将被ESD脉冲损坏。
[0005]在电源钳位ESD保护电路中，1000?5000 μ m栅宽的大晶体管被用于保护电路。这种大晶体管通常是场效应晶体管(FET)，称为BigFET。
[0006]目前常用的是R-C触发的BigFET钳位电路，。图1显示一个现有技术的具有有源R-C触发BigFET钳位的电源和地之间ESD保护电路。
[0007]电容器22和电阻器20形成一个R-C触发电路。反相器10、12、14接受和传递电容器22和电阻器20之间的感应电压，并驱动η-沟道电源钳位ESD保护BigFET18的栅极。
[0008]在正常电路工作条件下，电阻器20驱动反相器10的输入至高，产生一个低电平驱动η-沟道BigFET18的栅极，使得其关断。当ESD脉冲施加在电源到地之间，电容器22保持反相器10的输入为低，同时维持一段时间，该时间由R-C时间常数确定。反相器10的低输入驱动η-沟道BigFET18的栅极至高，从而开启η-沟道BigFET18，将ESD电流从电源泄放到地,泄放施加到电源线的ESD脉冲。
[0009]尽管这种有源ESD保护电路很有用，但其易受噪声影响，特别是在芯片上电期间。如果有源ESD保护电路在上电期间被触发，将会有过量电流经过钳位晶体管，导致大漏电或甚至R锁(latch-up)。
[0010]在R-C时间过去之后，电阻器20将反相器10的输入上拉至高，一个低电压被驱动至η-沟道BigFETlS的栅极上，从而将它关闭。如果R-C数值太小，钳位晶体管很快就关闭，在所有ESD电流通过η-沟道BigFET18被泄放到地之前就关闭了，不能泄放全部的ESD电流。对于HBM，脉冲宽度相对较宽，从而需要较大的R-C数值(例如大约Ius)，从而η-沟道BigFET18在HBMESD脉冲结束之前不会关闭。这个较大的R-C数值会导致较大尺寸的电容器22。使用较大的电容器，漏电和误触发可能是一个问题。
[0011]Ius的RC时间常数，使电容器22需要一个大约1pF的数值。对一个0.35-ymCM0S工艺而言，图1电路可能需要12，000 μ m2的面积。可以使用反馈、双稳态元件、和晶闸管(thrysistor)来解决图1的大电容器问题。但是，仍然期望有改进的反馈电路。
[0012]期望有一种ESD保护电路，其能够保护IC的内部电源。期望能够主动地导通或者关断ESD保护电路。期望能够主动导通或者关断BigFET，其作为在电源和地之间的ESD泄放通路。期望有一个有源ESD保护电路，其在上电期间不易受噪声影响。期望有一个具有改进反馈的ESD保护电路来降低电容器的尺寸。期望电源钳位ESD保护电路有一个较小的时间常数和比较小的电容器。
【【专利附图】

【附图说明】】
[0013]图1显示一个现有技术的具有R-C触发的电源钳位ESD保护电路。
[0014]图2是一个基于传输门的电源钳位ESD保护电路的结构示意图。
[0015]图3显示在一个ESD脉冲开始之前的基于传输门的电源钳位ESD保护的各个节点电压状态。
[0016]图4显示在ESD脉冲开始时的基于传输门的电源钳位ESD保护电路的各个节点电压状态。
[0017]图5显示在传输门关闭后、电荷锁存在η-沟道BigFET的栅极上的基于传输门的电源钳位ESD保护电路的各个节点电压状态。
[0018]图6显示在ESD脉冲开始后经过初始滤波器的RXC时间常数后的基于传输门的电源钳位ESD保护电路的各个节点电压状态。
[0019]图7显示在栅源电阻器对BigFET栅极放电之后的基于传输门的电源钳位ESD保护电路的各个节点电压状态。
[0020]图8Α是一个2000V的HBMESD输入脉冲的电流波形。
[0021]图8Β显示当图8Α的HBM电流脉冲被施加到电源时图2电路的各个节点的电压波形。
[0022]图9Α-Β模拟了当Vdd缓慢上电时BigFET栅节点的电压波形。
[0023]图10Α-Β模拟了当Vdd上有电源线噪声时BigFET栅节点的电压波形。
【【具体实施方式】】
[0024]本发明涉及静电放电(ESD)保护电路的改进。以下描述使本领域技术人员能够制作和使用在特别应用及其要求的上下文里提供的本发明。对本领域的技术人员而言，对优选实施例的各种改进是显而易见的，在此定义的一般原理可以应用到其它实施例。因此，本发明不是意在受限于所述和所示的特别实施例，而是属于与在此披露的原理和新颖性特征一致的范围内。
[0025]发明人已经认识到，在η沟道BigFET必须大到能泄放大的ESD电流。BigFET的大的栅电容可以用来设置BigFET钳位的时间常数。
[0026]发明人已经认识到，传输门可以被添加到有源ESD钳位电路的反相器路径中。在ESD事开始之后，传输门可以先开启再闭合，将电荷锁住，以驱动η沟道BigFET。在η沟道BigFET栅极上的栅源电阻(Leakerresistor)可以慢慢地泄放BigFET栅极上的电荷。触发滤波器的时间常数可以非常小，因为来自触发滤波器的电荷传导到BigFET的栅之后会被传输门锁住。因此，可以使用一个较小的滤波电容器。
[0027]图2是一个基于传输门的电源钳位ESD保护电路的示意图。滤波电阻器44和滤波电容器46串联在电源和地之间，并在它们的相交节点上产生一个滤波电压VF。
[0028]P-沟道晶体管30和η-沟道晶体管32将VF反转，产生电压VI。Vl通过ρ-沟道晶体管62和η-沟道晶体管60的传输门(transmiss1n gate)连接到V2。p_沟道晶体管62的栅极是VG，n-沟道晶体管60的栅极是V3。V3和VG通常是相反的。当VG为高时，开启η-沟道BigFET40，泄放ESD电流，传输门关断，将来自滤波电容器46的电荷锁在节点V2、V3、VG 上。
[0029]另一个反转是由ρ-沟道晶体管34和η-沟道晶体管36进行的，它们在其上栅极接收V2，在其漏极上生成V3。最后一个反转是由P-沟道晶体管38和η-沟道晶体管42进行的，它们在其栅极上接收V3，在其漏极上生成VG。VG是在η-沟道BigFET40栅极上的栅极电压，BigFET40将ESD电流从电源(Vdd或Vcc)泄放到地(Vss)。
[0030]栅源电阻器52缓慢泄放VG上锁存的电荷，放电所需时间由栅源电阻器52的电阻值R和节点VG的电容值C确定，电容值C是由η-沟道BigFET40的栅极电容决定。该RC时间常数确定η-沟道BigFET40能保持开启多长时间。
[0031]如果栅源电阻52的值过高，VG将不能被充分地放电。但是，如果电阻52的值太低，电源钳位ESD保护电路的开通时间会减少。100K欧姆的栅源电阻52会产生良好的效果O
[0032]由栅源电阻器52和η-沟道型BigFET40大栅极电容提供的时间常数会延长n_沟道BigFET40保持开启的时间。因此可以使用一个较小R-C时间常数的滤波器，滤波电容器46可以有较小的值、面积和漏电。例如，仅仅10纳秒的时间常数就足以开启η-沟道BigFET40，触发传输门来锁存电荷。一旦电荷被锁存在η-沟道BigFET40的栅极上，该滤波器的时间常数就无关紧要了，因为η-沟道BigFET40保持开启的时间现在就由另一个不同的R和C来决定一即栅源电阻52和η-沟道BigFET40的栅-漏电容，而不是滤波电阻44和滤波电容46。
[0033]图3显示在ESD脉冲发生之前或者正常供电情况下的基于传输门的电源钳位ESD保护电路的各个节点电压状态。如果设备上电，在没有ESD脉冲发生时，η-沟道BigFET40应该保持关断状态。高电源电压穿过滤波电阻器44，给滤波电容器46充电，因此节点VF为高。高VF被晶体管30、32反转，驱动Vl至低。此时传输门导通，最后VG为低电平，BigFET不开启。
[0034]ESD脉冲发生之前，在电路设备正常上电情况下，栅漏电阻52已完全将n_沟道BigFET40的栅极电容放电，所以节点VG是低的。低VG接通ρ-沟道传输门晶体管62，以使低Vl传递至V2。低V2被晶体管34、36反转，驱动V3至高，这也使η-沟道传输门晶体管60开启。
[0035]当没有电源施加到该电路上时，所有节点应该是低的。当ESD事件发生时，晶体管60,62中至少有一个应该开启。例如，当正向ESD事件发生时，即使η-沟道传输门晶体管60可能没有打开，但是P-沟道传输门晶体管62应该开启。
[0036]图4显示在ESD脉冲开始时的基于传输门的电源钳位ESD保护电路的各个节点电压状态。当ESD脉冲被迅速施加到电源上时，内部电源电压迅速上升。但是，滤波电容器46将滤波电压VF保持在相对低位。
[0037]当ESD脉冲来临，在RC时间常数(1ns)结束前，VF电压为0，被认为是“低”。VF的初始低电压使得P-沟道晶体管30开启，因为ESD脉冲施加到电源时其电源极电压上升。P-沟道晶体管30传导电源电流而升高其漏极上的Vl电压。
[0038]如图3所示，在ESD脉冲来临时，如果设备有电源供电，VG最初是低的，或如果没有电源供电，VG也是低的。无论哪种方式，低VG导通ρ-沟道传输门晶体管62，连接节点Vl的高电平，驱动节点V2至高。在ESD脉冲来临时，如果设备有电源供电，节点V3为高，所以η-沟道传输门晶体管60也导通。当没有电源供电时，晶体管60保持关断状态，但P-沟道传输门晶体管62导通。
[0039]高V2电压开启η-沟道晶体管36，其驱动V3至低以接地。V3的低电压使得第三级的P-沟道晶体管38开启，因为ESD脉冲施加到电源时其电源极电压上升。ρ-沟道晶体管38传导电源电流而升高其漏极上的VG电压。
[0040]图5显不在传输门闭合、将电荷锁在η-沟道BigFET栅极后的基于传输门的电源钳位ESD保护电路的各个节点电压状态。一旦节点VG被ρ-沟道晶体管38驱动至高，ρ-沟道传输门晶体管62就关断。节点V3的低电压也将η-沟道传输门晶体管60关断。由于两个传输门晶体管60、62都关断，传输门也关断，从而V1、V2断开。电荷被锁存在节点V2上、晶体管34、36的栅极上。对于大部分现代半导体工艺来说，节点V2对地的漏电流很小，，因此在整个ESD脉冲中，电荷保持锁存在节点V2上。
[0041]锁存在节点V2上的高电荷被反转，V3低，VG高。ρ-沟道型晶体管38源极的电源电压是由高ESD脉冲提供的。因此，在整个ESD脉冲事件中VG将始终保持高，保持传输门断开，直到栅源电阻52放电完VG节点的电荷为止。
[0042]高VG电压被施加到η-沟道BigFET40的栅极。n_沟道BigFET40的漏极连接到电源，η-沟道BigFET40的源极连接到地。η-沟道BigFET40开启并泄放大量电流，将ESD脉冲从电源泄放到地。
[0043]栅源电阻52开始传导电流，从VG到地，但η-沟道BigFET40栅极的大电容值CG和栅源电阻器52的电阻值RG会使放电减慢。放电时间是时间常数，时间常数大小为RGX CG。
[0044]图6显示在ESD脉冲开始后经过初始滤波器的RFXCF时间常数之后的基于传输门的电源钳位ESD保护电路的各个节点电压状态。
[0045]电路中有两个RC时间常数。初始滤波器有一个时间常数RFXCF，其中RF是滤波电阻器44的电阻值，CF是滤波电容器46的电容值。栅极时间常数是RGXCG，其中RG是栅源电阻器52的电阻值，CG是η-沟道BigFET40栅极的电容值，加上栅极节点VG上的任何其他电容值。
[0046]在现有技术中，滤波器时间常数RFX CF通常是很大的，但在本发明中RFX CF要小得多。相反，栅极时间常数RGXCG要比滤波器时间常数RFXCF大得多。在图6所示的时间，RF X CF已经过去，但RG X CG还没有到达。
[0047]所述电路保持在图5描述状态一段时间，所述这段时间长度约等于RF X CF时间常数主要由滤波电阻器44的电阻值和滤波电容器46的电容值确定。
[0048]在经过RFXCF时间之后，滤波电阻44已经通过从电源传导电流对滤波电容器46进行充电，从而滤波电压VF从低位上升到高位。高电压VF关闭ρ-沟道晶体管30，使得电流不再从电源传导到VI。高电压VF也开启η-沟道晶体管32，驱动Vl至低。
[0049]但是，传输门晶体管60、62保持关闭状态，让V2与Vl保持隔离。锁存在节点V2上的电荷不受影响，即使滤波电容46已被充电。滤波电容器46可以有小的电容值和尺寸，因为η-沟道BigFET40由于锁存在节点V2上的电荷始终保持开启。
[0050]在经过RFXCF时间之后，电压V2保持高电位。高V2使得V3保持低电位，这使得VG保持高电位。高VG保持η-沟道BigFET40开启，ESD电流持续从电源泄放到地。
[0051]栅源电阻器52继续泄放比较小的放电电流，但η-沟道BigFET40栅极的大电容值CG和栅源电阻器52的电阻值RG使放电速度比较慢。
[0052]图7显示在栅源电阻器对BigFET栅极放电后的基于传输门的电源钳位ESD保护电路的各个节点电压状态。最终，通过栅源电阻器52的小电流能够将VG电压拉低到低于η-沟道BigFET40的阈值电压。然后η-沟道BigFET40关闭。从电源到地的ESD泄放电流停止。
[0053]栅极节点VG上的低电位开启P-沟道传输门晶体管62，允许低节点Vl上的低电位将节点V2锁存的电荷放电。因此节点V2被拉低。一旦V2低于第二级的逻辑开关阈值时，P-沟道晶体管34开启，η-沟道晶体管36关闭。它们的漏极，电压V3，就由低驱动至高。高电压V3施加在η-沟道传输门晶体管60的栅极上，使其开启并驱动V2至低。
[0054]高电压V3使第三级ρ-沟道晶体管38关闭，使η-沟道晶体管42开启。栅极电压VG被拉低到地电位。低VG完全关断η-沟道BigFET40。然后钳位ESD保护电路等待下一个ESD脉冲。
[0055]对于特定的半导体工艺技术，电阻器和晶体管的具体数值可以通过电路模拟来确定。通过模拟确定具体数值，以使得图2的电路能保持在ESD脉冲下开启足够长时间以便泄放一个2000伏的HBMESD脉冲。
[0056]例如，当栅源电阻52是100K欧姆，n_沟道BigFET40的栅极电容时1pF时，不管滤波电阻44和滤波电容46的值是多少，η-沟道BigFET40将保持开启约I μ S。
[0057]滤波电阻44和滤波电容46仅需要足够大到使传输门能将电荷锁存到节点V2上。时间常数RFXCF可以少至10ns，这个时间可以使用20K欧姆的滤波电阻44和0.5pF的滤波电容46来获得。这比现有技术图1中的电容器22所需的1pF要小20倍。对于一个
0.35-μ m的CMOS工艺，滤波电容器46的面积可以从12000 μ m2减少为800 μ m2。
[0058]图8A是一个HBM2000V的ESD输入脉冲的电流波形。施加的电流仅仅在1ns内就突然上升到1.3安培。然后，电流在其后600ns逐渐下降。
[0059]图8B显示当图8A的HBM电流脉冲施加到电源时图2电路各节点上的电压波形。首先滤波电压VF被滤波电容器46拉低，然后由于滤波器的RC时间常数10ns(20K-欧姆X0.5pF)，滤波电压VF初始处于低电位大约10ns。在VF上升之前，Vl和VG迅速上升，而V3保持低电位。对应于图4所示的ESD脉冲的开始，这个初始时间大约为10ns。高VG强劲开启η-沟道BigFET40，导致VDD开始下降。Vl在1ns的初始高尖峰下降之前，传输门关闭，锁存电荷，所以VG在Vl下降后仍保持高位。
[0060]在大约1ns的RFXCF时间常数后，滤波电阻器44能够对滤波电容器46充电，从而升高VF。然后VF反转，使Vl下降。在图8B内，这大约发生在10ns。Vdd继续下降，因为VG高位，保持η-沟道BigFET40开启。当Vdd下降时，VG也下降，因为它们通过p_沟道晶体管由Vdd驱动。这对应于图6，在经过RF X CF时间常数之后。
[0061]流经栅源电阻52的小电流对VG缓慢放电一段较长时间，在图SB内大约是从20ns到600ns。最终这个电流充分地对VG放电完毕，使得VG从高位转换为低位，从而关闭η-沟道BigFET40。但是，HBM电流在对VG放电之前结束，这在图8B内是看不到的。
[0062]图9A-B模拟当Vdd缓慢上电时的可能导致漏电的栅极电压。在图9A的模拟里，电源电压Vdd在I毫秒(ms)内从地电位上升到2.5伏。然后Vdd保持在正常的电源电压水平上长达0.1ms，然后在另一个0.1ms内Vdd下降到地电位。
[0063]在图9B，当电源电压缓慢上升时，栅极电压VG开始上升到大约3毫伏。然而3毫伏低于晶体管阈值电压，所以η-沟道BigFET40没有开启。当Vdd继续上升，栅极电压被驱动到地电位。栅极电压VG保持O电压，直到电路断电，Vdd接近O电压，当栅极电压VG下降到低于O电压，在整个过程中η-沟道晶体管关闭没有漏电产生。但是，这种偏离到地电位以下仅仅约为-3毫伏。因此，η-沟道BigFET40仍处于关闭状态,防止在正常上电和断电期间的漏电。
[0064]图10A-B模拟当电源线噪声发生在Vdd上时的可能导致漏电的栅极电压。施加
1.5伏的噪声到Vdd上约10ns，如图1OA所示。正反两种噪声都模拟了。
[0065]在图10B，栅极电压VG的尖峰小于5毫伏。这小于晶体管的阈值，太小而开启不了η-沟道BigFET40。因此，电源钳位ESD保护电路不受这些模拟电平噪声的影响。
[0066]ESD保护电路的误触发是一个问题。误触发可能是由Vdd上的毛刺脉冲(glitch)或噪声引起。
[0067]栅极电压VG保持在O电压。栅极电压VG没有被Vdd上的毛刺脉冲干扰。因此，该电路对Vdd毛刺脉冲有很好的抗干扰能力。从而误触发不会发生。
【其它实施例】
[0068]发明人补充了一些其它实施例。例如，除标准互补金属氧化物半导体(CMOS)之夕卜，可以使用各种晶体管技术。钳位BigFET晶体管能够保持开启至少比R-C时间常数长10倍。事实上，图SB显示钳位保持开启的时间是大约50倍的1ns时间常数。
[0069]在一些工艺技术里，BigFET可以是η沟道晶体管，或者可以是ρ沟道晶体管。BigFET可以是金属氧化物半导体场效应晶体管(MOSFET)，但在栅极可能不是真正的金属，可以是其他类似金属材料如硅化物层、多晶硅层等。对于硅衬底，BigFET的栅宽有1000?5000 μ m，但具有更快迁移率的衬底例如GaAs，BigFET的栅宽可以小于1000 μ m。
[0070]可使用其他工艺步骤如注入(implant)来调整晶体管、电容器、或其它元件的特性。也可以使用保护环(Guardrings)或更大的元件尺寸，以加强元件对高电压的耐受能力。不是使用一个最小栅长，而是使用一个较大的栅长。传输门可以位于第二级和第三级之间，而不是在第一级和第二级之间。传输门也可以被放置在在第一反相器之前，取样滤波器节点。
[0071]η-沟道传输门晶体管60的栅极可以通过一个额外反相器产生，而不是直接从节点V3生成。可以在到传输门晶体管60、62栅极的反馈中，添加额外的反相器或延迟。栅源电阻器52可以添加到其他节点上，如从节点V3到电源的栅源电阻，或从节点V2到地的栅源电阻。
[0072]在不同的工艺技术里，电容器和电阻器的其它实施方法也是可能的。可以使用较长串的反相器，或者可以使用除了反相器的更复杂的门电路。R-C元件可以被添加到各个节点，如在反相器链内的节点。也可以有寄生电阻和电容。可以使用其它滤波或者更复杂的滤波器。电阻器和电容器能够以各种方式实施，并可以被安置在焊盘金属之下以最小化面积。在此所述的电阻值和电容值仅是范例，可以有其他数值。晶体管尺寸也可以有不同，当η-沟道BigFET40很大时反相器可以根据尺寸按比例变化。
[0073]每个反相器可以被三个反相器替代，或者是一些其它奇数数目的反相器。也可以添加延迟线和缓冲器。源极和漏极是可以互换的，并且电流可以被看作是正的或负的，取决于流动方向和电荷。
[0074]本发明的背景部分可以包括有关本发明问题或环境的背景信息，而不仅仅是描述的现有技术。因此，在背景部分内包含的材料并不是申请者所认同的现有技术。
[0075]在此描述的任何方法或过程是机器实施的或计算机实施的，并意在由机器、计算机或其它装置执行，而并不是意在仅依靠人而不需要机器协助来执行。产生的有形结果可以包括报告或其它机器生成的在显示器上显示的展示，如计算机监控器、投影仪装置、音频产生装置和相关媒体装置，并可以包括同样由机器产生的硬拷贝打印输出。其它机器的计算机控制是另一个有形结果。
[0076]描述的任何优势和好处可能不适合本发明的所有实施例。通常有一个或多个单词出现在“装置”之前。在“装置”之前的单词是一个参考权利要求元素的简易标记，而不是意在表达一个结构限制。这种“装置加功能”的权利要求意在不仅包括在此所述的用来执行此功能的结构及其结构等同物，而且包括等同的结构。例如，尽管钉子和螺丝钉具有不同的结构，但它们是等同的结构，因为它们都执行固定的功能。信号通常是电子信号，但也可以是光纤上的光信号。
[0077]为了叙述本发明，前面已经描述了本发明的实施例。但是，这并不是穷尽性地或限制本发明的范围。根据本发明的上述教义，许多改进和变化是可能的。本发明的范围并不受制于详细描述，而是受限于所附的权利要求。
【权利要求】
1.一种保护核心晶体管免受静电放电ESD脉冲的核心保护电路，包括: 一个场效应晶体管BigFET，其漏极连接电源总线，其源极连接到地总线，其栅极连接到一个栅极节点，其用于在ESD脉冲期间泄放ESD电流； 一个输入滤波器，其有一滤波电阻器和一滤波电容器，所述滤波电阻器和滤波电容器串联在所述电源总线和所述地总线之间，所述输入滤波器有一滤波节点在所述滤波电阻器和所述滤波电容器之间； 多个反相器，形成一个反相器链，其中最初级反相器接收所述滤波节点作为一个输入，其中最后级反相器输出所述栅极节点； 一个传输门，其连接在所述取样反相器和保持反相器之间；当所述BigFET开启后，所述传输门隔离所述触发电路和BigFET泄放管子；当所述BigFET关闭时，所述传输门开启，在所述反相器之间传递信号； 一个栅源电阻，在ESD电流泄放完毕后，在一预定时间后，泄放完毕BigFET栅节点电荷，使得所述栅极节点为低电平，关闭所述BigFET。
2.根据权利要求1所述的核心保护电路，其中所述取样反相器是所述多个反相器中的最初级反相器，所述保持反相器的输出驱动所述最后级反相器的输入； 其中所述多个反相器刚好包括三个反相器。
3.根据权利要求2所述的核心保护电路，其中所述传输门包括: 一个η-沟道传输门晶体管，其栅极接收所述最后级反相器的输入； 一个P-沟道传输门晶体管，其栅极接收所述栅极节点； 其中所述P-沟道传输门晶体管和所述η-沟道传输门晶体管在所述取样输出和所述保持输入之间有平行的传导通道。
4.根据权利要求3所述的核心保护电路，其中栅源电阻器连接在所述地总线和所述栅极节点之间。
5.根据权利要求3所述的核心保护电路，其中所述输入滤波器包括: 所述滤波电阻器，其连接在所述电源总线和所述滤波节点之间； 所述滤波电容器，其连接在所述滤波节点和所述地总线之间。
6.根据权利要求1所述的核心保护电路，其中所述预定时间是所述栅源电阻器的电阻和所述栅极节点的电容的时间常数，其中所述预定时间和所述滤波电容器电容值无关，其中所述滤波电容器不决定所述BigFET在ESD脉冲期间泄放电流的预定时间。
7.一种静电放电ESD保护装置，包括: 一个钳位晶体管，其栅宽为至少1000微米，用于将施加在ESD节点上的ESD脉冲泄放，其有一控制栅极连接到栅极节点； 一个滤波电容器，其连接到一滤波节点； 一个滤波电阻器，其连接到一滤波节点； 第一反向级，其接收所述滤波节点作为输入，并驱动第一节点作为输出； 一个传输门，其有一 η-沟道传输门晶体管和一 P-沟道传输门晶体管，在所述第一节点和第二节点之间有平行的传导通道； 第二反向级，其接收所述第二节点作为输入，并驱动第三节点作为输出； 第三反向级，其接收所述第三节点作为输入，并驱动所述栅极节点作为输出； 一个栅源电阻器，其用于对所述栅极节点放电； 其中所述P-沟道传输门晶体管的栅极接收所述栅极节点； 其中所述η-沟道传输门晶体管接收所述第三节点； 由此，所述钳位晶体管在ESD脉冲来临时保持开启，而所述传输门隔离所述第一节点和所述第二节点，允许所述第二节点保持电荷，直到所述栅源电阻器放电完所述栅极节点。
8.根据权利要求7所述的ESD保护装置，其中所述第一反向级、第二反向级、第三反向级中每个反向级都包括一个反相器，所述反相器有一个源极接地的η-沟道晶体管和一个源极连接电源节点、栅极连接所述反相器输入、漏极连接所述反相器输出的P-沟道晶体管。
9.根据权利要求7所述的ESD保护装置，其所述滤波电阻器连接在所述ESD节点和所述滤波节点之间。
10.根据权利要求9所述的ESD保护装置，其中所述滤波电容器连接在所述滤波节点和地之间。
11.根据权利要求10所述的ESD保护装置，其中所述钳位晶体管是一个η-沟道晶体管，其源极接地。
12.根据权利要求11所述的ESD保护装置，其中所述钳位晶体管的漏极连接到电源，其源极接地； 其中所述ESD节点是所述电源； 由此当施加ESD脉冲从电源到地时，所述钳位晶体管将电流从电源泄放到地。
13.一个Vdd到Vss静电放电ESD保护电路，包括: 一个Vdd电源； 一个Vss地； 一个滤波器，其连接在Vdd电源和Vss地之间，用于在一个滤波节点上产生一个滤波电压； 一反相器链，接收所述滤波电压作为输入，用于产生一个控制节点作为输出； 一个传输门，其串联在所述反相器链之间，在ESD来临之后传递信号，使BigFET开启泄放ESD电流；BigFET开启之后，此传输门关闭，传输门之后的电荷信号被锁存住.一个钳位晶体管，其沟道宽度至少有1000微米，根据所述控制节点，将ESD电流从Vdd电源泄放到Vss地；和 一个栅源电阻器，其对所述控制节点缓慢放电，其中所述栅源电阻器的放电速率决定所述钳位晶体管泄放ESD电路的时间长度； 由此，通过传输门在BigFET开启之后的锁存的作用，延长了所述取样晶体管BigFET泄放ESD电流的时间。
14.根据权利要求13所述的Vdd到VssESD保护电路，其中所述隔离的信号是所述BigFET栅控制节点的信号，所述隔离状态发生在所述钳位晶体管BigFET泄放ESD电流的过程中。
15.根据权利要求13所述的Vdd到VssESD保护电路，其中所述传输门包括: 一个P-沟道传输门晶体管，其栅极接收所述控制节点； 一个η-沟道传输门晶体管，其栅极接收所述控制节点的一个反向； 其中所述P-沟道传输门晶体管和所述η-沟道传输门晶体管有平行的传导通道。
16.根据权利要求15所述的Vdd到VssESD保护电路，其中所述滤波器包括一个滤波电阻器和一个滤波电容器，所述滤波电阻器和所述滤波电容器串联在所述Vdd电源和所述Vss地之间。
17.根据权利要求16所述的Vdd到VssESD保护电路，其中所述反相器链包括奇数个反相器。
18.根据权利要求16所述的Vdd到VssESD保护电路，其中所述钳位晶体管是η-沟道金属氧化物半导体MOS晶体管。
19.根据权利要求18所述的Vdd到VssESD保护电路，其中所述钳位晶体管的源极连接到Vss地。
20.根据权利要求19所述的Vdd到VssESD保护电路，其中所述反相器链包括: 第一反相器，其接收所述滤波节点，用于输出第一节点作为所述传输门的输入； 第二反相器，其接收所述传输门的输出，用于驱动第二节点； 第三反相器，其接收所述第二节点，用于驱动所述控制节点。
【文档编号】H02H9/00GK104283198SQ201410494402
【公开日】2015年1月14日 申请日期:2014年9月24日 优先权日:2014年7月8日
【发明者】蔡小五, 严北平, 霍晓 申请人:香港应用科技研究院有限公司