一种适用于cpu供电的数字电源的制作方法
【专利摘要】本实用新型公开一种适用于CPU供电的数字电源，包括直流电压源V1、输入电容Cin、前级移相全桥同步倍流整流电路、前级输出电容Co1、后级4通道交错并联同步Buck电路、输出电容Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路、DSP28335芯片；本实用新型采用两级式拓扑结构，前级采用移相全桥同步倍流整流电路，后级是4相同步Buck电路并联，前级实现降压，后级提高开关频率、提高整机效率，并且通过高性能的DSP28335芯片实现对本实用新型的数字控制，因此本实用新型具有控制电路简单、瞬态响应速度快、功率密度高以及满载效率高等特点。
【专利说明】-种适用于CPU供电的数字电源
【技术领域】
[0001] 本实用新型属于数字电源【技术领域】，尤其涉及一种适用于CPU供电的数字电源。
【背景技术】
[0002] 近年来，随着CPU性能的不断提高，对CPU供电电源-电压调节模块（VRM)的要 求也在不断提高：母线输入电压不断提高，已有原来的5V提高到48V ;超高的输出电流，目 前最大负载电流已达150A ;低电压和高电压精度，目前，VRM的输出电压已降到IV以下，如 此低的输出电压对电压精度的要求更为苛刻；不断提高的负载变化率，下一代CPU的电流 变化率的要求将会达到120A/ns，这就要求为其供电的VRM必须具有很快的瞬间响应速度； CPU工作时，需要在休眠模式和活动模式之间频繁地进行切换，80 %-90 %的时间均处于休 眠模式，因此要求为其供电的VRM具有更高的轻载效率。
[0003] 现阶段为CPU供电的电源-电压调节模块（VRM)仍然存在以下问题：
[0004] 1 :控制电路复杂，模拟控制器件多、连接复杂，且易受环境影响，可靠性不高；
[0005] 2 :随着输入电压不断提高，输出电压不断降低，传统单级式VRM占空比过小，不利 于控制电路设计，系统稳定性也将降低；面对下一代CPU过高的电流变化率，传统VRM的瞬 态响应速度显得过低，有待提高；
[0006] 为了提高VRM的功率密度，需提高开关管的开关频率，传统VRM在高频下效率很难 达到满意水平；在轻载模式下，传统VRM的效率较低。 实用新型内容
[0007] 本实用新型的目的在于克服上述现有技术缺点，提供一种适用于CPU供电的数字 电源，能够解决现有CPU供电电源存在的瞬态响应速度慢、开关频率低、轻载效率低、控制 电路复杂等问题。
[0008] 为解决上述问题，本实用新型采取的技术方案为：包括直流电压源VI、输入电容 Cin、前级移相全桥同步倍流整流电路、前级输出电容Col、后级4通道同步Buck电路、输出 电容Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱 动电路、第四驱动电路以及DSP28335芯片；
[0009] 其中，直流电压源VI的正极与输入电容Cin的一端连接，直流电压源VI的负极与 输入电容Cin的另一端连接，
[0010] 所述的输入电容Cin与前级移相全桥同步倍流整流电路相连，前级移相全桥同步 倍流整流电路的输出端与前级输出电容Col相连，前级输出电容Col与后级4通道同步 Buck电路相连；后级4通道同步Buck电路的输出端并联有输出电容Co ;在输出电容Co的 两端还并联有负载RL ;负载RL的一端与后级4通道同步Buck电路输出端的正极相连，另 一端与后级4通道同步Buck电路输出端的负极相连，后级4通道同步Buck电路输出端的 负极接地；
[0011] 所述的DSP28335芯片的控制信号输出端与第一驱动电路、第二驱动电路、第三驱 动电路和第四驱动电路相连；所述的DSP28335芯片还与第一采样电路和第二采样电路相 连。
[0012] 所述的前级移相全桥同步倍流整流电路包括：移相全桥电路、变压器T1以及同步 倍流整流电路。
[0013] 所述的移相全桥电路包括第一 M0S管Q1、第二M0S管Q2、第三M0S管Q3、第四M0S 管Q4,第一 M0S管Q1的源极与漏极之间并联有第一开关寄生二极管D1和第一开关寄生电 容C1，第二M0S管Q2的源极与漏极之间并联有第二开关寄生二极管D2和第二开关寄生电 容C2,第三M0S管Q3的源极与漏极之间并联有第三开关寄生二极管D3和第三开关寄生电 容C3,第四M0S管Q4的源极与漏极之间并联有第四开关寄生二极管D4和第四开关寄生电 容C4 ;所述第一 M0S管Q1的源极与第二M0S管Q2的漏极相连并通过变压器漏感Ls与变 压器T1原边绕组同名端相连，第一 M0S管Q1的漏极与直流电压源VI的正极相连，第二M0S 管Q2的源极与直流电压源VI的负极相连并接地；第三M0S管Q3的源极与第四M0S管Q4 的漏极相连并与变压器T1原边绕组异名端相连，第三M0S管Q3的漏极接第一 M0S管Q1的 漏极，第四M0S管Q4的源极与第二M0S管Q2的源极相连。
[0014] 所述的第一驱动电路的第一 PWM输出端与第一 M0S管Q1的栅极相连，第一驱动电 路的第二PWM输出端与第二M0S管Q2的栅极相连，第一驱动电路的第三PWM输出端与第三 M0S管Q3的栅极相连，第一驱动电路的第四PWM输出端与第四M0S管Q4的栅极相连。
[0015] 所述的第一采样电路分别与前级移相全桥同步倍流整流电路输出端的正极、变压 器T1原边绕组异名端以及前级移相全桥同步倍流整流电路输出端的负极。
[0016] 所述的同步倍流整流电路包括：第一同步整流电感L1，第二同步整流电感L2,第 一同步整流管SR1，第二同步整流管SR2,第一同步整流管SR1的源极与漏极之间并联有第 一同步整流寄生二极管D5和第一同步整流寄生电容C5 ;第一同步整流寄生二极管D5的阴 极与第一同步整流管SR1的漏极相连，第一同步整流寄生二极管D5的阳极与第一同步整流 管SR1的源极相连；第二同步整流管SR2的源极与漏极之间并联有第二同步整流寄生二极 管D6和第二同步整流寄生电容C6 ;第二同步整流寄生二极管D6的阴极与第二同步整流管 SR2的漏极相连，第二同步整流寄生二极管D6的阳极与第二同步整流管SR2的源极相连，变 压器T1的副边绕组同名端与第一同步整流电感L1的一端相连，变压器T1的副边绕组异名 端与第二同步整流电感L2的一端相连；第一同步整流电感L1的另一端和第二同步整流电 感L2的另一端与前级移相全桥同步倍流整流电路的输出端的正极相连；第一同步整流管 SR1的漏极与变压器T1的副边绕组异名端相连；第一同步整流管SR1的源极与第二同步整 流管SR2的源极相连并接地；第二同步整流管SR2的漏极与变压器T1的副边绕组同名端相 连。
[0017] 所述的第二驱动电路的第一 PWM输出端与第一同步整流管SR1的栅极相连，第二 驱动电路的第二PWM输出端与第二同步整流管SR2的栅极相连。
[0018] 所述的后级4通道同步Buck电路包括：第一 Buck电路、第二Buck电路、第三Buck 电路、第四Buck电路；
[0019] 所述的第一 Buck电路包括：第一 Buck电路M0S管Q11，第一 Buck电路续流M0S 管Q12,第一 Buck电感L11，其中第一 Buck电路M0S管Q11的漏极与前级移相全桥同步倍 流整流电路的输出端的正极相连，第一 Buck电路M0S管Q11的源极与第一 Buck电路续流 MOS管Q12的漏极和第一 Buck电感LI 1的一端相连，第一 Buck电路续流MOS管Q12的源极 接地，第一 Buck电感L11的另一端与后级4通道同步Buck电路输出端的正极相连；
[0020] 所述的第二Buck电路包括：第二Buck电路M0S管Q21，第二Buck电路续流M0S管 Q22,第二Buck电感L22,其中，第二Buck电路M0S管Q21的漏极与前级移相全桥同步倍流 整流电路的输出端的正极相连，第二Buck电路M0S管Q21的源极、第二Buck电路续流M0S 管Q22的漏极均与第二Buck电感L22的一端相连，第二Buck电路续流M0S管Q22的源极 接地，第二Buck电感L22的另一端与后级4通道同步Buck电路输出端的正极相连；
[0021] 所述的第三Buck电路包括：第三Buck电路M0S管Q31，第三Buck电路续流M0S管 Q32,第三Buck电感L33,其中，第三Buck电路M0S管Q31的漏极与前级移相全桥同步倍流 整流电路的输出端的正极相连，第三Buck电路M0S管Q31的源极、第三Buck电路续流M0S 管Q32的漏极均与第三Buck电感L33的一端相连，第三Buck电路续流M0S管Q32的源极 接地，第三Buck电感L33的另一端与后级4通道同步Buck电路输出端的正极相连；
[0022] 所述的第四Buck电路包括：第四Buck电路M0S管Q41，第四Buck电路续流M0S 管Q42及第四Buck电感L44,其中，第四Buck电路M0S管Q41的漏极与前级移相全桥同步 倍流整流电路的输出端的正极相连，第四Buck电路M0S管Q41的源极、第四Buck电路续流 M0S管Q42的漏极均与第四Buck电感L44的一端相连，第四Buck电路续流M0S管Q42的源 极接地，第四Buck电感L44的另一端与后级4通道同步Buck电路输出端正极相连。
[0023] 所述的第三驱动电路的第一 PWM输出端与第一 Buck电路M0S管Q11的栅极相连， 第三驱动电路的第二PWM输出端与第一 Buck电路续流M0S管Q12的栅极相连，第三驱动电 路的第三PWM输出端与第二Buck电路M0S管Q21的栅极相连，第三驱动电路的第四PWM输 出端与第二Buck电路M0S管Q22的栅极相连；第四驱动电路的第一 PWM输出端与第三Buck 电路MOS管Q31的栅极相连，第四驱动电路的第二PWM输出端与第三Buck电路续流MOS管 Q32的栅极相连，第四驱动电路的第三PWM输出端与第四Buck电路M0S管Q41的栅极相连， 第四驱动电路的第四PWM输出端与第四Buck电路M0S管Q42的续流M0S管的栅极相连。
[0024] 所述的第二采样电路分别与后级4通道同步Buck电路输出端的正极、第一 Buck 电感L11的另一端相连。
[0025] 与现有技术相比，本实用新型具有以下有益效果：本实用新型采用TI的DSP28335 芯片作为主控制芯片进行数字控制，大大减少模拟器件的应用，使控制电路变得简单，又提 高了系统的可靠性；本实用新型主电路采用两级式拓扑结构，前级采用前级移相全桥同步 倍流整流电路，后级采用后级4通道同步Buck电路交错并联，能有效提高电源开关频率、满 载效率以及瞬态响应速度，并且输出流纹波率也变得很小。
【专利附图】
【附图说明】
[0026] 图1为本实用新型的主电路图；
[0027] 图2为并联相数和占空比与输出电流纹波的关系；
[0028] 图3为本实用新型突发模式（Burst)工作原理；
【具体实施方式】
[0029] 以下结合附图对本实用新型做进一步详细说明：
[0030] 参见图1，包括直流电压源VI、输入电容Cin、前级移相全桥同步倍流整流电路、前 级输出电容Col、后级4通道同步Buck电路、输出电容Co、负载电阻RL、第一采样电路、第 二采样电路、第一驱动电路、第二驱动电路、第三驱动电路、第四驱动电路以及DSP28335芯 片；
[0031] 其中，直流电压源VI的正极与输入电容Cin的一端连接，直流电压源VI的负极与 输入电容Cin的另一端连接，输入电容Cin与前级移相全桥同步倍流整流电路相连，前级移 相全桥同步倍流整流电路的输出端与前级输出电容Col相连，前级输出电容Col与后级4 通道同步Buck电路相连；后级4通道同步Buck电路的输出端并联有输出电容Co ;在输出 电容Co的两端还并联有负载RL ;负载RL的一端与后级4通道同步Buck电路输出端的正 极相连，另一端与后级4通道同步Buck电路输出端的负极相连，后级4通道同步Buck电路 输出端的负极接地；DSP28335芯片的控制信号输出端与第一驱动电路、第二驱动电路、第 三驱动电路和第四驱动电路相连；所述的DSP28335芯片还与第一采样电路和第二采样电 路相连，DSP28335芯片，通过第一采样电路采集前级输出电压Vol、输出电流Ιο?和变压器 初级侧电流Ιρ，通过第二采样电路采集输出电压Vo和输出电流1〇。前级输出电容Co的一 端与后级4通道同步Buck电路输出端的正极相连，前级输出电容Co的另一端与后级4通 道同步Buck电路输出端的负极相连。
[0032] 前级移相全桥同步倍流整流电路包括：移相全桥电路、变压器T1、同步倍流整流 电路。
[0033] 移相全桥电路包括第一 M0S管Q1、第二M0S管Q2、第三M0S管Q3、第四M0S管Q4， 第一 M0S管Q1的源极与漏极之间并联有第一开关寄生二极管D1和第一开关寄生电容C1， 第二M0S管Q2的源极与漏极之间并联有第二开关寄生二极管D2和第二开关寄生电容C2， 第三M0S管Q3的源极与漏极之间并联有第三开关寄生二极管D3和第三开关寄生电容C3， 第四M0S管Q4的源极与漏极之间并联有第四开关寄生二极管D4和第四开关寄生电容C4 ; 所述第一 M0S管Q1的源极与第二M0S管Q2的漏极相连并通过变压器漏感Ls与变压器T1 原边绕组同名端1相连，第一 M0S管Q1的漏极与直流电压源VI的正极相连，第二M0S管Q2 的源极与直流电压源VI的负极相连并接地；第三M0S管Q3的源极与第四M0S管Q4的漏 极相连并与变压器T1原边绕组异名端3相连，第三M0S管Q3的漏极接第一 M0S管Q1的漏 极，第四M0S管Q4的源极与第二M0S管Q2的源极相连。
[0034] 第一驱动电路的第一 PWM输出端与第一 M0S管Q1的栅极相连，第一驱动电路的第 二PWM输出端与第二M0S管Q2的栅极相连，第一驱动电路的第三PWM输出端与第三M0S管 Q3的栅极相连，第一驱动电路的第四PWM输出端与第四M0S管Q4的栅极相连。
[0035] 同步倍流整流电路包括：第一同步整流电感L1，第二同步整流电感L2,第一同步 整流管SR1，第二同步整流管SR2,第一同步整流管SR1的源极与漏极之间并联有第一同步 整流寄生二极管D5和第一同步整流寄生电容C5 ;第一同步整流寄生二极管D5的阴极与第 一同步整流管SR1的漏极相连，第一同步整流寄生二极管D5的阳极与第一同步整流管SR1 的源极相连；第二同步整流管SR2的源极与漏极之间并联有第二同步整流寄生二极管D6和 第二同步整流寄生电容C6 ;第二同步整流寄生二极管D6的阴极与第二同步整流管SR2的 漏极相连，第二同步整流寄生二极管D6的阳极与第二同步整流管SR2的源极相连，变压器 T1的副边绕组同名端2与第一同步整流电感L1的一端相连，变压器T1的副边绕组异名端 4与第二同步整流电感L2的一端相连；第一同步整流电感L1的另一端和第二同步整流电 感L2的另一端与前级移相全桥同步倍流整流电路的输出端的正极相连；第一同步整流管 SR1的漏极与变压器T1的副边绕组异名端4相连；第一同步整流管SR1的源极与第二同步 整流管SR2的源极相连并接地；第二同步整流管SR2的漏极与变压器T1的副边绕组同名端 2相连。
[0036] 第二驱动电路的第一 PWM输出端与第一同步整流管SR1的栅极相连，第二驱动电 路的第二PWM输出端与第二同步整流管SR2的栅极相连。
[0037] 后级4通道同步Buck电路包括：第一 Buck电路、第二Buck电路、第三Buck电路、 第四Buck电路；第一 Buck电路包括：第一 Buck电路M0S管Q11，第一 Buck电路续流M0S 管Q12,第一 Buck电感L11，其中第一 Buck电路M0S管Q11的漏极与前级移相全桥同步倍 流整流电路的输出端的正极相连，第一 Buck电路M0S管Q11的源极与第一 Buck电路续流 M0S管Q12的漏极和第一 Buck电感L11的一端相连，第一 Buck电路续流M0S管Q12的源 极接地，第一 Buck电感L11的另一端与后级4通道同步Buck电路输出端的正极相连；第二 Buck电路包括：第二Buck电路M0S管Q21，第二Buck电路续流M0S管Q22,第二Buck电感 L22,其中，第二Buck电路M0S管Q21的漏极与前级移相全桥同步倍流整流电路的输出端的 正极相连，第二Buck电路M0S管Q21的源极、第二Buck电路续流M0S管Q22的漏极均与第 二Buck电感L22的一端相连，第二Buck电路续流M0S管Q22的源极接地，第二Buck电感 L22的另一端与后级4通道同步Buck电路输出端的正极相连；
[0038] 第三Buck电路包括：第三Buck电路M0S管Q31，第三Buck电路续流M0S管Q32,第 三Buck电感L33,其中，第三Buck电路M0S管Q31的漏极与前级移相全桥同步倍流整流电 路的输出端的正极相连，第三Buck电路M0S管Q31的源极、第三Buck电路续流M0S管Q32 的漏极均与第三Buck电感L33的一端相连，第三Buck电路续流M0S管Q32的源极接地，第 三Buck电感L33的另一端与后级4通道同步Buck电路输出端的正极相连；
[0039] 第四Buck电路包括：第四Buck电路M0S管Q41，第四Buck电路续流M0S管Q42 及第四Buck电感L44,其中，第四Buck电路M0S管Q41的漏极与前级移相全桥同步倍流整 流电路的输出端的正极相连，第四Buck电路M0S管Q41的源极、第四Buck电路续流M0S管 Q42的漏极均与第四Buck电感L44的一端相连，第四Buck电路续流M0S管Q42的源极接 地，第四Buck电感L44的另一端与后级4通道同步Buck电路输出端正极相连。
[0040] 第三驱动电路的第一 PWM输出端与第一 Buck电路M0S管Q11的栅极相连，第三驱 动电路的第二PWM输出端与第一 Buck电路续流M0S管Q12的栅极相连，第三驱动电路的第 三PWM输出端与第二Buck电路M0S管Q21的栅极相连，第三驱动电路的第四PWM输出端与 第二Buck电路M0S管Q22的栅极相连；第四驱动电路的第一 PWM输出端与第三Buck电路 M0S管Q31的栅极相连，第四驱动电路的第二P丽输出端与第三Buck电路续流M0S管Q32 的栅极相连，第四驱动电路的第三PWM输出端与第四Buck电路M0S管Q41的栅极相连，第 四驱动电路的第四PWM输出端与第四Buck电路M0S管Q42的续流M0S管的栅极相连。
[0041] 第一采样电路分别与前级移相全桥同步倍流整流电路输出端的正极、变压器T1 原边绕组异名端3以及前级移相全桥同步倍流整流电路输出端的负极相连，采集前级移相 全桥同步倍流整流电路输出端输出电压Vo、前级移相全桥同步倍流整流电路输出端输出电 流1〇1以及变压器初级侧电流Ip。
[0042] 第二采样电路分别与后级4通道同步Buck电路输出端的正极、第一 Buck电感Lll 的另一端相连，采集后级4通道同步Buck电路输出端输出电压V。和输出电流I。。
[0043] 本实用新型采样两级拓扑结构，前级主要承担降压，后级主要承担提高频率和转 换效率的作用，尤其适合下一代CPU供电电源。本实用新型的输入电压为48V，前级输出电 压可定为4V，最终的输出电压为IV。
[0044] DSP28335芯片作为主控制芯片对电源进行数字控制，通过第一采样电路对输出电 压Vo、输出电流U以及变压器初级侧电流I p进行采样，采样后的信息送入DSP28335芯片 中，根据预先编好的程序对采集的信号进行运算和分析，并调节占空比以及移相角的大小， 第一驱动电路根据DSP28335芯片输出的占空比信号控制第一 M0S管Q1、第二M0S管Q2、第 三M0S管Q3、第四M0S管Q4的开通和关断时间，使得全桥开关管达到ZVS，从而提高电源开 关频率和转换效率，第二驱动电路根据DSP28335芯片输出的占空比信号控制第一同步整 流管SR1和第二同步整流管SR2的开通和关断时间，从而调节本实用新型的前级输出；通 过第二采样电路对输出电压V。和输出电流I。进行采样，采样后的信息送入DSP28335芯片 中，根据预先编好的程序对采集的信号进行运算和分析，并调节占空比，第三驱动电路和第 四驱动电路根据DSP28335芯片输出的占空比信号控制M0S管Q11、Q12、Q21、Q22、Q31、Q32、 Q41、Q42的开通和关断时间，从而控制本实用新型的输出。
[0045] 参见图2为本实用新型的并联相数和占空比与输出电流纹波的关系图，对后级4 通道同步Buck电路，当占空比为0. 25时，输出电流的理论纹波率为0,本实用新型的后级4 通道同步Buck电路的占空比正是0. 25,因此，输出电容Co的容值可以选择比较小的值，由 于后级4通道同步Buck电路的受错并联以及后级开关频率的提商，后级4通道同步Buck电 路的电感111、1^22、1^33、1^44的电感值也会很小，有公式虹/社=￥/1可知，在输出电压￥ - 定情况下，电源的瞬态响应速度主要由电感值L决定，电感值越小，电源的瞬态响应速度越 高，因此本实用新型具有满载效率高、开关频率高、瞬态响应速度快、电压纹波率小等优势。
[0046] 为了使本实用新型具有更高的轻载效率，本实用新型前级采用突发脉冲（Burst) 模式控制同步整流管，后级采用切相方式控制Buck电路，具体的，当DSP28335芯片检测到 输出电流处于轻载情况时，前级采用突发脉冲（Burst)模式控制同步整流管（SRI、SR2)的 开关时间和开关次数，同时调整移相全桥中M0S管Ql、Q2、Q3、Q4的开关时间，以减少输入 侧能量向输出侧的传输，并且增大移相全桥控制器中滞后臂的死区时间以保证全桥开关管 能达到ZVS，这样大大减少了第一 M0S管Q1、第二M0S管Q2、第三M0S管Q3、第四M0S管Q4 的开关损耗和第一同步整流电感L1、第二同步整流电感L2以及变压器T1的磁芯损耗；后 级4通道同步Buck电路通过切相变为2通道同步Buck电路交错并联，也就是第四驱动电 路不工作，不驱动M0S管Q31、Q32、Q41、Q42,减少了开关损耗和导通损坏，从而大大提1? 了 轻载效率。
[0047] 结合图3,对突发脉冲模式（Burst)的工作原理作以下说明，其中Pro.是指主程序 进入Burst模式；CLA是数字补偿器，它能完成对量化之后的输出电压误差的运算补偿，最 终计算出相应的占空比信息传递给PWM驱动器；PWM是指开关管的栅极驱动信号；1〇是输 出电流；Vout是输出电压，Vf作为Vout的参考。从图3中可以看出，根据采集的电压电流信 号，CLA产生占空比信号，当占空比D处于D-on-limit和D-off-limit之间时，也即电源处 于轻载状态，此时程序进入Burst模式；进入Burst模式之后，当占空比上升到D-on-limit 下时，驱动同步整流管，当占空比下降到D-off-limit时，关闭同步整流管，直到占空比再 次上升到D-on-limit时，才再次驱动同步整流管，因此能较大的减少同步整流管的开关损 耗和同步整流电感L1、L2以及变压器T1的磁芯损耗；图3中还能看到，在Burst模式中，当 检测到负载电流突然上升时，通过占空比钳位，CLA产生较大的占空比信号，并保持一定时 间，即t〇-tl时间段，从而使得输入侧向输出侧传递较大的能量，当检测到负载电流一直处 于满载或中载状态时，Burst模式结束，CLA产生正常的PWM驱动信号。
[0048] 本实用新型工作过程：
[0049] 电源输入电压为48V直流电压，当电源工作在满载和中载状态时（20%-100%额 定负载），DSP28335产生正常的PWM驱动信号，通过第一驱动电路和第二驱动电路驱动M0S 管Ql、Q2、Q3、Q4和同步整流管SRI、SR2,实现移相全桥和同步倍流整流，前级输出电压稳 定在4V，通过第三驱动电路和第四驱动电路驱动M0S管Qll、Q12、Q21、Q22、Q31、Q32、Q41、 Q42,使得后级电路为4通道同步Buck电路交错并联，最终输出电压稳定在IV ;当电源工作 在轻载状态时（0-20 %额定负载），DSP28335产生Burst模式的PWM驱动信号，如图3示，通 过第一驱动电路和第二驱动电路驱动M0S管Ql、Q2、Q3、Q4和同步整流管SRI、SR2,实现移 相全桥和同步倍流整流，前级输出电压稳定在4V，通过第三驱动电路驱动M0S管Qll、Q12、 Q21、Q22,使得后级电路为2通道同步Buck电路交错并联，最终输出电压稳定在IV。
[0050] 以上所述的本实用新型的实施方式，并不构成对本实用新型保护范围的限定，任 何在本实用新型的精神和原则之内所做的修改、等同替换、和改进等，均应包含在本实用新 型的权利要求保护范围之内。
【权利要求】
1. 一种适用于CPU供电的数字电源，其特征在于：包括直流电压源VI、输入电容Cin、 前级移相全桥同步倍流整流电路、前级输出电容Col、后级4通道同步Buck电路、输出电容 Co、负载电阻RL、第一采样电路、第二采样电路、第一驱动电路、第二驱动电路、第三驱动电 路、第四驱动电路以及DSP28335芯片； 其中，直流电压源VI的正极与输入电容Cin的一端连接，直流电压源VI的负极与输入 电容Cin的另一端连接， 所述的输入电容Cin与前级移相全桥同步倍流整流电路相连，前级移相全桥同步倍流 整流电路的输出端与前级输出电容Col相连，前级输出电容Col与后级4通道同步Buck电 路相连；后级4通道同步Buck电路的输出端并联有输出电容Co ;在输出电容Co的两端还 并联有负载RL ;负载RL的一端与后级4通道同步Buck电路输出端的正极相连，另一端与 后级4通道同步Buck电路输出端的负极相连，后级4通道同步Buck电路输出端的负极接 地； 所述的DSP28335芯片的控制信号输出端与第一驱动电路、第二驱动电路、第三驱动电 路和第四驱动电路相连；所述的DSP28335芯片还与第一采样电路和第二采样电路相连。
2. 根据权利要求1所述的一种适用于CPU供电的数字电源，其特征在于：所述的前级 移相全桥同步倍流整流电路包括：移相全桥电路、变压器T1以及同步倍流整流电路。
3. 根据权利要求2所述的一种适用于CPU供电的数字电源，其特征在于：所述的移相 全桥电路包括第一 M0S管Q1、第二M0S管Q2、第三M0S管Q3、第四M0S管Q4,第一 M0S管Q1 的源极与漏极之间并联有第一开关寄生二极管D1和第一开关寄生电容C1，第二M0S管Q2 的源极与漏极之间并联有第二开关寄生二极管D2和第二开关寄生电容C2,第三M0S管Q3 的源极与漏极之间并联有第三开关寄生二极管D3和第三开关寄生电容C3,第四M0S管Q4 的源极与漏极之间并联有第四开关寄生二极管D4和第四开关寄生电容C4 ;所述第一 M0S 管Q1的源极与第二M0S管Q2的漏极相连并通过变压器漏感Ls与变压器T1原边绕组同名 端（1)相连，第一 M0S管Q1的漏极与直流电压源VI的正极相连，第二M0S管Q2的源极与 直流电压源VI的负极相连并接地；第三M0S管Q3的源极与第四M0S管Q4的漏极相连并与 变压器T1原边绕组异名端（3)相连，第三M0S管Q3的漏极接第一 M0S管Q1的漏极，第四 M0S管Q4的源极与第二M0S管Q2的源极相连。
4. 根据权利要求3所述的一种适用于CPU供电的数字电源，其特征在于：所述的第一 驱动电路的第一 PWM输出端与第一 M0S管Q1的栅极相连，第一驱动电路的第二PWM输出端 与第二M0S管Q2的栅极相连，第一驱动电路的第三PWM输出端与第三M0S管Q3的栅极相 连，第一驱动电路的第四PWM输出端与第四M0S管Q4的栅极相连。
5. 根据权利要求3所述的一种适用于CPU供电的数字电源，其特征在于：所述的第一 采样电路分别与前级移相全桥同步倍流整流电路输出端的正极、变压器T1原边绕组异名 端（3)以及前级移相全桥同步倍流整流电路输出端的负极。
6. 根据权利要求2所述的一种适用于CPU供电的数字电源，其特征在于：所述的同步 倍流整流电路包括：第一同步整流电感L1，第二同步整流电感L2,第一同步整流管SR1，第 二同步整流管SR2,第一同步整流管SR1的源极与漏极之间并联有第一同步整流寄生二极 管D5和第一同步整流寄生电容C5 ;第一同步整流寄生二极管D5的阴极与第一同步整流管 SR1的漏极相连，第一同步整流寄生二极管D5的阳极与第一同步整流管SR1的源极相连； 第二同步整流管SR2的源极与漏极之间并联有第二同步整流寄生二极管D6和第二同步整 流寄生电容C6 ;第二同步整流寄生二极管D6的阴极与第二同步整流管SR2的漏极相连，第 二同步整流寄生二极管D6的阳极与第二同步整流管SR2的源极相连，变压器T1的副边绕 组同名端（2)与第一同步整流电感L1的一端相连，变压器T1的副边绕组异名端（4)与第 二同步整流电感L2的一端相连；第一同步整流电感L1的另一端和第二同步整流电感L2的 另一端与前级移相全桥同步倍流整流电路的输出端的正极相连；第一同步整流管SR1的漏 极与变压器T1的副边绕组异名端（4)相连；第一同步整流管SR1的源极与第二同步整流管 SR2的源极相连并接地；第二同步整流管SR2的漏极与变压器T1的副边绕组同名端（2)相 连。
7. 根据权利要求6所述的一种适用于CPU供电的数字电源，其特征在于：所述的第二 驱动电路的第一 PWM输出端与第一同步整流管SR1的栅极相连，第二驱动电路的第二PWM 输出端与第二同步整流管SR2的栅极相连。
8. 根据权利要求1所述的一种适用于CPU供电的数字电源，其特征在于：所述的后级 4通道同步Buck电路包括：第一 Buck电路、第二Buck电路、第三Buck电路、第四Buck电 路； 所述的第一 Buck电路包括：第一 Buck电路MOS管Q11，第一 Buck电路续流MOS管Q12， 第一 Buck电感L11，其中第一 Buck电路MOS管Q11的漏极与前级移相全桥同步倍流整流 电路的输出端的正极相连，第一 Buck电路MOS管Q11的源极与第一 Buck电路续流MOS管 Q12的漏极和第一 Buck电感L11的一端相连，第一 Buck电路续流MOS管Q12的源极接地， 第一 Buck电感L11的另一端与后级4通道同步Buck电路输出端的正极相连； 所述的第二Buck电路包括：第二Buck电路MOS管Q21，第二Buck电路续流MOS管Q22， 第二Buck电感L22,其中，第二Buck电路MOS管Q21的漏极与前级移相全桥同步倍流整流电 路的输出端的正极相连，第二Buck电路MOS管Q21的源极、第二Buck电路续流MOS管Q22 的漏极均与第二Buck电感L22的一端相连，第二Buck电路续流MOS管Q22的源极接地，第 二Buck电感L22的另一端与后级4通道同步Buck电路输出端的正极相连； 所述的第三Buck电路包括：第三Buck电路MOS管Q31，第三Buck电路续流MOS管Q32， 第三Buck电感L33,其中，第三Buck电路MOS管Q31的漏极与前级移相全桥同步倍流整流电 路的输出端的正极相连，第三Buck电路MOS管Q31的源极、第三Buck电路续流MOS管Q32 的漏极均与第三Buck电感L33的一端相连，第三Buck电路续流MOS管Q32的源极接地，第 三Buck电感L33的另一端与后级4通道同步Buck电路输出端的正极相连； 所述的第四Buck电路包括：第四Buck电路MOS管Q41，第四Buck电路续流MOS管Q42 及第四Buck电感L44,其中，第四Buck电路MOS管Q41的漏极与前级移相全桥同步倍流整 流电路的输出端的正极相连，第四Buck电路MOS管Q41的源极、第四Buck电路续流MOS管 Q42的漏极均与第四Buck电感L44的一端相连，第四Buck电路续流MOS管Q42的源极接 地，第四Buck电感L44的另一端与后级4通道同步Buck电路输出端正极相连。
9. 根据权利要求8所述的一种适用于CPU供电的数字电源，其特征在于：所述的第三 驱动电路的第一 PWM输出端与第一 Buck电路MOS管Ql 1的栅极相连，第三驱动电路的第二 PWM输出端与第一 Buck电路续流MOS管Q12的栅极相连，第三驱动电路的第三PWM输出端 与第二Buck电路MOS管Q21的栅极相连，第三驱动电路的第四PWM输出端与第二Buck电 路MOS管Q22的栅极相连；第四驱动电路的第一 PWM输出端与第三Buck电路MOS管Q31的 栅极相连，第四驱动电路的第二PWM输出端与第三Buck电路续流M0S管Q32的栅极相连， 第四驱动电路的第三PWM输出端与第四Buck电路M0S管Q41的栅极相连，第四驱动电路的 第四PWM输出端与第四Buck电路M0S管Q42的续流M0S管的栅极相连。
10.根据权利要求8所述的一种适用于CPU供电的数字电源，其特征在于：所述的第二 采样电路分别与后级4通道同步Buck电路输出端的正极、第一 Buck电感L11的另一端相 连。
【文档编号】H02M3/335GK203911763SQ201420309826
【公开日】2014年10月29日 申请日期:2014年6月11日 优先权日:2014年6月11日
【发明者】史永胜, 余彬, 胡双, 宁青菊 申请人:陕西科技大学