一种基于dsp与fpga的单元级联型变频器的制造方法
【专利摘要】本发明公开了一种基于DSP与FPGA的单元级联型变频器，包括主电路、DSP和FPGA；DSP用于从键盘接收输入频率并计算调制度，并将调制波频率和电压调制度通过独特的SPI接口发送至FPGA；FPGA用于根据输入的调制波频率和电压调制度产生SPWM调制信号以控制主电路中的功率管的通断；主电路包括移相变压器和级联的n个功率模块；n为整数，且n≥3；该基于DSP与FPGA的单元级联型变频器能灵活的调整载波频率、调制波频率、调制度，响应迅速，能有效保障变频器的调速性能。
【专利说明】-种基于DSP与FPGA的单元级联型变频器
【技术领域】
[0001] 本发明涉及一种基于DSP与FPGA的单元级联型变频器。
【背景技术】
[0002] 随着人们节能环保意思的加强，变频器的应用越来越普及，但我国电机驱动系统 能源利用率却非常低，尤其在高压电机领域，基本上比国外平均水平低30%，在国内推广高 压电机的变频调速逐渐得到了国家的重视。功率模块级联型高压变频器由于其高可靠性和 完美的输出波形在高压变频领域得到了广泛的应用。
[0003] 现有的电机变频调速，一股采用DSP来控制逆变器的工作，DSP既完成相关计算， 还需形成脉冲，无法保障控制的实时性，控制效果不太理想，因此，有必要设计一种全新的 基于DSP与FPGA的单元级联型变频器。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种基于DSP与FPGA的单元级联型变频器，该 基于DSP与FPGA的单元级联型变频器能灵活的调整载波频率、调制波频率、调制度，响应迅 速，能有效保障变频器的调速性能。
[0005] 发明的技术解决方案如下：
[0006] 一种基于DSP与FPGA的单元级联型变频器，包括主电路、DSP和FPGA ;
[0007] DSP用于从键盘接收输入频率并计算调制度，并将调制波频率和电压调制度通过 SPI接口发送至FPGA ;
[0008] FPGA用于根据输入的调制波频率和电压调制度产生SPWM调制信号以控制主电路 中的功率管的通断；
[0009] 主电路包括移相变压器和级联的n个功率模块；n为整数，且n彡3 ;
[0010] 电网侧电压经过移相变压器降压，并在二次侧绕组产生移相，每个功率模块分别 由移相变压器的一个二次侧绕组供电，移相变压器二次侧绕组之间相互绝缘，每个功率模 块均采用三相输入整流、单相输出的交-直-交电压源型的逆变结构；每个功率模块中的逆 变模块包括功率管VI?V4,功率管VI?V4分别对应带有续流二极管D1?D4, VI和V2连 成第一桥臂；V3和V4连成第二桥臂；
[0011] 将同一相功率模块逆变输出依次串联构成单相，三个所述的单相以Y型连接，功 率模块级联的个数和单个功率模块的输出电压决定了变频器的输出电压，单个功率模块的 电流决定了变频器的输出电流；
[0012] 移相变压器使得单相每个功率模块之间移相/3n电角度。
[0013] 通过键盘输入调制波频率，键盘与DSP之间通过SCI (串行通信接口）通信，每按 键一次，调制波频率增加一次，通过不同的按键可以实现每次加减1赫兹或者加减10赫兹， 预先设置一种V/F曲线，电压调制度和调制波频率保持线性关系，电压调制度是根据输入 的调制波频率，根据DSP中的算法，自动在DSP中计算得出；调整频率即输入频率，调制度为 输出电压与额定电压比值，依据所述的V/F曲线，转折频率之前电压调制度不随调整频率 变化，转折频率之后，输入频率和电压调制度呈线性关系，斜率为电机磁通，为恒值；
[0014] V/F曲线的表达式如下：
【权利要求】
1. 一种基于DSP与FPGA的单元级联型变频器，其特征在于，包括主电路、DSP和FPGA; DSP用于从键盘接收输入频率并计算调制度，并将调制波频率和电压调制度通过SPI 接口发送至FPGA; FPGA用于根据输入的调制波频率和电压调制度产生SPWM调制信号以控制主电路中的 功率管的通断； 主电路包括移相变压器和级联的n个功率模块；n为整数，且n> 3 ; 电网侧电压经过移相变压器降压，并在二次侧绕组产生移相，每个功率模块分别由移 相变压器的一个二次侧绕组供电，移相变压器二次侧绕组之间相互绝缘，每个功率模块均 采用三相输入整流、单相输出的交-直-交电压源型的逆变结构；每个功率模块中的逆变模 块包括功率管Vl?V4,功率管Vl?V4分别对应带有续流二极管Dl?D4,Vl和V2连成 第一桥臂；V3和V4连成第二桥臂； 将同一相功率模块逆变输出依次串联构成单相，三个所述的单相以Y型连接，功率模 块级联的个数和单个功率模块的输出电压决定了变频器的输出电压，单个功率模块的电流 决定了变频器的输出电流； 移相变压器使得单相每个功率模块之间移相n/3n电角度。
2. 根据权利要求1所述的基于DSP与FPGA的单元级联型变频器，其特征在于，通过键 盘输入调制波频率，键盘与DSP之间通过SCI(串行通信接口）通信，每按键一次，调制波频 率增加一次，通过不同的按键可以实现每次加减1赫兹或者加减10赫兹，预先设置一种V/ F曲线，电压调制度和调制波频率保持线性关系，电压调制度是根据输入的调制波频率，根 据DSP中的算法，自动在DSP中计算得出；调整频率即输入频率，调制度为输出电压与额定 电压比值，依据所述的V/F曲线，转折频率之前电压调制度不随调整频率变化，转折频率之 后，输入频率和电压调制度呈线性关系，斜率为电机磁通，为恒值； V/F曲线的表达式如下：
其中f为输入频率，Lowf为转折频率，设置为5hz，Higf为最高频率，设置为50hz，Vmin 为转折电压，设置为22V，Vmax为额定电压220V;Vwt为输出电压；电压调制度M=VWt/Vmax。
3. 根据权利要求1所述的基于DSP与FPGA的单元级联型变频器，其特征在于，使用按 键与DSP之间的SCI中断实现调整波频率数据传输：每次按键改变调制波频率时，会触发一 次SCI中断，DSP中设定在每次触发SCI中断的时候，数据会由DSP发送到FPGA中一次。
4. 根据权利要求1所述的基于DSP与FPGA的单元级联型变频器，其特征在于，FPGA接 收到DSP发送的数据后存入到RAM中，根据FPGA中已经存储的8192个点的半个周期正弦 波，调整调制波波形，在生成SPWM信号时，采用单极性调制方式：正半周时，Vl导通，V2截 止，正弦调制波Ur与三角载波Uc比较，当Ur>Uc时，V4导通，V3截止，输出电压Uo=Ud， Ud为母线电压；当Ur<Uc，V4截至，D3导通续流（V3不会导通），Uo= 0 ;负半周时，Vl截 至，V2导通，当Ur>Uc时，V3导通，V4截至，Uo= -Ud，当Ur<Uc时，V3截至，D4导通续 流，Uo= 0 ;V1和V2根据正负半周信号控制通断，V3和V4根据比较结果和正负半周控制 通断。
5. 根据权利要求1所述的基于DSP与FPGA的单元级联型变频器，其特征在于，FPGA 的串行通信时钟的频率为IMHz;将DSP的系统时钟经过低速预定标器设定之后，转化为 37. 5MHz时钟，之后再经分频为IMHz时钟。
6. 根据权利要求1-5任一项所述的基于DSP与FPGA的单元级联型变频器，其特征在 于，SPI接口使用4个信号：串行移位时钟信号SCLK、数据输出信号MOSI、数据输入信号 MISO、低电平有效的从使能信号SS; 使用DSP的SPI接口作为主设备，发送数据信号SPIDAT，发送时钟信SCLK号和片选信 号SS，FPGA作为从设备从MOSI串行接收来自SPIDAT的数据，当MOSI接收满一个16位的数 据，将数据存到FPGA中已定义的16位的接收缓冲寄存器BUF2,再将接收缓冲寄存器BUF2 中的数据存储到FPGA的RAM中，完成数据传输； 数据传送过程如下： 首先DSP通过程序向发送缓冲寄存器SPITXBUF写入数据，SPITXBUF将需要发送的完 整数据传输给SPIDAT，当数据写到移位寄存器SPIDAT时，就会启动MOSI引脚开始发送数 据；数据在SPITXBUF寄存器和SPIDAT寄存器内存放都是左对齐的，也就是从高位开始存 储，SPIDAT经过每一个时钟脉冲，完成一位数据的发送或者接收，假设在时钟脉冲的上升沿 时，SPIDAT将数据的最高位发送出去，然后将剩下的所有数据左移1位；待下一个上升沿的 时候发出下一位数据，直到SCITXBUF中的所有数据都发送完成为止； n= 5,DSP选用TI公司的TMS320F2812 芯片，FPGA选用Altera公司的CyclongII系 列的EP2C8Q208C8芯片。
【文档编号】H02P27/08GK104506112SQ201510022763
【公开日】2015年4月8日 申请日期:2015年1月16日 优先权日:2015年1月16日
【发明者】朱俊杰, 王湘中, 贤扬 申请人:中南林业科技大学