一种高电压集成电路中的大电流输出的过流保护装置的制造方法
【技术领域】
[0001]本发明涉及一种高电压集成电路中的大电流输出的过流保护装置，它可防止集成电路的因输出电流过大而损坏，本装置可以广泛应用于各类中高电压供电的集成电路中的大电流输出电路中。
【背景技术】
[0002]在高电压供电的集成电路中，大电流输出的应用越来越广泛，其电流的输出控制是重要的技术环节。传统高电压集成电路中的电流输出，一般采用外置三极管或MOS管来实现，集成电路本身并没有电流保护和限流的功能，对于输出电流的限制基本依赖外置的三极管或MOS单管来实现。随着大规模集成电路技术的发展，高压大功率器件逐渐集成到电路内部，输出电流过大往往会引起整个器件的过热甚至烧毁。因此为了防止器件免受过流过热乃至烧毁，必须在器件内部设计过流保护电路，防止输出电流过大，一旦发现输出电流过大，内部控制信号立即将输出电流减少，直到输出稳定的电流为止。
【发明内容】
[0003]本发明要解决的技术问题是，提供一种高电压集成电路中的大电流输出的过流保护装置，以实现稳定可靠的输出电流，保证电路的正常工作。
[0004]所述的高电压集成电路中的大电流输出的过流保护装置，其线路结构包括PMOS管1'1、了2、了3、了4，匪03管了5，？103管了4的漏极与输出端￥01]1'连接，？103管了4的源极与电源电压VDD连接，PMOS管T4的栅极与控制端ENA连接，PMOS管T3的源极与电源电压VDD连接;PMOS管T 3的栅极与控制端E N A连接，P M O S管T 3的漏极通过两个串联的电阻R 2、RI连接到输出端V0UT;电阻R2与匪OS管T5的栅极和源极相并联，NMOS管T5的源极与电阻Rl和电阻R2之间的节点连接，NMOS管T5的栅极与PMOS管T3的漏极连接，NMOS管T5的漏极与PMOS管T2的栅极、漏极相连接，PMOS管T2的源极与电源电压VDD连接，PMOS管T2的源极与其漏极连接，并与PMOS管Tl的源极相连接;PMOS管Tl的栅极与PMOS管T2的栅极、漏极相连接，PMOS管Tl的源极与电源电压VDD相连接，PMOS管Tl的漏极与控制端ENA相连接。
[0005]所述的PMOS管T3的宽长比K3与PMOS管T4的宽长比K4成一比例关系，宽长比K3/宽长比K4的比值在60至600之间。
[0006]所述的过流保护装置还包括PMOS管T6、T7，PM0S管T6的源极、漏极都与输出端VOUT相连，PMOS管T6的栅极与PMOS管T4的栅极相连;PMOS管T7的源极、漏极与输出端VOUT连接，PMOS管T7的栅极与地线GND连接。
[0007]本过流保护装置的电路原理是，PMOS管T3和PMOS管T4构成一电流镜，它们宽长比之比成比例关系。当PMOS管T4的输出电流正常时，流过PMOS管T3上的电流亦即电阻R2上的电流较小，电阻R2上的电压幅度小于NMOS管T5的开启电压，NMOS管T5不导通，PMOS管T2上没有电流，PMOS管TI也没有电流流过，因此控制端ENA上的电压不受输出电流的影响。当PMOS管T4的输出电流到达过流点时，流过PMOS管T3的电流同时上升，导致电阻R2上的电压压降上升，并到达NMOS管T5的阈值电压，导致NMOS管T5导通，同时PMOS管T2也导通，通过PMOS管Tl和PMOS管Τ2构成的电流镜，PMOS管Tl也导通，PMOS管Tl的源极与漏极之间的电压下降，控制端ENA上的电压上升，PMOS管Τ4的输出电流下降，从而起到了输出限流保护的目的。
[0008]流经PMOS管Τ4的电流下降，必然导致通过PMOS管Τ3的电流下降，电阻R2上的电流随之下降，电阻R2上的电压下降，导致NMOS管Τ5的栅极与源极之间的电压下降，NMOS管Τ5不导通，因此PMOS管Τ2和TI均不导通，控制端ENA上的电压不再受PMOS管TI的影响，恢复正常，如此反复，PMOS管Τ4的输出电流可以稳定在额定电流下正常工作。
[0009]本装置的电路形式简单可靠，使用的额外器件少仅需两个外接电阻，并易于在大电流输出的高电压集成电路中实现，同时也适合在中低电压集成电路或其他相关的电子线路中应用。
【附图说明】
[0010]图1为本发明的电子线路原理图。
【具体实施方式】
[0011]现结合【附图说明】本发明的【具体实施方式】。
[0012]所述的高电压集成电路中的大电流输出的过流保护装置，包括PMOS管Tl、Τ2、Τ3、Τ4，NM0S管Τ5，其中PMOS管T4为电流输出管，其漏极为输出端VOUT与负载RL的一端连接，负载RL的另一端接地线GND。
PMOS管T6构成为一 MOS电容，对控制端ENA滤波;PMOS管T7构成另一 MOS电容对输出信号滤波。
[0013]PMOS管T3和PMOS管T4构成一电流镜，其栅极受前级控制信号ENA的控制，使PMOS管T4输出一合适的电流，PMOS管T3的宽长比K3和PMOS管T4的宽长比K4成一定的比例，根据实际要求调整这个比值，其值可在几十到几百之间，比值的优选范围为60至600。
[0014]在目前集成电路工艺中，高压器件的应用越来越受到重视，高压器件的工作稳定性和可靠性是电路设计成功与否的关键。本发明中的MOS管为高压器件，其源极漏极之间的耐压和栅极源极之间的耐压都比普通MOS管高。对于PMOS管T4，不仅要有较高的耐压，还需要输出较大的电流，因此PMOS管T4是一个大电流耐高压的PMOS大功率器件，合理选择器件的参数可保护PMOS管T4。
[0015]设PMOS管T4和PMOS管T3的宽长比之比为k，NM0S管T5的阈值电压为Vt，PM0S管T4上输出最大电流为1max，那么电阻R2可以这样计算
R2 = k * Vt / 1max
电阻R2用作电压取样，控制NMOS管T5开启。
[0016]而电阻Rl的值可以近似估算
Rl ? k * (VDD - VOUT - Vt) / 1max
在1max = 10mA、VDD = 30v、V0UT = 3.3v的条件下，优选:k = 500, Vt = 0.65v,Rl = 3250 欧姆，R2=130K 欧姆。
【主权项】
1.一种高电压集成电路中的大电流输出的过流保护装置，包括PMOS管Tl、T2、T3、T4，匪OS管Τ5，其特征是，PMOS管Τ4的漏极与输出端VOUT连接，PMOS管Τ4的源极与电源电压VDD连接，PMOS管Τ4的栅极与控制端ENA连接，PMOS管Τ3的源极与电源电压VDD连接;PMOS管Τ3的栅极与控制端ENA连接，PMOS管Τ3的漏极通过两个串联的电阻R2、R1连接到输出端VOUT ；电阻R2与匪OS管T5的栅极和源极相并联，匪OS管T5的源极与电阻Rl和电阻R2之间的节点连接，NMOS管T5的栅极与PMOS管T3的漏极连接，NMOS管T5的漏极与PMOS管T2的栅极、漏极相连接，PMOS管T2的源极与电源电压VDD连接，PMOS管T2的源极与其漏极连接，并与PMOS管Tl的源极相连接;PMOS管Tl的栅极与PMOS管T2的栅极、漏极相连接，PMOS管Tl的源极与电源电压VDD相连接，PMOS管Tl的漏极与控制端ENA相连接。2.根据权利要求1所述的高电压集成电路中的大电流输出的过流保护装置，其特征是，所述的PMOS管T3的宽长比K3与PMOS管T4的宽长比K4成一比例关系，宽长比K3/宽长比K4的比值在60至600之间。3.根据权利要求2所述的高电压集成电路中的大电流输出的过流保护装置，其特征是，PMOS管T4和PMOS管T3的宽长比之比为500，匪OS管T5的阈值电压为0.65v，PM0S管T4上输出最大电流为100mA，电源电压VDD为30v，输出端VOUT的电压为3.3v，电阻Rl的阻值为3250欧姆，电阻R2的阻值为130K欧姆。4.根据权利要求1、2、3其中之一所述的高电压集成电路中的大电流输出的过流保护装置，其特征是，所述的高电压集成电路中的大电流输出的过流保护装置还包括PMOS管T6、T7，PM0S管T6的源极、漏极都与输出端VOUT相连，PMOS管T6的栅极与PMOS管T4的栅极相连；PMOS管T7的源极、漏极与输出端VOUT连接，PMOS管T7的栅极与地线连接。
【专利摘要】高电压集成电路中的大电流输出的过流保护装置，其线路结构包括PMOS管T1、T2、T3、T4，NMOS管T5，PMOS管T4输出电流，PMOS管T3和T4形成的一电流镜，PMOS管T1和T2构成另一电流镜，电阻R2上的电流来自PMOS管T3与PMOS管T4的电流成正比，电阻R2上的电压控制NMOS管T5的启闭，当PMOS管T4的电流达过流点时NMOS管T5导通，使PMOS管T1和T2导通，使PMOS管T3和T4的控制电压上升，使PMOS管T4输出电流降低实现过流保护。本装置的电路形式简单可靠，使用的额外器件少仅需两个外接电阻，并易于在大电流输出的高电压集成电路中实现，同时也适合在中低电压集成电路或其他相关的电子线路中应用。
【IPC分类】H02M1/32
【公开号】CN105634262
【申请号】CN201610182623
【发明人】唐伟, 李曙生, 周国付
【申请人】泰州亚芯微电子科技有限公司
【公开日】2016年6月1日
【申请日】2016年3月28日