电路装置的制造方法

电路装置的制造方法
【专利摘要】本发明涉及一种包括功率半导体电路、第一电荷存储器单元、第二电荷存储器单元的电路装置。第一电荷存储器单元具有第一端子和第二端子，第二电荷存储器单元具有第一端子和第二端子，并且功率半导体电路具有第一端子和第二端子。此外，功率半导体电路包含第一半导体器件和第二半导体器件，功率半导体电路的第一半导体器件和第二半导体器件的负载线路串联地电连接在其第一端子和第二端子之间，第一导线连接将第一电荷存储器单元的第一端子与第二电荷存储器单元的第一端子导电地连接，并且第二导线连接将第一电荷存储器单元的第二端子与该第二电荷存储器单元的第二端子导电地连接。磁芯与该第一和/或第二导线连接电磁地耦合。
【专利说明】电路装置
【背景技术】
[0001] 本发明设及具有电荷存储器单元的电路装置。诸如电容器单元之类的电荷存储器 单元例如能够与高功率-电流变换器结合作为储能器使用。在操作期间常常使运样的电荷 存储器单元发热，因此缩短了其使用寿命。

【发明内容】

[0002] 本发明的目的在于提供更好的电路装置。运一目的通过根据权利要求1的电路装 置得W解决。本发明的实施例和其他变型为从属权利要求的内容。
[0003] 本发明的一个方面设及具有功率半导体电路、第一电荷存储器单元、第二电荷存 储器单元、第一导线连接和第二导线连接的电路装置。功率半导体电路具有第一端子和第 二端子，W及第一半导体器件和第二半导体器件，其负载线路在功率半导体电路的第一端 子和第二端子之间串联连接。此外，电荷存储器单元和第二电荷存储器单元各自具有第一 端子并且各自具有第二端子。第一导线连接使第一电荷存储器单元的第一端子与第二电荷 存储器单元的第一端子导电地连接，并且第二导线连接使第一电荷存储器单元的第二端子 与第二电荷存储器单元的第二端子导电地连接。磁忍与第一导线连接电磁禪合。
【附图说明】
[0004] 将借助于参考附图的实施例来说明本发明的运一方面W及其他方面。
[0005] 在附图中：
[0006] 图1为根据第一示例的电路装置的电路图。
[0007] 图2为根据第二示例的电路装置的电路图。
[000引图3为根据第S示例的电路装置的电路图。
[0009] 图4为磁忍的透视图，该磁忍具有引导导线连接的通孔。
[0010] 图5为根据图4的装置，其中磁忍附加地配备有绕组，绕组为环形封闭的电流回路 的部件。
[0011] 图6为根据图5的装置，其中电阻器件为环形封闭的电流回路的部件。
[0012] 图7为一种装置，其与根据图4的装置的不同之处在于，其磁忍具有间隙。
[0013] 图8为一种装置，其与根据图5的装置的不同之处在于，其磁忍具有间隙。
[0014] 图9为一种装置，其与根据图6的装置的不同之处在于，其磁忍具有间隙。
[0015] 图10为根据图6的装置的截面。
[0016] 图11为根据图9的装置的截面。
[0017] 图12为一种装置的截面，其与根据图10的装置的不同之处在于，其磁忍具有U形的 部段。
[0018] 图13为一种装置的截面，其与根据图11的装置的不同之处在于，其磁忍具有U形的 部段。
[0019] 图14为一种装置的截面，其中磁忍具有带有两个通孔的E形的部段，并且其中第一 导线连接和第二导线连接通过两个通孔中的不同通孔而被引导。
[0020] 图15为一种装置的截面，其与根据图14的装置的不同之处在于，其磁忍具有间隙。
[0021] 图16为一种装置的截面，其中磁忍具有带有两个通孔的E形的部段，并且其中第一 导线连接的部分导线连接和第二导线连接的部分导线连接通过两个通孔中的不同通孔而 被引导。
[0022] 图17为一种装置的截面，其与根据图16的装置的不同之处在于，其磁忍具有间隙。
[0023] 图18为根据图16和图17的装置的两个部分导线连接的俯视图。
[0024] 图19为根据图16的在移除磁忍情况下的视图。
[0025] 图20为被构造为电容器单元的第一电荷存储器单元的电路图，第一电荷存储器单 元具有彼此并联地多个电连接的电容器。
[0026] 图21为第二电荷存储器单元的电路图，第二电荷存储器单元具有彼此并联地多个 电连接的电容器。
[0027] 图22为第二电荷存储器单元的电路图，第二电荷存储器单元具有彼此并联地电连 接的多个蓄能池。
[0028] 图23为功率半导体电路的电路图，功率半导体电路具有一个半桥。
[0029] 图24为功率半导体电路的电路图，功率半导体电路具有两个半桥。
[0030] 图25为功率半导体电路的电路图，功率半导体电路具有=个半桥。
[0031] 图26为功率半导体电路的电路图，功率半导体电路被构造为整流开关。
[0032] 图27为具有功率半导体电路、第一电荷存储器单元W及第二电荷存储器单元的电 路装置的截面。
[0033] 图28为根据图27的电路装置的俯视图。
【具体实施方式】
[0034] 图1示出了电路装置的电路图。该电路装置包括被构造为电容器单元的具有第一 端子101和第二端子102的第一电荷存储器单元10。第一电容器10的总电容由Cl表示。相应 地，第一电容器单元10构成或包含电容器，该电容器具有端子101和102W及电容C1。第一电 容器单元10例如可W用作中间电路电容器的一部分。
[0035] 此外，该电路装置包括具有第一端子201和第二端子202的第二电荷存储器单元 20。如图1仅示例性示出的，第二电荷存储器单元20可W被构造为（第二）电容器单元。（第 二）电容器单元的总电容由C2表示。相应地，第二电容器单元20构成或包含电容器，该电容 器具有端子201和202W及电容C2。第二电容器单元20例如可W用作中间电路电容器的一部 分。
[0036] 第一导线连接1将第一电容器单元10的第一端子101与第二电容器单元20的第一 端子201导电地连接，并且第二导线连接2将将第一电容器单元10的第二端子102与第二电 容器单元20的第二端子202导电地连接。
[0037] 进一步如图1所示，电路装置可W具有功率半导体电路30和/或功率半导体电路 40。在配备有功率半导体电路30的情况下，功率半导体电路30具有第一端子301W及第二端 子302,该第一端子301通过第=导线连接3与第一电容器单元10的第一端子101连接，该第 二端子302通过第四导线连接4与第一电容器单元10的第二端子102连接。
[0038] 在配备有功率半导体电路40的情况下，功率半导体电路40具有第一端子401W及 第二端子402,该第一端子401通过第五导线连接5与第二电荷存储器单元20的第一端子201 连接，该第二端子402通过第六导线连接6与第二电荷存储器单元20的第二端子202连接。
[0039] 在配备有导线连接1、2、3、4、5、6的情况下，运些导线连接具有漏电感LS1、LS2、 LS3、LS4、LS5、LS6。
[0040] 功率半导体电路30(或40)例如可W是任意变流器、变频器或其他功率电子电路 (例如，整流器电路或逆变器电路），设及具有一个、两个、=个或更多半桥的半桥电路。在任 何情况下，功率半导体电路30和/或40将电容器用作能量胆存器。一般地，功率半导体电路 30(或40)包含最少两个半导体器件，其的负载线路在第一端子301(或401)和第二端子302 (或402)之间串联地电连接。将在随后详细阐述功率半导体电路的可能的实施例。
[0041] 除此之外，功率半导体电路40还可W被构造为电压源，其在第一端子401和第二端 子402之间提供基本上恒定的直流电压，或具有直流电压偏移的非恒定的电压。
[0042] 例如可W使用在功率半导体电路40的端子401和402之间提供的电压来对第一和 第二电荷存储器单元10和20进行充电。被充电的第一和第二电荷存储器单元10和20然后可 W被用作能量源W对电路装置30供电，其输出可变的输出电压或者同样可变的或任意形式 的电流。可W例如通过功率半导体的切换时间的脉冲宽度调制来实现输出电压的变化W及 电流的形式。为此，可W在电路装置30的输出303处提供电势。由此，被充电的第一和第二电 荷存储器单元10和12可W至少部分地被再次充电。电荷存储器单元10和20的(部分)充电或 (部分)放电可W实现为连续交替。
[0043] 通过接入在输出端303处的电势，可W对输出连接的负载(例如，诸如电机的电感 负载)供给任意电能。在电机的情况下，还可W例如控制或调节它的转数。
[0044] 如果在功率半导体电路30的操作期间发生高电流的硬切断或一般性地发生电流 换相，则可能出现由不可避免的漏电感所导致的高的电感电压尖峰。运样的切断或换相引 起电流或者至少在第=或第四导线连接3或4中的部分电流的切断。在极端情况下，运些电 感电压尖峰损坏功率半导体电路30和/或连接到其的部件。为此，现在可W使用第一电容器 装置10, W降低运样的电感电压尖峰。运样，有利的是，在第=导线连接3和第四导线连接4 被设计为低电感的情况下，运意味着漏电感LS3或LS4很低。运可W例如通过将其构造为W 小的距离彼此平行引导的平坦金属条来实现，或者应用多个导体对(例如其可W分别W成 对的方式平行或同轴地延伸），其中分别在每个导体对中，导体对中的第一个表示第=导线 连接3的部件，并且导体对中的第二个表示导体的第二个(整个导体对中的导体的第一个因 此并联地电连接，并且其并联电路可W因此形成第=导线连接3。相应地，整个导体对中的 导体的第二个因此并联地电连接，并且其并联电路可W因此形成第四导线连接4。）。可选 地，在运样的金属条之间或一般地在同一对的导体之间设置电绝缘的固态层，W将金属条 彼此电绝缘。
[0045] 电路装置30可W例如W半导体模块的形式被构造。在运样的输出电路处，可选地， 第一电容器装置10也可W是半导体模块的部件，由此，可W在模块中优化第=导线连接3和 第四导线连接4并由此实现特别低的电感。
[0046] 第一电容器装置10主要用于降低电感电压尖峰。相反，第二电容器装置20的目的 主要在于存储电能。为了使得第二电荷存储器单元20至少在电路装置30的确定开断相位中 可W提供足够量的能量，其必须具有足够的存储器电容。因此，在第二电荷存储器单元20的 电荷存储能力明显地大于第一电荷存储器单元10的电荷存储能力的情况下可能是有利的。 在被构造为电容器装置的电荷存储器单元10和20的情况下，第二电容器装置20的电容C2可 W例如至少为第一电容器装置10的电容Cl的10倍。原则上，电容C2也可W小于或等于电容 Cl的10倍。
[0047]但是第二电荷存储器单元C2不必被构造为电容器单元。例如，其可W被构造为蓄 能池，该蓄能池通过构造为直流电路的功率半导体电路40或者充电设备而被充电。
[004引在任何情况下，第一电荷存储器单元10和第二电荷存储器单元20构成了振荡电路 的部件，其取决于(如果适用）电路装置30和/或40的接通和断开，可W示出更加明显或更加 不明显的振荡行为，其中，电流分别流过第一导线连接1和第二导线连接2,其电流方向随振 荡的节奏变化。由此，第一电荷存储器单元IOW及第二电荷存储器单元20W振荡的节奏而 被多次充电和放电，（如在一开始说明的)运导致第一电荷存储器单元IOW及第二电荷存储 器单元20的不期望的附加发热。运一效应尤其也与在通过导线连接1、2、3、4、5和6中的一个 或多个来接通和切断较高电流的情况相关联，因为通过相关导线连接1、2、3、4、5或6的较高 电流由于其漏电感151、1^52、1^53、1^54、1^55或1^56而产生磁场，能量存储在该磁场中。如果例 如相关电流强度快速减小，如例如在硬接入的情况下，则在存在的LC环路（例如，Cl、C2、 LS2、LS1)中产生振荡，振荡通过电容器中的W及例如导线连接1、2中的寄生电阻而被衰减。 电容器装置的寄生电阻通常为主导的。在振荡结束时，在切断之前直接存储到电感中的能 量被转化为寄生电阻中的损耗(发热）。运导致了所阐述的第一电容器装置IOW及第二电容 器装置20或电荷存储器单元20的发热。
[0049] 通过本发明，将通常出现在第一电容器装置10和电荷存储器单元20中的附加发热 的大部分的出现的地点转移到远离该第一电容器装置10和该电荷存储器单元20的地点处。 由此使用磁忍50,磁忍50与第一导线连接1和/或第二导线连接2电磁地禪合。通过该禪合， 使起始的振荡行为变为通过第一导线连接1和/或第二导线连接2的强的电流变化，W及变 为由此伴随的磁忍50中的滞回损耗，W使得存储在从通过第一导线连接1的电流中产生的 磁场中的大部分能量被消耗在磁忍50中。当通过第一导线连接1的电流强烈变化时，该磁忍 50因此引起振荡行为的衰减。另外的情况下，当通过第一导线连接1的电流没有或仅仅略微 变化时，相对而言，实际上仅仅第一导线连接1、第二导线连接2、W及第一电容器单元10和 电荷存储器单元20的欧姆电阻影响通过第一导线连接1和/或第二导线连接2的电流。磁忍 50因此作用于振荡行为的衰减，振荡导致第一电容器装置10和电荷存储器单元20的不希望 的附加发热。可W通过磁忍50的材料和结构来设定该衰减的强度。该衰减随着示出磁忍50 的材料的滞回损耗的强度而升高。此外，衰减越强，允许越多磁忍50的满流。由多个平行的、 彼此电绝缘的板构成的磁忍与同样大的磁忍50相比，引起例如更小的衰减。大的磁忍50不 具有板，而是像板一样由同一材料均匀地构成。
[0050] 如图1所示，磁忍50既可W与第一导线连接1禪合，也可W与第二导线连接2禪合。 尽管如此，磁忍50还可W与第一导线连接1禪合，但不与第二导线连接2禪合，或者相反地与 第二导线连接2禪合，但不与第一导线连接1禪合。
[0051 ] 如根据图2所述的电路图还示出，在如参照图1说明的装置中，磁忍50可W可选地 提供绕组52,绕组52为环形闭合电流环路的部件。在运种意义上，本身环形闭合的绕组52同 样被视为"环形闭合电路环路的部件"。
[0052] 如图3中进一步示出的，在如参照图2说明的其中磁忍50的绕组52被构造为环形闭 合电流回路的部件的装置中，欧姆电阻器件56(或者具有两个或更多的欧姆电阻器件56的 串联电路)也可W是该环形闭合电流回路的部件。在环形闭合电流回路的欧姆总电阻中，存 储在从通过第一导线连接1和/或第二导线连接2的电流中产生的磁场中的大部分能量同样 可W被消耗。替选地或除该电阻器件56之外，绕组52例如可W被构造为电阻天线。运样的电 阻天线的材料可W例如具有小于祀+6Siemens/m的导电率。在上下文中欧姆电阻应当被理 解为"环形闭合电流回路的欧姆总电阻"，当电流环路在一个位置处分离时，其出现在由分 离引起的端部之间。
[0053] 如果存在绕组52,则该绕组与第一导线连接1和/或第二导线连接2W及磁忍50- 同构成变压器，并且甚至在其中第一导线连接1和/或第二导线连接2没有形成磁忍50的绕 组的输出电路中。如果没有绕组52存在，则第一导线连接1和/或第二导线连接2连同磁忍50 一起构造与纯粹的第一导线连接1和/或第二导线连接2的导电电感相比更高的电感。
[0054] 原则上，当第一导线连接1和/或第二导线连接2具有低欧姆电阻和低漏电感LSl或 LS2时是有利的。在本文的上下文中注意到，漏电感LSl仅表示运样的第一导线连接1的电 感，并且漏电感LS2仅表示运样的第二导线连接2的电感，运意味着，本文中并不包括尤其通 过磁忍50和最终的绕组52的电感升高。当第一导线连接1和第二导线连接2较短且较宽地形 成并且没有或至多微小弯曲的情况下，首先实现第一导线连接1的低欧姆电阻。例如，第一 导线连接1和/或第二导线连接2可W各不具有完整的磁忍50围绕的绕组。
[0055] 为了在第一导线连接1和/或第二导线连接2与磁忍50之间实现良好的电磁禪合， 磁忍50(至少)可W具有通孔53,第一导线连接1和/或第二导线连接2(至少)通过通孔而被 引导。其示例在图4中示出。整个磁忍50或磁忍50的一部分被构造为闭合的并且（仅为示例 性的）圆柱形的环。在此方面，根据图4的示例对应于根据图1的电路图。
[0056] 如图5中进一步示出，磁忍50可W可选地配置有绕组52,绕组形成环形闭合电流环 路的部件。在此方面，根据图5的示例对应于根据图2的电路图。
[0057] 根据图6中示例性示出的变体，电阻器件56也可W为环形闭合电流环路的部件。在 此方面，根据图5的示例对应于根据图3的电路图。
[005引如果磁忍50被配置有绕组52,则绕组可W具有多个线圈（例如，最少5个或最少10 个），多个线圈中的每一个围绕该磁忍。
[0059 ]此外，磁忍50可W具有间隙54，其根据图7、图8和图9，针对图4、图5或图6的相同的 装置示出。间隙54不含铁磁材料，但间隙可W例如由空气或非铁磁性的固态材料填充。通过 运样的方式，磁忍50的饱和特性变得更好，运意味着，与其他相同的没有间隙的磁忍50相 比，磁忍50的磁性饱和只有在更高的外部磁场中才发生。图10和图11还示出了根据图6或图 9的装置的截面。
[0060] 如根据图12和图13进一步示出，磁忍50也可W由两个或更多部分磁忍58、59组装。 在图12中示出的组装的磁忍50不具有间隙，而根据图13的组装的磁忍50具有间隙。部分磁 忍58可W例如被构造为U形忍。其他形式同样是可能的。
[0061] 如图14和图15所示，第一和第二导线连接1、2也通过共同的磁忍50引导。由此，第 一和第二导线连接1、2可W通过磁忍50的同一开口（53)而被引导，或者，如图14所示，通过 磁忍50的不同开口 53 '，53"而被引导，不同开口通过磁忍50的接片57彼此分离。如果存在运 样的接片57，绕组52还可W围绕该接片57缠绕。替选地，绕组52也可W围绕未示出接片57的 磁忍50的部分缠绕。根据图15的装置与根据图14的装置的不同之处在于，磁忍50具有间隙 54。
[0062] 如分别示出分离的磁忍50的根据图16和图17的截面图，图18中的俯视图W及图19 中的俯视图，用于实现特别低的第一和第二导线连接1、2的欧姆电阻的电路装置可W被布 置为，使得第一导线连接1具有两个或更多并联地电连接的第一部分导线连接1'，并且使得 第二导线连接2具有两个或更多并联地电连接的第二部分导线连接2 '。第一部分导线连接 1'和第二部分导线连接2'中的每个可W分别通过同一磁忍50而被引导。相关的两个部分导 线连接1'，2 '可W由此通过磁忍50的同一开口（ 53)而被引导，或者如图14所示，通过磁忍50 的不同开口 53'，53"而被引导，不同的开口通过接片（57)彼此分开。只要存在运样的接片 57,绕组可W围绕该接片57缠绕。根据图17和图19的装置与根据图16和图18的装置的不同 之处在于，磁忍50具有间隙54。
[0063] 被引导通过同一磁忍50的第一和第二导线连接1、2的或者被引导通过同一磁忍50 的第一导线连接1的部分导线连接1'和第二导线连接2的部分导线连接2'优选地实现为，使 得被引导通过同一磁忍50的导线连接1和2或部分导线连接1'和2'两者中的电流方向相反， W使得将磁忍50中的磁场W及与绕组56的禪合最大化。
[0064] 在根据图14至图19的实施例中，磁忍50仅示例性的具有两个部分磁忍58、59。同样 如所示的，此处部分磁忍58、59中的一个(58)可W被构造为E形忍。其他形式同样是可能的。
[0065] 被构造为E形忍的部分磁忍58具有=个平行的部段，其中运些部段中的中间部段 形成接片57。类似地，部分磁忍58也可W具有四个或更多平行的部段W及与之对应的多个 接片57,运些接片中将每两个相邻的磁忍50的通孔开口彼此分开。具有=个或更多平行部 段的部分磁忍58(平行部段中的每个具有自由端)可W相应地具有梳状结构。基于该梳状结 构，运样的部分磁忍58可W被安装在已经放置好的两个或更多的第一和第二(部分)导线连 接1、2、1'、2'上。可选地，随后还可W附加另外的部分磁忍59。
[0066] 此外，如图18和图19所示，在第一导线连接1的两个或更多部分导线连接1'W及部 分导线连接1'的每个的情况下，第一导线连接1可W通过可拆卸连接(示出的仅为示例性的 螺栓连接)与电容器单元10的第一端子101和/或与电荷存储器单元20的第一端子201导电 地连接。备选地或附加地，在第二导线连接1的两个或更多部分导线连接2'W及部分导线连 接2'的每个的情况下，第二导线连接2可W通过可拆卸连接(示出的仅为示例性的螺栓连 接)与第一电容器单元10的第二端子102和/或与电荷存储器单元20的第二端子202导电地 连接。
[0067] 此外，如图10至图17所示，可W通过将磁忍50与第一导线连接1或部分导线连接1' 之间的距离dl选择为较小，来实现第一导线连接1与磁忍50之间的良好电磁禪合。例如，距 离dl可W小于5mm。类似地，备选地或附加地，可W通过将磁忍50与第二导线连接2或部分导 线连接2'之间的距离选择为较小，来实现第二导线连接2与磁忍50之间的良好电磁禪合，例 如，距离小于5mm。
[0068] 此外，如图20示出的，第一电容器装置10可W不仅只具有一个电容器，而且可W具 有彼此并联地电连接的两个或更多电容器Ch至Clm。运些电容器Ch至Clm中的每个具有第 一端子W及第二端子，电容器通过第一端子而被附接到第一电容器装置10的第一端子101 处，电容器通过第二端子而被附接到第一电容器装置10的第二端子102处。
[0069] 此外，如图21所示，被构造为(第二）电容器装置的电荷存储器单元20可W不仅只 具有一个电容器，而且可W具有彼此并联地电连接的两个或更多电容器C2i至C2m。运些电容 器C2i至C2m中的每个具有第一端子W及第二端子，电容器通过第一端子而被附接到第一电 容器装置20的第一端子201处，电容器通过第二端子而被附接到第一电容器装置20的第二 端子202处。
[0070] 此外，如图22所示，基于蓄能池的电荷存储器单元20可W不仅只具有一个蓄能池， 而且可W具有彼此并联地电连接的两个或更多蓄能池Bi至Bk。运些蓄能池Bi至Bk中的每个 具有第一端子（阳极或阴极）W及与第一端子对应的互补第二端子（阴极或阳极），蓄能池通 过第一端子而被附接到第二电容器装置20的第一端子201处，蓄能池通过第二端子而被附 接到第二电容器装置20的第二端子202处。由此，全部阳极彼此电连接，并且全部阴极彼此 电连接。电荷存储器单元40可W特别设及具有多个并联地电连接的蓄能池单元的机动车辆 的蓄能池(通常所说的"汽车电池"），其在运种情况下器对应于所说明的蓄能池Bi至化。
[0071] 下面将参照图23至图25描述针对功率半导体电路的可能的示例的=个实施例。
[0072] 图23示出构造为3相逆变器的电源部分的功率半导体电路30的电路图。逆变器电 路W包括针对S相的每一相的半桥支路皿。每个半桥皿具有两个可控的半导体开关6UHS = "高侧"）和62化S="低侧"），它们的负载线路(C-E)可W分别通过控制端子G("Gate")控制。 控制链路G可W分别在上游与栅极电阻器RG连接。可选地，续流二极管FWD可W(反)并联地 连接到半导体开关61、62中的每个的负载线路(C-E)。同样，当在作为半导体开关61、62示出 的本发明的示例n沟道IGBT的情况下，相反，可W使用任何其他双极或单极半导体开关61、 62，例如，MOSFET(金属氧化物半导体场效应晶体管）、JFET(结型场效应晶体管）、肥MT(高电 子迁移率场效晶体管）、晶闽管等。
[0073] 通过适当地调节半桥皿的可控半导体开关LS、HS，使得每个半桥皿在半桥皿的两 个半导体开关LS和HS的负载链路(C-E)之间的电路节点处设置期望的电压曲线。用U1、U2或 U3表示半桥皿的输出电压。输出电压Ul、U2或U3与在半桥皿的电路节点处出现的电压基本 上相同。
[0074] 此外，如图24和图25所示，功率半导体电路30还可W仅包括运样的逆变器的部分。 例如功率半导体电路30可W仅包括具有输出Ul的半桥皿（图24)，或者分别具有输出Ul或U2 的两个半桥皿(图25)。
[0075] 独立于功率半导体电路30的具体实施例，功率半导体电路可W具有一个或多个输 出1]1、肥、113，运些输出中的每个连接到电气负载，尤其但不只是电感负载1(例如，电机）。
[0076] 根据在图26中进一步示出的示例，可选的功率半导体电路40可W被构造为整流器 电路G。整流器电路G包括(仅示例性地)整流二极管RD，但其也可W包括例如晶闽管或者可 开关功率半导体和PFC电路(PFC =功率因数修正）。整流器电路G从来自具有例如S相的网 络N的变换电压产生在端子401和402之间提供的整流后的电压。该电压可W用于对电荷存 储器单元20充电。
[0077] 图27和28W截面视图W及俯视图示出具有功率半导体电路30、第一电容器装置10 W及电荷存储器单元20的电路装置。
[0078] 第一导电板具有第一金属化层91和与其平行的第二金属化层92。电绝缘层90位于 金属化层91和92之间。第一导电板安装有包括功率半导体电路30的功率半导体模块(例如， 根据图23至图25说明的功率半导体电路30)。在第一导电板的相对侧上W及底部侧上分别 设置有多个电容器Clx,其借助金属化层91和92并联地电连接到电容器装置10。通过电容器 装置10和功率半导体模块在同一导电板90、91、92上的同一组件，借助金属化层91和92实现 了第=和第四导线连接3或4,并且其漏电感LS3或LS4被保持为低。
[0079] 第二导电板同样包括第一金属化层81和与其平行的第二金属化层82。电绝缘层80 位于金属化层81和82之间。在第二导电板的相对侧上W及底部侧上分别设置有多个电容器 C2y，其借助金属化层81和82并联地电连接到被构造为（第二）电容器装置20的第二电荷存 储器单元20。W运一方式也可W取代电容器C2y而并联地连接蓄能池Bz。
[0080] 金属化层81(至少)包括第一端子201并且金属化层82(至少)包括第二端子202。此 夕h金属化层91(至少)包括第一端子101并且金属化层92(至少)包括第二端子102。金属化 层81通过第一导线连接1与金属化层91导电地连接，并且金属化层82通过第二导线连接2与 金属化层92导电地连接。此处，第一导线连接1可W通过可拆卸的连接，既与金属化层81又 与金属化层91导电地连接，并且第二导线连接2可W通过可拆卸的连接，既与金属化层82又 与金属化层92导电地连接。也可W采用非可拆卸的、固联的连接(例如，铜焊、焊接、导电粘 或烧结连接），来代替可拆卸的连接。
[0081 ] 本发明中，磁忍50至少表示了，可选地，磁忍50连同环形闭合电流回路的部件呈现 的（次级)绕组52表示了动态作用的电阻，电阻仅在通过第一或第二导线连接1、2流动的电 流的变化时接收能量，该能量存储在伴随的漏电感LSl或LS2的剩余的场中，场通过流过第 一或第二导线连接1、2的电流产生。第一电容器装置10和电荷存储器单元20之间的振荡被 由此衰减。同时动态作用的欧姆电阻可W被选择为大于电容器Cl和C2W及第一和第二导线 连接1、2的总电阻的内阻化SR=电串联电阻），或者大于电容器Cl和蓄能池BW及第一和第 二导线连接1、2的总电阻。由此，在剩余的漏电感LS1，LS2中存储的能量大部分可W转化成 动态作用的电阻，并且电容器中和导线中的总损耗被保持为低。
[0082] 具有第一电容器装置10和漏电感LS3和LS4的环路可W例如通过将第S和第四导 线连接3、4构造为彼此并联的、临近的并且平坦的金属化层(例如，导电板)或金属板而被保 持为非常低。例如，第S和第四导线连接3、4的漏电感之和LS3+LS4与操作中出现的通过第 =导线连接3的最大电流的乘积可W小于IOiiVs或甚至小于化Vs。
[0083] 同样，在电荷存储器单元20的内部的用于电连接电容器C2i至C2n或蓄能池 Bi至Bk 的布线可W借助彼此平行的、薄的并且平坦的金属化或导电板被构造，通过其将具有第一 端子201的一个金属化或导电板与具有第二端子202的另一个金属化或导电板连接。由此， 电荷存储器单元20可W被执行成运样的非常低的电感。运样的平行的、薄的并且平坦的金 属化（例如导电板)或金属板的漏电感可W被选择为非常小。例如，其漏电感(没有电容器 C2i至C2n或蓄能池 Bi至Bk的漏电感)与功率半导体电路30的额定电流In?的乘积可W小于10 uVs或甚至小于化Vs。
[0084] 根据图27和图28的导线连接1，2的几何形状在导电板80、81、82与90、91、92之间 (相邻放置的接片1、2)引起漏电感，该漏电感大于条状导体(81/82和91/92)内部的漏电感， 其将电容器C2域Cli彼此W及第一电容器装置Cl与电路装置30连接。漏电感LSULS2由此基 本上在该连接处被局部化。例如，第S和第四导线连接3、4的总电感LS3+LS4与第一和第二 导线连接1、2的总电感151+1^52之间的比例化53+1^54)/化51+1^52)可^最小为2.5或甚至最 小为5。
[0085] 通过添加具有(次级)绕组52的磁忍50来形成变压器。因为基于通过次级绕组52的 次级电流，通过第一或第二导线连接1、2产生的磁场部分地被补偿，由此实现第一和第二导 线连接1、2的主要漏电感LS1+LS2。基于变压器的简单几何形状，第一和/或第二导线连接1、 2与绕组52之间的禪合不是最优的，使得保留了剩余漏电感。通过仅仅添加具有富于损耗的 磁忍50的材料的磁忍50,尽管同样达到附加发热的衰减和转移，但是第一和/或第二导线连 接1、2的漏电感也升高。因此具有次级绕组的装置(即，变压器解决方案)优于具有磁忍50而 没有绕组52的解决方案。留下的剩余漏电感，LS1+LS2的部分，仍然导致磁场能量的存储，其 在每次切换操作之后转化为电阻。取决于基于磁忍50和绕组52的附加作用的动态电阻（如 果适用，连同欧姆电阻器件56)的大小，还可能出现不希望的通过第一和第二导线连接1、2 的电流振荡、或非周期性极限情况，或爬电情况(即，例如可W建立衰减，使得衰减最小如同 在非周期性的极限情况的情况下一样大）。
[0086] 为了耗散在磁忍50和/或绕组52和/或电阻器件56出现的发热，可W将一个、多个 或全部元件例如，通过热沉、风扇、液态冷却或任意其他冷却装置进行冷却。
[0087] 在导电路径91和92之间具有功率半导体电路30作为运样的低（自身）电感，例如大 约5nH。在操作中出现的最大的通过第一导线连接1的电流可W是例如800A，例如最小200A。 具有金属化层91和92的第二导电板和位于其上的电容器Clx的漏电感大约为2.5nH。由此， (LS3+LS4)总共导致7.5nH的电感（=功率半导体模块的电感+电容器Clx的电感+金属化层 91和92的漏电感）。
[008引在第二导电板下侧上的电容器Clx(即，如图27所示的电容器Cli9，Cl20和C121的电 容器Clx与功率半导体模块一样位于第二导电板的同一侧上），每个具有例如IiiF的电容，布 置在第二导电板对侧上的电容器Ch至Chs每个具有例如扣F的电容。布置在第二导电板下 侧上的电容器Clx的一个、多个或者可选地全部可W被布置在第二导电板和热沉60之间，功 率半导体模块被安装到热沉上。针对全部并联连接的电容器Clx的电容Cl总共导致大约23y F的值。该值足够将出现的过电压充分地保持为低。
[0089] 通过第一导电板并联连接的电容器C2y的电容C2为大约ImF。第二电容器装置20的 电感为大约5址。
[0090] 在第一导电板(80、81、82)和第二导电板(90、91、92)之间的第一导线连接1和第二 导线连接2通过两个或更多并排放置的导电接片1'+2'实现。全部导电接片1'+2'总共具有 大约50址的漏电感（=LS1+LS2)。将磁忍50如所说明的围绕该导电接片1'+2'布置。
[0091] 绕组包括少量线圈（例如，10个）。绕组52是环形闭合导电环路的部件，其欧姆电阻 为大约9.50。由此，导致在第一导线连接1中大约95mQ的(仅动态作用的)欧姆附加电阻。
[0092] 下面还将讨论对于高功率领域中的开关装置有利的特征或值限定。所提及的特征 和值限定不仅对于基于图27和图28阐述的结构使用，而且一般性地适用：
[0093] 第一导线连接1和磁忍50之间的距离dl小于5mm。
[0094] 第一电容器装置10的总电容Cl可W小于25iiF，和/或最小为化F。
[00M]被构造为电荷存储器单元20的（第二）电容器装置的总电容C2可W大于ImF。
[0096] 被构造为电荷存储器单元20的蓄能池的总容量可W大于lOOAh。
[0097] 磁忍50在105°C的溫度下可W具有最小500的相对磁导率。
[009引绕组52可W具有最少2个、最少5个、或最少10个线圈，线圈围绕磁忍50缠绕。
[0099] 绕组52为环形闭合导电环路的部件，其欧姆电阻为最小0.3 Q。
[0100] 第一和第二导线连接1、2本身的总漏电感LS1+LS2可W小于l(K)nH。
[0101] 包括磁忍50(如果存在）、包括磁忍50的全部绕组52、并且（如果存在)全部电阻器 件56的第一和第二导线连接1、2的总漏电感LS1+LS2可W为最小20nH，和/或最小为第S和 第四导线连接3、4本身的总漏电感LS3+LS4的2.5倍或5倍。
[0102] 对于包含(次级)绕组52(可选地，W及一个或多个电阻器件56)的环形闭合电流回 路的欧姆总电阻R，下列可W适用：
[0103]
[0104]
[0105]
[0106] 其中N2是绕组52的线圈应数。运些条件适用于在第一和第二导线连接1、2中总共 存在具有绕组52、电阻56的磁忍50的情况。只要存在多个磁忍50和/或多个绕组52和/或多 个电阻56,则上述条件(a)、（b)或(C)适用于有效电阻。该有效电阻是其本身的衰减如同（如 果存在)多个磁忍50、多个绕组52W及多个电阻56-样作用的电阻。
[0107] 第一功率半导体电路30包含一个半桥皿或两个半桥皿或S个半桥皿或多级电路 或矩阵电路或斩波电路。
[0108] 第一半导体器件61、71和第二半导体器件62、72的负载线路在功率半导体电路30 的第一和第二端子301或302之间串联连接。
[0109] 上述值和特征可W是单独的，但也可W W彼此任意组合的方式使用。
【主权项】
1. 一种电路装置，具有： 功率半导体电路（30、40)，所述功率半导体电路具有第一端子（301、401)和第二端子 (302、402)，以及第一半导体器件(61、71)和第二半导体器件(62、72)，所述第一半导体器件 (61、71)和所述第二半导体器件(62、72)的多条负载线路在所述功率半导体电路(30、40)的 所述第一端子(30U401)和所述第二端子(302、402)之间串联地电连接； 第一电荷存储器单元（10)，具有第一端子（101)和第二端子（102);以及 第二电荷存储器单元(20)，具有第一端子(201)和第二端子(202); 第一导线连接（1)，所述第一导线连接（1)使所述第一电荷存储器单元（10)的第一端子 (101) 与所述第二电荷存储器单元(20)的第一端子(201)导电地连接； 第二导线连接(2)，所述第二导线连接(2)使所述第一电荷存储器单元（10)的第二端子 (102) 与所述第二电荷存储器单元(20)的第二端子(202)导电地连接；以及 磁芯(50 )，所述磁芯(50)与所述第一和/或第二导线连接（1、2)电磁地耦合。2. 根据权利要求1所述的电路装置，其中所述磁芯(50)与所述第一导线连接（1)之间的 距离(dl)小于5mm。3. 根据权利要求1或2所述的电路装置，其中所述磁芯(50)具有通孔(53)，所述第一和/ 或第二导线连接(1、2)被引导穿过所述通孔(53)。4. 根据权利要求3所述的电路装置，其中所述磁芯（50)或所述磁芯（50)的部段被构造 为闭合的环，所述第一和/或第二导线连接(1，2)被引导穿过所述闭合的环。5. 根据前述权利要求中任一项所述的电路装置，其中所述磁芯(50)或所述磁芯(50)的 相关部段被构造为U形芯或E形芯。6. 根据前述权利要求中任一项所述的电路装置，其中所述第一和/或第二导线连接（1、 2)不具有完整的围绕所述磁芯(50)的线圈。7. 根据前述权利要求中任一项所述的电路装置，其中所述磁芯(50)在105°C的温度下 具有最小500的相对磁导率。8. 根据前述权利要求中任一项所述的电路装置，其中所述第一电荷存储器单元（10)具 有一个电容器，或者彼此并联地电连接的多个电容器(Cldlm)。9. 根据前述权利要求中任一项所述的电路装置，具有除了所述第一和/或第二导线连 接(1、2)之外的磁芯(50)的绕组(52)。10. 根据权利要求10所述的电路装置，其中所述绕组(52)具有至少两个或至少五个或 至少十个线圈，这些线圈中的每个线圈均缠绕所述磁芯(50)。11. 根据权利要求9或10所述的电路装置，其中所述绕组(52)为环形闭合的电流回路的 部件，所述绕组的欧姆总电阻至少为〇. 30hm。12. 根据权利要求9至11中任一项所述的电路装置，其中所述绕组(52)为环形闭合的电 流回路的部件、具有N2个线圈，并且针对所述绕组的欧姆总电阻R满足下列标准之一：13. 根据前述权利要求中任一项所述的电路装置，其中所述第二电荷存储器单元(20) 具有一个电容器，或者彼此并联地电连接的多个电容器(C2r〃C2 n)。14. 根据权利要求13所述的电路装置，其中所述第二电荷存储器单元(20)具有最少500 yF的电容(C2)。15. 根据权利要求13或14所述的电路装置，其中所述第二电荷存储器单元(20)的电容 (C2)至少为所述第一电荷存储器单元(10)的电容(C1)的10倍。16. 根据权利要求1至12中任一项所述的电路装置，其中所述第二电荷存储器单元(20) 具有一个蓄能池，或者彼此并联地电连接的多个蓄能池( Br"Bk)。17. 根据前述权利要求中任一项所述的电路装置，其中 所述第一导线连接(1)具有第一漏电感LSI; 所述第二导线连接(2)具有第二漏电感LS2; 所述第一和/或第二导线连接（1，2)的总漏电感LS1+LS2大于所述第二电荷存储器单元 (20)的漏电感的2.5倍或5倍。18. 根据前述权利要求中任一项所述的电路装置，具有第三导线连接(3)，所述第三导 线连接(3)将所述第一电荷存储器单元（10)的第一端子（101)与所述功率半导体电路(30) 的第一端子(301)导电地连接；以及 第四导线连接(4)，所述第四导线连接(4)将所述第一电荷存储器单元（10)的第二端子 (102)与所述功率半导体电路(30)的第二端子(302)导电地连接。19. 根据权利要求18所述的电路装置，其中 所述第一导线连接(1)具有第一漏电感LSI; 所述第二导线连接(2)具有第二漏电感LS2; 所述第三导线连接(3)具有第三漏电感LS3; 所述第四导线连接(4)具有第四漏电感LS4;其中 所述第三和/或第四导线连接（3、4)的总漏电感LS3+LS4与所述第一和/或第二导线连 接(1，2)的总漏电感1^1+1^2之间的比率〇^3+1^4)/〇^1+1^2)为最少2.5或最少5.0。20. 根据权利要求18或19所述的电路装置，其中 所述第一导线连接(1)具有第一漏电感LSI; 所述第二导线连接(2)具有第二漏电感LS2; 所述第三导线连接(3)具有第三漏电感LS3; 所述第四导线连接(4)具有第四漏电感LS4;其中 所述第一和/或第二导线连接（1、2)的总漏电感LS1+LS2大于所述第三漏电感LS3、所述 第四漏电感LS4,以及所述第二电荷存储器单元(20)的漏电感之和的2.5倍或5倍。
【文档编号】H02M1/00GK105827104SQ201610018295
【公开日】2016年8月3日
【申请日】2016年1月12日
【发明人】R·拜雷尔, J·泰吉尔科伊特
【申请人】英飞凌科技股份有限公司