一种用于操控并联的逆变器的方法
【专利摘要】本发明涉及一种用于操控并联的逆变器级(2)的方法，其中，每个逆变器级(2)具有多个分别具有两个开关状态的开关元件(3)。根据本发明，对所述逆变器级(2)的操控经由中央调节单元(6)来实现，所述中央调节单元经由串行的数据传输路径(5)与每个逆变器级(2)连接。为了将所选择的开关状态从所述中央调节单元(6)传输给相应的逆变器级(2)，提供措施以便一方面经由多个开关过程保证所述逆变器级(2)的可靠运行并且可靠地避免由于错误的操控而对所述开关元件(3)的功能上的影响，而另一方面使得对所述逆变器级(2)的所述开关元件(3)的操控仍然足够快速地完成，以免影响由所述逆变器级(2)所形成的输出电流的质量。
【专利说明】
一种用于操控并联的逆变器的方法
技术领域
[0001]本发明涉及一种根据权利要求1前序部分所述的、用于操控并联的三相逆变器级的N个数量的开关元件的方法以及一种根据权利要求8前序部分所述的相应的布置系统，其中，逆变器级的所述N个开关元件中的每个分别具有两个开关状态并且逆变器级的总开关状态通过其开关元件的所述开关状态的能够作为N个比特的开关状态比特序列呈现的组合来确定，通过以开关频率来切换所述开关元件实现了所述逆变器级的从一定数量的被许可的总开关状态中选择出来的总开关状态的一个时间序列以形成所述逆变器级的希望的输出电流。
【背景技术】
[0002]三相逆变器级用于通过所述开关元件的相应切换来形成希望的输出电流，并且可在例如转速可变的驱动装置中找到所述三相逆变器级，在所述转速可变的驱动装置中，为了形成希望的交流电，首先将输入交流电转换成直流电，且然后通过各个逆变器开关元件的适当接通次序将其转换成希望的交流电。逆变器级尤其是可在变流器中找到，其中，变流器以常规的方式设有功率件，所述功率件具有自身的调节单元用于操控所述变流器的开关元件并因此用于依据希望的输出电流调整希望的总开关状态。因此，一个逆变器级的开关元件分别由自身的、本地的调节单元来操控，所述本地的调节单元在结构上布置在相关变流器上。此外，为了调节输出特性并且为了保护所述逆变器级，需要例如关于电压、电流和温度的测量数据，所述测量数据经由传感器来采集并且同样由本地的调节单元来处理。在此，所述调节单元与所述开关元件的操控级之间的延迟应该被保持得尽可能如此的短，以至于所述调节单元以常规的方式直接紧邻所述逆变器的功率级设置。在此，六个操控信号被并行地经由绝缘隔离部位被移交给所述操控级并且所需的测量数据直接由所述调节单元来采集。所述开关元件尤其是带有控制端子(“栅极”)的半导体开关元件，优选是IGBT(绝缘栅双极晶体管)。在此，这种开关元件的典型开关频率处于kHz范围内。
[0003]在高功率范围内，必须对高电流进行转换，所述高电流可能有时不再能够由各个开关元件来引导。因此，利用变流器的模拟并联电路和分别配属于所述变流器的逆变器级来降低所述各个逆变器级的电流负荷并因此降低所述各个开关元件的电流负荷。但是，为此，所有的逆变器级必须彼此相互连接。因此，布线成本随着每个附加的逆变器级显著上升。因此，在实际中，并联的逆变器级的数量受到严格界定并且被限制到少许几个变流器上。此外，在并联的逆变器的数量增加的情况下，至中央调节单元的传输路径也逐渐变长，由此共同地随着针对并行传输的测量数据的传输速率受到限制，整个系统的易发生误差性也显著提高。
[0004]因此，为了操控并联的逆变器级，也使用光导体连接件，但是所述光导体连接件又由于其温度敏感性而具有缺点。此外，基于光导体的操控的耗费和成本与那些常规的模拟并联操控相似。类似情况也适用于现场总线系统，所述现场总线系统还由于其受到限制的传输速率和有时很高的延迟时间而对于操控逆变器级的开关元件来说是具有缺点的。
【发明内容】
[0005]因此，本发明的目的在于，提供了一种方法以及一种布置系统，利用它们能够在并联的三相逆变器级中降低操控或者切换耗费，但是其中，必须经由多个开关过程保证所述逆变器级的可靠运行，由此不会由于错误的操控而损坏开关元件或者大大限制所述开关元件的使用寿命。另一方面，对所述逆变器级的开关元件的操控必须足够快速地完成并且避免太长的死区时间，以免影响由所述逆变器级所形成的输出电流的质量。此外，根据本发明的解决方案还应该能够相对简单并且低成本地实现。
[0006]该目的利用权利要求1和8的特征来实现。权利要求1涉及一种用于操控并联的三相逆变器级的N个数量的开关元件的方法，其中，逆变器级的所述N个开关元件中的每个分别各具有两个开关状态，并且逆变器级的总开关状态通过其开关元件的所述开关状态的能够作为N个比特的开关状态比特序列呈现的组合来确定，且通过以开关频率切换所述开关元件实现了所述逆变器级的从一定数量的被许可的总开关状态中选择出来的总开关状态的时间序列以形成所述逆变器级的希望的输出电流。在这种情况下，根据本发明设置的是，
[0007]-对逆变器级的所述开关元件的操控经由中央调节单元来实现，所述中央调节单元经由串行的数据传输路径与相应的逆变器级相连；
[0008]-其中，所述中央调节单元给每个开关状态比特序列唯一地分配一个由至少十个比特组成的发送比特序列，所述每个开关状态比特序列相应于所述逆变器级的被许可的总开关状态，其中，每个配属于所述逆变器级的被许可的总开关状态的发送比特序列与另一个配属于所述逆变器级的另一个被许可的总开关状态的发送比特序列相差至少四个比特；
[0009]-所述中央调节单元为了操控所选择的总开关状态将配属于它的所述发送比特序列传送给相应的逆变器级，且所传送的发送比特序列由所述逆变器级作为至少一个接收比特序列来接收并且将它分配给开关状态比特序列；
[0010]-其中，以比特每秒为单位测得的传输速率来传输所述发送比特序列，所述传输速率与所述开关元件(3)的以赫兹为单位所测得的开关频率的比为至少1000;
[0011]-只有当所述相应的逆变器级中接收的接收比特序列相应于来自预先给定的比特序列组的比特序列时，才改变逆变器级的总开关状态，所述预先给定的比特序列组由分别分配给所述逆变器级的被许可的总开关状态的发送比特序列和与所述发送比特序列相差最多一个比特的比特序列形成。
[0012]尤其是，可以设置有数量N为六个的开关元件，并且所述中央调节单元为每个开关状态比特序列唯一地分配给由正好十个比特组成的发送比特序列，所述每个开关状态比特序列相应于所述逆变器级的一个被许可的总开关状态。
[0013]因此，根据本发明，对所有的逆变器级的开关元件的操控借助于发送比特序列在中央调节单元的串行接口与相应的逆变器级之间进行的传送来实现，所述发送比特序列分别配属于所选择的总开关状态。把总开关状态理解为逆变器级的所有开关元件在确定的时间点上的开关状态。不再需要各个逆变器级相互之间的连接，因为对开关电路的同步操控借助于来自所述中央调节单元的串行接口或者数据传输路径来实现。为了将并行数据流转换成串行数据流并且反过来将串行数据流转换成并行数据流，所述中央调节单元和/或所述逆变器级可以包括公知的数据技术装置，所述数据技术装置例如作为“串行器”或者“解串器”而公知。
[0014]基于经由电的数据导线的串行的、优选双向的数据传输，提供了一种用于功率电子系统的结构上简单的结构。所述逆变器级与中央调节单元之间的布线耗费通过设置串行接口得以显著降低。然而，根据本发明的其他措施是必需的，以便确保所述操控的用于切换逆变器级的开关元件所要求的可靠性和速度，并且在下一步中，不再必须一定要将用于所有逆变器级的开关元件的中央调节单元在结构上或者在空间上布置得直接紧邻所述逆变器级。
[0015]为此，在所述中央调节单元中，首先给每个相应于所述逆变器级的被许可的总开关状态的开关状态比特序列唯一地分配一个发送比特序列。在此，将被许可的总开关状态理解为所述逆变器级的如下总开关状态，即所述总开关状态能够实现所述逆变器级的没有干扰的和非破坏性的运行。例如在一种总开关状态中一个逆变器级的所有开关元件是同时导电的，所述总开关状态会导致桥式短路并且是不被许可的总开关状态的一个示例。带有六个开关元件的三相逆变器级拥有例如27个被许可的总开关状态，从所述27个被许可的总开关状态中可以选择出用于形成希望的输出电流的总开关状态。所述开关元件的依赖于时间的切换实现了逆变器级的这些选择出的总开关状态的一种时间序列，所述时间序列确定了所述逆变器级的时间上改变的输出电流。
[0016]因为一个逆变器级的每个所述开关元件分别具有两个开关状态，所述两个开关状态可以利用“O”和“I”来标记，一个逆变器级的所述总开关状态可以通过其开关元件的开关状态的能够作为开关状态比特序列呈现的组合来确定。带有六个开关元件的一个三相逆变器级的总开关状态可以例如经由六个“O”或者“I”的序列来呈现，所述六个“O”或者“I”分别给出各个开关元件的开关状态。表明所述逆变器级的总开关状态的特征的这一列“O”或者“I”在下面被称为开关状态比特序列。
[0017]原则上，可以实现的是，为了操控所述逆变器级，通过中央调节单元来传送相应的开关状态比特序列。但是，由于传输误差，在这种情况下可能发生的是，接收到如下的开关状态比特序列，即所述开关状态比特序列产生不同于所述希望的总开关状态的另一个总开关状态并且在最糟糕的情况下产生所述逆变器级的不被许可的总开关状态。因此，为了提高操控的可靠性，根据本发明，提出了下面详细阐述的措施。
[0018]因此，中央调节单元并非传输所述开关状态比特序列本身，而是传输由十个比特组成的、唯一地配属于所述开关状态比特序列的发送比特序列，其中，每个配属于所述逆变器级的被许可的总开关状态的发送比特序列都与配属于所述逆变器级的另一个被许可的总开关状态的另一个发送比特序列相差至少四个比特。
【申请人】已经发现的是，在这种条件下可以拟定传输协议，在所述传输协议中，一方面可以找到足够数量的用于操控三相逆变器级的发送比特序列，且另一方面可以确保所要求的传输安全性，如下面还会详细解释的那样。
[0019]根据本发明，所述中央调节单元进一步为了操控所选择的总开关状态而将配属于它的发送比特序列传送给相应的逆变器级，其中，以比特每秒为单位测得的传输速率来传输所述发送比特序列，所述传输速率与所述开关元件的以赫兹为单位所测得的开关频率的比至少为1000。因此，相对于每个时间单位理论上可传送的切换事件，实际上每个时间单位仅仅实现切换事件的少量传送，从而可以采取一系列措施，以提高所述开关元件的操控的可靠性，这还会进行详细阐述。此外，传输的工作频率位于所述逆变器级的功率电子的干扰范围之上，从而仍然出于这个原因可以实现关键操控信号的更高的传输安全性。
[0020]所述发送比特序列在下一步中由所述逆变器级作为接收比特序列来接收。如果所述发送比特序列得以正确地传输的话，那么它与所述接收比特序列相同。但是，由于传输误差，也可能发生的是，发送比特序列错误地到达所述相应的逆变器级中，从而所述接收比特序列不同于所述发送比特序列。在此，实际上由逆变器级所接收的接收比特序列可能依据传输误差的类型和大小与相应的发送比特序列相差一个比特或者也可能相差多个比特。现在，为了可靠地操控所述逆变器级，可以仅仅使用那些相应于发送比特序列并因此得以正确地传输的接收比特序列。但是，
【申请人】已经发现的是，这种做法并不适用于切换一个逆变器级的开关元件，因为延迟时间太高了。
[0021]因此，根据本发明提出的是，只有当所述相应的逆变器级中接收的接收比特序列相应于来自预先给定的比特序列组的比特序列时，才改变所述总开关状态，所述预先给定的比特序列组由分别唯一地分配给所述逆变器级的被许可的总开关状态的发送比特序列和与所述发送比特序列相差最多一个比特的比特序列形成。因此，所述预先给定的比特序列组呈现出一种如下的控制，即具有过度错误的接收比特序列并不引起所述开关元件的切换并因此设定所述逆变器级的错误的总开关状态。仅仅相应于所述预先给定的比特序列组中的比特序列的那些比特序列是“被许可的”比特序列，即从所述逆变器级方面表现为正确或者足够正确并因此促使所述总开关状态相应地改变的比特序列。由此，能够可靠地避免错误电路，由此显著延长了所述开关元件的使用寿命并因此显著延长了所述逆变器级的使用寿命。另一方面，绝大多数的传输误差使得所述发送比特序列仅仅改变一个比特，从而当所述错误的发送比特序列的大部分被容忍并且过大的死区时间由此得以避免的时候，它大大提高了操控速度。所述预先给定的比特序列组的附加的比特序列在下面也被称为公差比特序列。但是，基于前面所述的至少四个比特的差距，所述希望的开关状态比特序列能够以足够的精度被识别。无论如何，
【申请人】的迄今为止的试验已经表明的是，利用根据本发明所设置的传输协议，可以在所述操控的精度能被接受的情况下实现用于操控逆变器级所需要的速度。
[0022]一种优选的实施形式的特征在于，所述发送比特序列的传输速率为至少600MB/S。传输速率的该范围已经表明对于操控三相逆变器来说是特别具有优点的。
[0023]优选地，所述发送比特序列具有像T一样多的“O”。因此，它是“非直流的”并且在应用高通滤波器和类似物的时候不会引起麻烦。
[0024]此外，一种优选的实施形式的特征在于，所述中央调节单元为了操控所选择的总开关状态而将配属于它的所述发送比特序列相继两次传送给所述相应的逆变器级，并且只有当所述相应的逆变器级接收两个配属于同一个所选择的总开关状态的接收比特序列时，才改变所述总开关状态。这种措施改善了传输安全性，而不会大大提高所述操控的延迟时间。总是当两个接收比特序列是相同的并且仅仅在这种情况下仍然改变所述逆变器级的所述开关状态时，才能够在这种情况下认为是正确的传送。
[0025]此外，一种优选的实施形式的特征在于，所述中央调节单元在传输发送比特序列之前和之后均传输至少一个启动、同步和/或停止比特序列，其中，所述启动、同步和/或停止比特序列与所述发送比特序列相差至少四个比特，并且与两个相继的发送比特序列的任意排列相差至少一个比特。通过这种方式，提供了一种针对发送比特序列或者接收比特序列的开始或者结束的可靠信号(“同步”)，由此提高了传输安全性并且确保了通过所述逆变器级的单义的解释。因为传输速率高出所述开关频率许多倍，所以与理论上可传送的切换事件相比，当然实际上仅仅实现少量的切换事件的传送。在这些切换事件传送之间可以维持传输间歇，从而所述启动、同步和/或停止比特序列显示出发送比特序列或者接收比特序列的开始或者结束。但是，优选地，不维持传输间歇，而是在切换事件的传送之间总是传输重复序列的所述启动、同步和/或停止比特序列，以便使得进行接收的逆变器级同步。在这种情况下，所述启动、同步和/或停止比特序列主要满足同步比特序列的功能，因为在这种情况下可能较少谈及启动或者停止比特序列。
[0026]优选地，所述串行传输路径是双向的传输路径。由此，一方面可以实现的是，能够由所述逆变器级实现将发送比特序列重新传送到所述中央调节单元上的要求，如果先前由所述相应的逆变器级接收的接收比特序列并不相应于来自所述预先给定的比特序列组的比特序列的话。但是，另一方面，也可以由所述逆变器级将测量数据和类似物传输给所述中央调节单元。
[0027]此外，本发明还涉及一种由多个并联的三相逆变器级组成的布置系统，所述布置系统用于通过切换每个逆变器级的N个数量的开关元件来形成希望的输出电流，其中，所述开关元件分别具有两个开关状态，并且逆变器级的所述总开关状态通过其开关元件的所述开关状态的能够作为N个比特的开关状态比特序列呈现的组合来确定。根据本发明，针对这种布置系统提出的是，
[0028]-为了操控所有逆变器级的所述开关元件，设置有中央调节单元，所述中央调节单元经由串行的数据传输路径与每个逆变器级相连；
[0029]-其中，所述中央调节单元包括第一分配装置，所述第一分配装置为了操控所选择的总开关状态将所述相应的开关状态比特序列唯一地分配给发送比特序列;且
[0030]-所述中央调节单元构成为经由所述串行的数据传输路径将发送比特序列传送给逆变器级，所述逆变器级构成为经由所述串行的数据传输路径对接收比特序列进行接收；以及
[0031]-所述逆变器级分别包括第二分配装置，所述第二分配装置将开关状态比特序列分配给所述接收比特序列并且为了操控所述相应的总开关状态经由操控级与相应的逆变器级的所述开关元件相连。
[0032]尤其是，可以设置有数量N为六个的开关元件。
[0033]在所述中央调节单元中为所选择的开关状态比特序列唯一地分配发送比特序列的所述第一分配装置可以例如是编码器，或者也可以是像例如在FPGA(现场可编程门阵列)的PCS(物理编码子层)模块中所设置的那样的分配装置。
[0034]在所述逆变器级中为所述接收比特序列分配开关状态比特序列的所述第二分配装置可以是解码器，又或者是像例如在FPGA的PCS模块中所设置的那样的分配装置。所述第二分配装置在接收了接收比特序列之后在所述预先给定的比特序列组中搜寻相同的比特序列，并且在成功识别的情况下将其分配给对应于所述相应的比特序列组的总开关状态。因为该经识别的总开关状态是所述逆变器级的27个被许可的总开关状态之一，所以促使总开关状态相应地改变。为此，所述第二分配装置经由调节单元与所述开关元件相连，例如与半导体开关元件的控制端子或者栅极相连。
【附图说明】
[0035]下面结合附图对本发明的优选实施方式进行详细描述。在这里:
[0036]图1示出根据本发明的由多个并联的逆变器级组成的布置系统的示意性图示；
[0037]图2示出逆变器级的示意性图示；
[0038]图3示出开关状态比特序列和配属于它的、带有针对它而预先给定的比特序列组的发送比特序列的示例；
[0039]图4示出针对开关状态比特序列和配属于它们的发送比特序列的示例，所述开关状态比特序列和配属于它们的发送比特序列相差至少4个比特；以及
[°04°]图5示出发送比特序列“流(Streams)”与接收比特序列“流(Stream)”的对照。
【具体实施方式】
[0041]图1示出由多个并联的逆变器级2组成的布置系统I，所述逆变器级2具有共同的三相输出端14。在该输出端14上，所述布置系统I提供希望的输出电流。在所示的实施方式中，还示出了所述逆变器级2的共同的输入端15，所述输入端15在运行中被施加了输入电压。
[0042]每个逆变器级2包括六个分别具有两个开关状态的开关元件3(图2)，由此，逆变器级2的总开关状态的理论数量通过所有的组合可能性来给出。在六个开关元件3的情况下(如在根据图2的实施形式中清楚可见的那样)，得出64个理论上可能的总开关状态。这些总开关状态缩减到27个被许可的总开关状态，因为也存在会导致短路的不可靠的开关状态。逆变器级2的所述总开关状态能够分别通过由六个比特组成的开关状态比特序列8来呈现(图3和图4)。相应于被许可的总开关状态的开关状态比特序列8例如是101001，它相应于所述逆变器级2的一个总开关状态，在该总开关状态中，参考图2，所述开关元件3在上面左边是闭合的(I)，所述开关元件3在下面左边是敞开的(O)，所述开关元件3在上面中间是闭合的(I)，所述开关元件3在下面中间是敞开的(O)，所述开关元件3在上面右边是敞开的(O)，且所述开关元件3在下面右边是闭合的(I)。
[0043]所述布置系统I为了操控所有逆变器级2的所述开关元件3而具有中央调节单元6，所述中央调节单元6与每个逆变器级2经由数字的、串行的数据传输路径5为了交换电信号而连接。所述数据传输路径5优选是双向的数据传输路径5，所述双向的数据传输路径5在实际的实施形式中例如通过一对用于差分或者伪差分信号传输的差分电缆而形成，其中，优选针对每个传输方向设置一对差分电缆。
[0044]在所述中央调节单元6中，为每个被许可的总开关状态唯一地分配有一个发送比特序列9(图4)。如果要引发逆变器级2的希望的总开关状态，那么在所述中央调节单元6的第一分配装置7中为相应的开关状态比特序列8唯一地分配发送比特序列9。所述分配能够例如经由编码器来实现，或者使用更加简单的部件并且相应地进行构造，如在FPGA的PCS模块中所提供的那样。如从图3中清楚可见的那样，所述开关状态比特序列8在六个开关元件3的情况下总共包括六个比特，然而所述发送比特序列9根据本发明分别包括十个比特。所述开关状态比特序列8(或者所述被许可的总开关状态)与所述发送比特序列9之间的分配通过如下方式来实现，即，每个相应于总开关状态的发送比特序列9与每个相应于另一个总开关状态的另一个发送比特序列9根据本发明相差四个比特。为了使得传输中的直流分量尽可能最小化，所述发送比特序列9优选还具有像“I” 一样多的“O”(图4)。
[0045]此外，所述中央调节单元6构成为分别经由所述串行的数据传输路径5将发送比特序列9传送给相应的逆变器级2。所述发送比特序列9作为接收比特序列10由所述相应的逆变器级2接收并且在那里被解码(图3)。但是，所述接收比特序列10可能由于传输错误而不同于原始的发送比特序列9，如在根据图3的所述接收比特序列10中例如在比特序列的倒数第二个部位上可见的那样。因此，必须确定的是，如何处理这种传输错误。
[0046]为了可靠地操控所述逆变器级，可以例如只接受那些相应于27个可能的发送比特序列9中的一个的并因此得以明显正确传输的接收比特序列10。因此，图3的所述接收比特序列10不会被接受，因为它既不相应于图3中所示的发送比特序列9，也不相应于另一个发送比特序列9，因为各发送比特序列9根据本发明相差至少四个比特。因为在这种情况下根据本发明所述逆变器级2的总开关状态并未发生改变，所以必须重复进行传输，以便仍然还是实现所述逆变器级2的所选择的总开关状态。但是，
【申请人】已经确定的是，这种做法不再适用于在切换逆变器级2的开关元件3时的实际要求，因为延迟时间变得太高并且对所述开关元件3的串行操控不再是可以接受地实现。
[0047]因此，根据本发明设置的是，当所述相应的逆变器级2中接收的接收比特序列10相应于来自预先给定的比特序列组11的比特序列时，才改变所述总开关状态，所述预先给定的比特序列组11由分别唯一地分配给所述逆变器级2的被许可的总开关状态的发送比特序列9和与所述发送比特序列9相差最多一个比特的比特序列形成。在图3的示例中例如示出的是，所述接收比特序列10虽然不相应于所示出的发送比特序列9，但是的确相应于预先给定的比特序列组11的一个比特序列，其在图3中被加粗框。因此，根据本发明，所述接收比特序列10当然被接受，并且被分配给图3中所示的发送比特序列9。所述分配由布置在相应的逆变器级2中的第二分配单元16来进行。在下一步中，由操控装置4促使所述逆变器级2的总开关状态改变。
[0048]为每个发送比特序列9所限定的并且预先给定的比特序列组11一方面示出了一种如下的控制，即错误的接收比特序列10并不引起所述开关元件3的切换，但是另一方面也限定传输错误的能容忍的程度，由此提高了开关元件3的开关速度。所述接收比特序列10与所述比特序列组11之间的比较在所述逆变器级2中由第二分配装置16来进行，所述第二分配装置16前置于用于所述开关元件3的操控级4(参见图2)。
[0049]以比特每秒为单位所测得的传输速率来传输所述发送比特序列9，所述传输速率高出所述逆变器级2的开关元件3的开关频率许多倍，优选以至少600MB/S来传输。此外，具有优点的是，只有当实际上希望改变所述逆变器级2的总开关状态时，才进行数据传输，以便将干扰的可能性降低到非常短的时间窗口上。因此，在顾及根据本发明的如下措施的情况下，即所述传输速率高出所述开关频率许多倍，相对于理论上能传送的切换事件，实际上仅仅进行切换事件的少量传送。在此，与所选择的开关状态相比，切换时间点没有那么紧要，因为在所述逆变器级2的输出端上在大多数情况下总归布置有具有感应特性的负载。
[0050]为了提高所述操控的可靠性，在数据传输方面还采用其他措施，如结合图5所阐述的那样。在图5中，尤其是，发送比特序列9的由中央调节单元6产生的流对照于接收比特序列10的由逆变器级2接收的流。在图5中，所述发送比特序列9在此分别设有相同的参考号，但是可得到的是，所述发送比特序列9能够分别针对逆变器级2的不同总开关状态来进行编码。此外，在所述发送比特序列9的数据流中，还设置有启动、同步和/或停止比特序列13，所述启动、同步和/或停止比特序列13用信号告知逆变器2发送比特序列9的传输的开始、发送比特序列9的传输的结束，以及单个发送比特序列9的开始和结束。所述启动、同步和/或停止比特序列13与所述发送比特序列9相差至少四个比特，以及优选与两个相继跟随的发送比特序列9的任意排列相差至少一个比特。只要没有传输发送比特序列9，就可以优选传输启动、同步和/或停止比特序列13的流，以便能够实现所述逆变器级2的永久同步。
[0051]然而，也可能发生的是，所述启动、同步和/或停止比特序列13由于传输错误被转换成不希望的发送比特序列9，从而将不希望的切换指令置于所述逆变器级2上。因此，如图5中清楚可见的那样，为了改变逆变器级2的总开关状态，前后依次两次发送相关的发送比特序列9。两个相同的发送比特序列9由相关的逆变器级2作为两个接收比特序列10来接收，所述两个接收比特序列10现在可以是相同的，或者由于传输错误也可以不同。优选地，只有当两个接收比特序列10是相同的或者相应于同一比特序列组11的各一个比特序列时，才改变所述总开关状态。
[0052]在图5中示出的差Λ指出接收比特序列10与原始的发送比特序列9相差的那些比特数。图5中左边的或者第一接收比特序列10的传输导致所述逆变器级2的总开关状态的改变，因为一个比特的差异被容忍(参见图3)。图5中中间的或者紧接着的接收比特序列10的传输不会导致所述逆变器级2的总开关状态的改变，因为三个或者两个比特的差异不再被第二分配装置16所容忍。在这种情况下，由逆变器级2完成用于将发送比特序列9重新传送至中央调节单元6的要求(“误差标志”)。在此，需要考虑的是，所述传输速率根据本发明高出所述开关元件3的开关频率许多倍，从而为所述要求(“误差标志”)的转送和发送比特序列9的重新传输直至下一个发送比特序列9的传送留出足够的时间。图5中右边的或者最后一个接收比特序列10的传输又导致所述逆变器级2的总开关状态的改变，因为各一个比特的差异被容忍。
[0053]因此，借助于本发明，提供了一种方法以及一种布置系统，利用它们能够降低并联的三相逆变器级2中的操控或者切换耗费，但是其中，经由大量开关过程确保了所述逆变器级2的可靠运行并且可靠地避免了由于错误的操控对所述开关元件3的功能上的影响。此夕卜，对于所述逆变器级2的开关元件3的操控足够快速地进行，以免影响由逆变器级2所形成的输出电流的质量。在此，根据本发明的解决方案在所需的硬件方面相对简单并且可以低成本地实现。
【主权项】
1.一种用于操控并联的三相逆变器级(2)的N个数量的开关元件(3)的方法，其中，逆变器级(2)的所述N个开关元件(3)中的每个都分别具有两个开关状态(0、1)，并且逆变器级(2)的总开关状态通过其开关元件(3)的所述开关状态(0、1)的能够作为N个比特的开关状态比特序列(8)呈现的组合来确定，且通过以开关频率切换所述开关元件(3)实现所述逆变器级(2)的从一定数量的被许可的总开关状态中选择出来的总开关状态的时间序列以形成所述逆变器级(2)的希望的输出电流，其特征在于， -对逆变器级(2)的所述开关元件(3)的操控经由中央调节单元(6)来实现，所述中央调节单元(6)经由串行的数据传输路径(5)与相应的逆变器级(2)连接； -其中，所述中央调节单元(6)给每个开关状态比特序列(8)唯一地分配一个由至少十个比特组成的发送比特序列(9)，所述每个开关状态比特序列(8)相应于所述逆变器级(2)的被许可的总开关状态，其中，每个配属于所述逆变器级(2)的被许可的总开关状态的发送比特序列(9)与另一个配属于所述逆变器级(2)的另一个被许可的总开关状态的发送比特序列(9)相差至少四个比特； -所述中央调节单元(6)为了操控所选择的总开关状态将配属于该总开关状态的所述发送比特序列(9)传送给相应的逆变器级(2)，且所传送的发送比特序列(9)由所述逆变器级(2)作为至少一个接收比特序列(10)来接收并且分配给开关状态比特序列(8); -其中，以比特每秒为单位测得的传输速率来传输所述发送比特序列(9)，所述传输速率与所述开关元件(3)的以赫兹为单位所测得的开关频率的比至少为1000; -只有当所述相应的逆变器级(2)中接收的接收比特序列(10)相应于来自预先给定的比特序列组(11)的比特序列时，才改变逆变器级(2)的总开关状态，所述预先给定的比特序列组(11)由分别唯一地分配给所述逆变器级(2)的被许可的总开关状态的发送比特序列(9)和与所述发送比特序列(9)相差最多一个比特的比特序列形成。2.根据权利要求1所述的方法，其特征在于，设置有数量N为六个的开关元件(3)，并且所述中央调节单元(6)为每个开关状态比特序列(8)唯一地分配由正好十个比特组成的发送比特序列(9)，所述每个开关状态比特序列(8)相应于所述逆变器级(2)的一个被许可的总开关状态。3.根据权利要求1或2所述的方法，其特征在于，所述发送比特序列(9)的传输速率为至少600MB/s。4.根据权利要求1至3之一所述的方法，其特征在于，所述发送比特序列(9)具有像“I”一样多的“O”。5.根据前述权利要求之一所述的方法，其特征在于，所述中央调节单元(6)为了操控所选择的总开关状态而将配属于该总开关状态的发送比特序列(9)相继两次传送给相应的逆变器级(2)，并且只有当由所述相应的逆变器级(2)接收两个配属于同一个所选择的总开关状态的接收比特序列(1)时，才改变总开关状态。6.根据前述权利要求之一所述的方法，其特征在于，所述中央调节单元(6)在传输发送比特序列(9)之前和之后传输至少一个启动、同步和/或停止比特序列(13)，其中，所述启动、同步和/或停止比特序列(13)与两个相继的发送比特序列(9)的任意排列相差至少一个比特。7.根据前述权利要求之一所述的方法，其特征在于，如果先前由所述相应的逆变器级(2)接收的接收比特序列(10)不与来自所述预先给定的比特序列组(11、12)的比特序列对应，则在作为双向传输路径实施的串行传输路径(5)中由所述逆变器级(2)实现将发送比特序列(9)重新传送给所述中央调节单元(6)的要求。8.—种由多个并联的三相逆变器级(2)组成的布置系统(I)，所述布置系统(I)用于通过切换每个逆变器级(2)的N个数量的开关元件(3)来形成希望的输出电流，其中，所述开关元件(3)分别具有两个开关状态，并且逆变器级(2)的总开关状态通过其开关元件(3)的开关状态的能够作为N个比特的开关状态比特序列(8)呈现的组合来确定，其特征在于， -为了操控所有逆变器级(2)的所述开关元件(3)，设置有中央调节单元(6)，所述中央调节单元(6)经由串行的数据传输路径(5)与每个逆变器级(2)相连； -其中，所述中央调节单元(6)包括第一分配装置(7)，所述第一分配装置(7)为了操控所选择的总开关状态将相应的开关状态比特序列(8)唯一地分配给发送比特序列(9); -所述中央调节单元(6)构成为经由所述串行的数据传输路径(5)将发送比特序列(9)传送给逆变器级(2)，所述逆变器级(2)构成为经由所述串行的数据传输路径(5)对接收比特序列(10)进行接收；以及 -所述逆变器级(2)分别包括第二分配装置(16)，所述第二分配装置(16)将开关状态比特序列(8)分配给接收比特序列(10)并且为了操控所述相应的总开关状态经由操控级(4)与相应的逆变器级(2)的开关元件(3)连接。9.根据权利要求8所述的布置系统，其特征在于，设置有数量N为六个的开关元件(3)。10.—种用于实施根据权利要求1至7之一所述的方法的根据权利要求8或9所述的布置系统。
【文档编号】H02M7/493GK105850023SQ201480068932
【公开日】2016年8月10日
【申请日】2014年12月18日
【发明人】R·费尔因格, G·莱纳
【申请人】施耐德电气动力驱动有限公司