恒定导通时间控制的开关变换器及其自动校准方法
【专利摘要】公开了恒定导通时间控制的开关变换器及其控制器、控制方法和自动校准方法。开关变换器包括主晶体管、决定主晶体管导通时间的导通时间控制电路、以及控制主晶体管的逻辑电路。自动校准方法包括：产生具有预设占空比的周期性时钟信号；将第一电压与第二电压提供至导通时间控制电路，使导通时间控制电路基于第一电压和第二电压产生导通时间控制信号；将时钟信号和导通时间控制信号提供至逻辑电路，使逻辑电路基于时钟信号和导通时间控制信号产生开关控制信号；将开关控制信号的占空比与时钟信号的占空比进行比较，产生校正编码信号；以及基于校正编码信号调节导通时间控制电路中的电路参数。
【专利说明】
恒定导通时间控制的开关变换器及其自动校准方法
技术领域
[0001] 本发明设及电子电路，尤其设及恒定导通时间控制的开关变换器及其控制器、控 制方法和自动校准方法。
【背景技术】
[0002] 恒定导通时间控制（COT conhoLconstant on-time control)由于其优越的负 载瞬态响应、简单的内部结构和平滑的工作模式切换，在电源领域得到了很好的应用。
[0003] 图1为现有的采用恒定导通时间控制的同步降压变换器的框图，其中导通时间控 制电路通常基于输入电压Vin和输出电压Vout产生导通时间控制信号C0T，W决定上管Ml的 导通时间。比较电路将输出电压Vout与参考电压化ef进行比较，提供比较信号SET。逻辑电 路根据导通时间控制信号COT和比较信号SET产生开关控制信号CT化，W通过驱动电路控制 上管Ml和下管M2。一般情况下，当输出电压Vout降低至参考电压化ef时，上管Ml导通，下管 M2关断。当上管Ml的导通时间达到导通时间控制电路设定的时长时，上管Ml关断，下管M2导 通。如此往复，W实现对输出电压Vout的调节。
[0004] 在大规模制造过程中，工艺偏差问题(例如电阻值、电容值或比较器延时的偏差） 会对上述导通时间控制电路造成影响，导致采取同样设计的变换器在相同输入输出电压条 件下得到的导通时间不同，影响了产品的一致性。
【发明内容】
[0005] 为了解决上述问题，本发明提出了具有导通时间自动校准功能的恒定导通时间控 制开关变换器及其控制器和控制方法。
[0006] 根据本发明实施例的一种用于恒定导通时间控制开关变换器的自动校准方法，其 中该开关变换器将输入电压转换为输出电压，包括主晶体管、决定主晶体管导通时间的导 通时间控制电路、W及控制主晶体管的逻辑电路，该自动校准方法包括:产生具有预设占空 比的周期性时钟信号；将第一电压与第二电压提供至导通时间控制电路，W使导通时间控 制电路基于第一电压和第二电压产生导通时间控制信号，其中第二电压等于第一电压与预 设占空比之积;将时钟信号和导通时间控制信号提供至逻辑电路，W使逻辑电路基于时钟 信号和导通时间控制信号产生开关控制信号;将开关控制信号的占空比与时钟信号的占空 比进行比较，产生校正编码信号;基于校正编码信号调节导通时间控制电路中的电路参数。
[0007] 根据本发明实施例的一种用于恒定导通时间控制开关变换器的控制方法，其中该 开关变换器将输入电压转换为输出电压，包括主晶体管、导通时间控制电路W及逻辑电路， 导通时间控制电路具有第一输入端、第二输入端和提供导通时间控制信号W决定主晶体管 导通时间的输出端，逻辑电路具有禪接至导通时间控制电路输出端的第一输入端、第二输 入端和提供开关控制信号W控制主晶体管的输出端。该控制方法包括:在开关变换器的启 动时间达到预设时长前:产生具有预设占空比的周期性时钟信号;将第一电压与第二电压 分别提供至导通时间控制电路的第一输入端与第二输入端，其中第二电压等于第一电压与 预设占空比之积;将时钟信号提供至逻辑电路的第二输入端;将开关控制信号的占空比与 时钟信号的占空比进行比较，产生校正编码信号；W及基于校正编码信号调节导通时间控 制电路中的电路参数。在开关变换器的启动时间达到预设时长后:维持校正编码信号不变； 将开关变换器的输出电压与参考电压进行比较，产生比较信号;将开关变换器的输入电压 与输出电压或参考电压代替第一电压与第二电压，分别提供至导通时间控制电路的第一输 入端和第二输入端；W及将比较信号代替时钟信号，提供至逻辑电路的第二输入端。
[000引根据本发明实施例的一种用于恒定导通时间控制开关变换器的控制器，其中该开 关变换器包括主晶体管，将输入电压转换为输出电压，该控制器包括:振荡电路，产生具有 预设占空比的周期性时钟信号；导通时间控制电路，具有第一输入端、第二输入端、第=输 入端和输出端，其中第一输入端接收第一电压，第二输入端接收第二电压，导通时间控制电 路基于第一电压和第二电压，在输出端提供导通时间控制信号W决定主晶体管的导通时 间；逻辑电路，具有第一输入端、第二输入端和输出端，其中第一输入端禪接至导通时间控 制电路的输出端，第二输入端禪接至振荡电路W接收时钟信号，逻辑电路基于导通时间控 制信号和时钟信号，在输出端提供开关控制信号W控制主晶体管；W及占空比检测电路，具 有第一输入端、第二输入端和输出端，其中第一输入端禪接至振荡电路，第二输入端禪接至 逻辑电路的输出端，输出端禪接至导通时间控制电路的第=输入端，占空比检测电路将开 关控制信号的占空比与时钟信号的占空比进行比较，在输出端产生校正编码信号W调节导 通时间控制电路中的电路参数。
[0009] 本发明的实施例在开关变换器刚启动的一段时间内，将第一电压与第二电压代替 输入电压与输出电压提供至导通时间控制电路，并将时钟信号代替比较信号提供至逻辑电 路。逻辑电路据之产生的开关控制信号随即被用作与时钟信号进行比较，产生用W调节导 通时间控制电路中电路参数的校正编码信号，实现导通时间的自动校准。
【附图说明】
[0010] 图1为传统恒定导通时间控制开关变换器的示意性框图；
[0011] 图2为根据本发明实施例的导通时间自动校准系统的示意性框图；
[0012] 图3为根据本发明实施例的开关变换器的示意性框图；
[0013]图4为根据本发明实施例的导通时间控制电路203AW及逻辑电路204A的电路原理 图；
[0014] 图5为根据本发明实施例的图4所示电路在自动校准模式下的工作波形图；
[0015] 图6为根据本发明实施例的图4所示电路在正常工作模式下的工作波形图；
[0016] 图7为根据本发明实施例的可控电流源231A的电路原理图；
[0017] 图8为根据本发明一实施例的电容器232A的电路原理图；
[0018] 图9为根据本发明实施例的开关变换器控制方法的工作流程图。
【具体实施方式】
[0019] 下面将详细描述本发明的具体实施例，应当注意，运里描述的实施例只用于举例 说明，并不用于限制本发明。在W下描述中，为了提供对本发明的透彻理解，阐述了大量特 定细节。然而，对于本领域普通技术人员显而易见的是，不必采用运些特定细节来实行本发 明。在其他实例中，为了避免混淆本发明，未具体描述公知的电路、材料或方法。
[0020] 在整个说明书中，对"一个实施例"、"实施例"、"一个示例"或"示例"的提及意味 着:结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。 因此，在整个说明书的各个地方出现的短语"在一个实施例中"、"在实施例中"、"一个示例" 或"示例"不一定都指同一实施例或示例。此外，可W W任何适当的组合和/或子组合将特定 的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理 解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当 称"元件""连接鄭'或"禪接"到另一元件时，它可W是直接连接或禪接到另一元件或者可W 存在中间元件。相反，当称元件"直接连接到"或"直接禪接到"另一元件时，不存在中间元 件。相同的附图标记指示相同的元件。运里使用的术语"和/或"包括一个或多个相关列出的 项目的任何和所有组合。
[0021] 图2为根据本发明实施例的导通时间自动校准系统的示意性框图，包括振荡电路 201、占空比检测电路202、导通时间控制电路203、逻辑电路204W及脉冲发生电路205。振荡 电路201产生具有预设占空比Dset(例如50%)的周期性时钟信号化K。导通时间控制电路 203具有输入端IN31~IN33W及输出端0UT31。与图1所示现有技术相比，导通时间控制电路 203在输出端0UT31同样提供导通时间控制信号COTW决定主晶体管的导通时间，然而在输 入端IN31和IN32,导通时间控制电路203分别接收电压Vl和V2,而非输入电压Vin和输出电 压Vout。
[0022] 脉冲发生电路205具有输入端和输出端，其中输入端禪接至振荡电路201W接收时 钟信号化K。脉冲发生电路205基于时钟信号化K，在输出端产生与时钟信号CLK同步的触发 脉冲信号PUMP。
[0023] 逻辑电路204具有输入端IN4UIN42和输出端0UT41，其中输入端IN41禪接至导通 时间控制电路203的输出端，输入端IN42禪接至脉冲发生电路205的输出端。逻辑电路204基 于导通时间控制信号COT和触发脉冲信号PUMP,在输出端提供开关控制信号CT化。一般地， 逻辑电路204在触发脉冲信号PUMP的上升沿使开关控制信号CT化由低电平变为高电平，并 在导通时间控制信号COT的上升沿使开关控制信号CT化由高电平变为低电平。
[0024] 占空比检测电路202具有第一输入端、第二输入端和输出端，其中第一输入端禪接 至振荡电路201，第二输入端禪接至逻辑电路204的输出端0UT41，输出端禪接至导通时间控 审IJ电路203的输入端IN33。占空比检测电路202将开关控制信号CT化的占空比D与时钟信号 CLK的占空比化et进行比较，在输出端产生校正编码信号CAL_C0DE W调节导通时间控制电 路203中的电路参数，例如电阻值、电容值、比较器延时等。
[0025] 校正编码信号CAL_C0DE可W是具有多个数据位的数字信号。占空比检测电路202 在每个时钟周期均将开关控制信号CT化的占空比D与时钟信号化K的占空比化et进行比较， 若检测到开关控制信号CTCL的占空比D小于Dset,则将校正编码信号CAL_C0DE改变一位 (ILSB，Ileast significant bit)，W调节导通时间控制电路203中的电路参数，从而增大 开关控制信号CTCL的占空比D。当开关控制信号CTCL的占空比D被逐步增大至大于或等于 Dset,校正编码信号CAL_C0DE将停止改变，导通时间控制电路203中的电路参数也固化下 来。占空比检测电路202可W通过检测开关控制信号CT化与时钟信号CLK两者的下降沿来实 现占空比的比较，并在每个时钟信号的下降沿根据比较结果决定是否对校正编码信号CAL_ CODE进行调整。
[0026] 通过上述对电路参数的自动调节，大规模制造过程中工艺偏差对导通时间控制电 路造成的不利影响得到有效解决。在相同条件下，开关变换器的导通时间将相同，从而有力 地保证了产品一致性。
[0027] 对导通时间的自动校准通常可W在开关变换器刚启动时进行，在自动校准完成 后，导通时间控制电路203中的电路参数不再发生变化，开关变换器进入正常工作模式。图3 为根据本发明实施例的开关变换器的示意性框图，其中除图2所包含的电路W外，还原理性 地示出了比较电路206，驱动电路207，晶体管Ml、M2、电感器L、电容器Cout W及多路选择器 208~210。比较电路206将输出电压Vout与参考电压化ef进行比较，产生比较信号SET。在一 些实施例中，输出电压Vout会先经过分压，再送被入比较电路206。多路选择器208~210用 于信号选择，受指示开关变换器启动时间的时控信号TO控制。
[00%]当开关变换器刚启动时，开关变换器工作在自动校准模式，多路选择器208~210 分别将电压VUV2W及触发脉冲信号PUMP提供至其输出端。导通时间控制电路203基于电压 V1、V2产生导通时间控制信号C0T，逻辑电路204根据导通时间控制信号COT和触发脉冲信号 PUMP产生开关控制信号CTRL。此时上管Ml和下管M2均保持关断，输出电压Vout未建立。占空 比检测电路202将开关控制信号CT化的占空比D与时钟信号化K的占空比Dset进行比较，产 生校正编码信号CAL_C0DEW调节导通时间控制电路203中的电路参数，从而实现导通时间 的自动校准。
[0029] 当开关变换器的启动时间达到预设时长(例如200US)后，开关变换器进入正常工 作模式，多路选择器208~210分别选择输出输入电压Vin、输出电压VoutW及比较信号SET。 此时，占空比检测电路202维持校正编码信号CAL_C0DE不变。导通时间控制电路203基于输 入电压Vin和输出电压Vout产生导通时间控制信号C0T，逻辑电路204随即根据导通时间控 制信号COT和比较信号SET产生开关控制信号CTCL,并通过驱动电路204操控晶体管Ml与M2 交替导通。
[0030] 在实际应用中，电压Vl W是设定的内置电压，也可W直接等于输入电压Vin。在后 一情况下，多路选择器208可省略。图3所示的开关变换器选用了同步降压拓扑，此时电压V2 可W设置为等于电压Vl与占空比化et之积。也就是说，若化et为50%，电压Vl等于输入电压 Vin,则电压V2可W为50%*Vin。但本领域技术人员可W理解，运并不用于限制本发明，开关 变换器可W选用其他合适的拓扑结构，电压Vl和V2之间的关系也可W不受占空比Dset限 制。
[0031] 还需要注意的是，脉冲发生电路205并非并需，在自动校准模式下，多路选择器210 可W直接将时钟信号化K提供至逻辑电路204。此外，在正常工作模式下，多路选择器209提 供至导通时间控制电路203的信号，也可W是参考信号化ef，而非输出电压Vout。
[0032] 图4为根据本发明实施例的导通时间控制电路203A和逻辑电路204A的电路原理 图。导通时间控制电路203A包括可控电流源231、电容器232、放电晶体管Sl W及比较器COM。 可控电流源231具有第一端、第二端和控制端，其中第一端接收供电电压Vcc，控制端禪接至 输入端IN31。可控电流源231用于提供电流值等于控制端电压Vim与等效电阻值Re之商的 充电电流Ich。电容器232具有第一端与第二端，其中第一端禪接至可控电流源231的第二 端，第二端禪接至参考地。放电晶体管Sl与电容器232并联并受开关控制信号CT化控制。比 较器COM具有同相输入端、反相输入端与输出端，其中同相输入端禪接至将电容器232的第 一端，反相输入端禪接至输入端IN32,输出端禪接至输出端0UT31W提供导通时间控制信号 COT。
[0033] 逻辑电路204A包括具有复位端R、置位端S和输出端Q的RS触发器FF。其中复位端R、 置位端S、输出端Q分别禪接至逻辑电路204A的输入端IMl、IM2和输出端0UT41。
[0034] 对于图4所示的导通时间控制电路203A而言，其中受校正编码信号CAL_C0DE调节 的电路参数可W为可控电流源231的等效电阻值Re或电容器232的等效电容值Ce。
[0035] W下将结合图5和图6对图4所示电路的工作原理作进一步描述。图5为根据本发明 实施例的图4所示电路在自动校准模式下的工作波形图。在自动校准模式下，电压Vl和V2分 别被提供至导通时间控制电路203A的输入端IN31和IN32,触发脉冲信号PUMP被提供至逻辑 电路204A的输入端IN42。在触发脉冲信号PUMP的上升沿，触发器FF被置位，开关控制信号 CTRL由低电平变为高电平。放电晶体管Sl关断，电流Ich对电容器232进行充电。此时可控电 流源231提供的充电电流Ich可W表示为：
[0036]
(1)
[0037] 在电流Ich的作用下，电容器232两端的电压化amp逐渐增大。当电压化amp增大至 位于比较器COM反相输入端的电压V2时，导通时间控制信号COT由低电平变为高电平，将触 发器FF复位。开关控制信号CT化因而由高电平变为低电平，将放电晶体管Sl导通，使电容器 232两端的电压化amp放电至零。
[003引根据W上分析，开关控制信号CT化此时的高电平时间，即导通时间Ton,可W表示 为：
[0039] (2)
[0040]
[0041] (3)
[0042] 其中Tc化代表时钟信号CLK的时钟周期。
[0043] Ton的值在刚启动时通常被设置得很小。其后，在每个时钟周期，开关控制信号 CT化的占空比D均被用作与时钟信号CLK的占空比化et进行比较。若占空比D小于化et，校正 编码信号CAL_C0DE将增大一位，W相应地提高等效电阻值Re或等效电容值Ce,从而增大占 空比D。就运样，占空比D逐步增大，直至达到化et。由于分辨率的影响，最终占空比D可能等 于或略大于化et。
[0044] 理论上，在自动校准环节顺利完成后，Ton满足：
[0045] Ton = TclMset (4)
[0046] 结合等式(2)，等效电阻值Re与等效电容值Ce之积可W表示为：
[0047]
巧）
[004引图6为根据本发明实施例的图4所示电路在正常工作模式下的工作波形图。在正常 工作模式下，输入电压Vin和输出Vout分别被提供至导通时间控制电路203A的输入端IN31 和IN32,比较信号SET被提供至逻辑电路204A的输入端IM2。校正编码信号CAL_CODE保持不 变，因而等效电阻值Re和等效电容值Ce也不再变化。
[0049] 此时可控电流源231提供的充电电流Ich可W表示为：
[0050]
(6)
[0051 ] 相应地，结合等式(5)，导通时间Ton可W表示为：
[0化2]
(7)
[0化3] 若选取
[0化4] V2 = Dset*Vl (8)
[0055] 则等式(7)可W简化为：
[0056]
妈）
[0057] 从等式(9)均可W看出，通过自动校准，开关变换器在正常工作模式下的导通时间 Ton不再受电阻器或电容器的工艺偏差影响。由于Tc化可W精确设定，在同样的输入输出电 压条件下，开关变换器的导通时间Ton均相同，运无疑极大地提高了产品一致性。
[0058] 调节等效电阻值或等效电容值的方法有许多，W下将结合图7和图8介绍两种典型 的实现方式。但值得注意的是，运并非用于限制本发明，其他类似方法或方法的结合也同样 适用。
[0059] 图7为根据本发明实施例的可控电流源231A的电路原理图，包括电阻器Rl和R2组 成的分压器、晶体管M4和M5组成的电流镜、运算放大器0P、晶体管M3W及多个串联支路。每 个串联支路均具有受校正编码信号CAL_C0DE控制的晶体管W及与之并联的电阻器。
[0060] 在图7所示的实施例中，校正编码信号CAL_C0DE为n位数字信号，表示为[D1， D2，. . .，Dn]。可控电流源231A包括n个串联支路，运些支路中的晶体管分别受D1、D2、……、 化控制，而支路中电阻值分别为2叫?、2叫?、……、R。根据图7所示的结构，可W得出：
[0064] 结合等式(2)和等式（11)可W得出，在自动校准过程中，若校正编码信号CAL_C0DE 幽] (10)
[0062]
[0063] (II) 增大1位，则对于图7所示的实施例而言，等效电阻值Re将增大
，相应地，导通时 间Ton 增大---------------------------------------------------：〇 巧2
[0065] 图8为根据本发明一实施例的电容器232A的电路原理图，包括多个并联支路，其中 每个并联支路均具有受校正编码信号CAL_C0DE控制的晶体管W及与之串联的电容器。
[0066] 在图8所示的实施例中，各并联支路中的晶体管分别受D1、D2、……、Dn控制，而其 中的电容值分别为2n-lC、2n^2C、……、C。根据此结构，可W得出：
[0067] Ce = (Dl巧n-i+D巧2。-2+. . .+Dn)*C (12)
[0068] 结合等式(2)和等式（12)可W得出，在自动校准过程中，若校正编码信号CAL_C0DE 增大1位，则对于图8所示的实施例而言，等效电阻值Ce将增大C，相应地导通时间Ton增大
[0069] 图9为根据本发明实施例的开关变换器控制方法的工作流程图，包括步骤S901~ S911。
[0070] 在步骤S901，开关变换器启动。其后，在步骤S902,产生具有预设占空比Dset的周 期性时钟信号CLK。
[0071] 在步骤S903,第一电压Vl与第二电压V2分别被提供至导通时间控制电路，使导通 时间控制电路基于电压Vl和V2产生导通时间控制信号COT。根据实际应用，电压V2可W设置 为等于电压Vl与预设占空比化et之积。
[0072] 在步骤S904,时钟信号化K和导通时间控制信号COT被提供至逻辑电路，使逻辑电 路基于时钟信号CLK和导通时间控制信号COT产生开关控制信号CT化。
[0073] 在步骤S905,开关控制信号CT化的占空比D被用作与时钟信号化K的占空比化et进 行比较，产生校正编码信号CAL_C0DE。
[0074] 在步骤S906,基于校正编码信号CAL_C0DE调节导通时间控制电路中的电路参数， 例如电阻值、电容值等。
[0075] 在步骤S907,判断开关变换器的启动时间是否达到预设时长(例如200US)。若是， 则进入步骤S908，否则，返回步骤S905。
[0076] 在步骤S908,维持校正编码信号CAL_C0DE不变。也就是说，前述导通时间控制电路 中的电路参数不再变化。
[0077] 在步骤S909,将开关变换器的输出电压Vout与参考电压化ef进行比较，产生比较 信号SET。
[0078] 在步骤S910,开关变换器的输入电压Vin与输出电压Vout代替电压Vl与V2,被提供 至导通时间控制电路。
[0079] 在步骤S911，比较信号SET代替时钟信号CLK，被提供至逻辑电路。
[0080] 虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示 例性、而非限制性的术语。由于本发明能够W多种形式具体实施而不脱离发明的精神或实 质，所W应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神 和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权 利要求所涵盖。
【主权项】
1. 一种用于恒定导通时间控制开关变换器的自动校准方法，其中该开关变换器将输入 电压转换为输出电压，包括主晶体管、决定主晶体管导通时间的导通时间控制电路、以及控 制主晶体管的逻辑电路，该自动校准方法包括： 产生具有预设占空比的周期性时钟信号； 将第一电压与第二电压提供至导通时间控制电路，以使导通时间控制电路基于第一电 压和第二电压产生导通时间控制信号； 将时钟信号和导通时间控制信号提供至逻辑电路，以使逻辑电路基于时钟信号和导通 时间控制信号产生开关控制信号； 将开关控制信号的占空比与时钟信号的占空比进行比较，产生校正编码信号；以及 基于校正编码信号调节导通时间控制电路中的电路参数。2. 如权利要求1所述的自动校准方法，还包括： 将开关变换器的输出电压与参考电压进行比较，产生比较信号；以及 在开关变换器的启动时间达到预设时长后，维持校正编码信号不变，将开关变换器的 输入电压与输出电压或参考电压代替第一电压与第二电压提供至导通时间控制电路，并将 比较信号代替时钟信号提供至逻辑电路。3. 如权利要求1所述的自动校准方法，其中每在一个时钟周期内检测到开关控制信号 的占空比小于时钟信号的占空比，则将校正编码信号改变一位，以增大开关控制信号的占 空比。4. 如权利要求1所述的自动校准方法，其中第一电压等于输入电压。5. 如权利要求1所述的自动校准方法，其中导通时间控制电路包括电流值等于第一电 压与等效电阻值之商的可控电流源、耦接在电流源与参考地之间的电容器、与电容器并联 并受开关控制信号控制的放电晶体管、以及将电容器两端的电压与第二电压进行比较以产 生导通时间控制信号的比较器，其中受校正编码信号调节的电路参数包括可控电流源的等 效电阻值或电容器的等效电容值。6. 如权利要求1所述的自动校准方法，其中第二电压等于第一电压与预设占空比之积。7. 如权利要求1所述的自动校准方法，其中逻辑电路在时钟信号的上升沿使开关控制 信号变为高电平，在导通时间控制信号的上升沿使开关控制信号变为低电平。8. 如权利要求1所述的自动校准方法，还包括： 基于时钟信号产生与时钟信号同步的触发脉冲信号；以及 将触发脉冲信号提供至逻辑电路，以使逻辑电路基于触发脉冲信号和导通时间控制信 号产生开关控制信号。9. 一种用于恒定导通时间控制开关变换器的控制方法，其中该开关变换器将输入电压 转换为输出电压，包括主晶体管、导通时间控制电路以及逻辑电路，导通时间控制电路具有 第一输入端、第二输入端和提供导通时间控制信号以决定主晶体管导通时间的输出端，逻 辑电路具有耦接至导通时间控制电路输出端的第一输入端、第二输入端和提供开关控制信 号以控制主晶体管的输出端，该控制方法包括： 在开关变换器的启动时间达到预设时长前： 产生具有预设占空比的周期性时钟信号； 将第一电压与第二电压分别提供至导通时间控制电路的第一输入端与第二输入端，其 中第二电压等于第一电压与预设占空比之积； 将时钟信号提供至逻辑电路的第二输入端； 将开关控制信号的占空比与时钟信号的占空比进行比较，产生校正编码信号；以及 基于校正编码信号调节导通时间控制电路中的电路参数； 在开关变换器的启动时间达到预设时长后： 维持校正编码信号不变； 将开关变换器的输出电压与参考电压进行比较，产生比较信号； 将开关变换器的输入电压与输出电压或参考电压代替第一电压与第二电压，分别提供 至导通时间控制电路的第一输入端和第二输入端；以及 将比较信号代替时钟信号，提供至逻辑电路的第二输入端。10. 如权利要求9所述的控制方法，其中第一电压等于输入电压。11. 如权利要求9所述的控制方法，其中导通时间控制电路包括电流值等于第一电压与 等效电阻值之商的可控电流源、耦接在电流源与参考地之间的电容器、与电容器并联并受 开关控制信号控制的放电晶体管、以及将电容器两端的电压与第二电压进行比较以产生导 通时间控制信号的比较器，其中受校正编码信号调节的电路参数包括可控电流源的等效电 阻值或电容器的等效电容值。12. 如权利要求9所述的控制方法，其中，其中每在一个时钟周期内检测到开关控制信 号的占空比小于时钟信号的占空比，则将校正编码信号改变一位，以增大开关控制信号的 占空比。13. -种用于恒定导通时间控制开关变换器的控制器，其中该开关变换器包括主晶体 管，将输入电压转换为输出电压，该控制器包括： 振荡电路，产生具有预设占空比的周期性时钟信号； 导通时间控制电路，具有第一输入端、第二输入端、第三输入端和输出端，其中第一输 入端接收第一电压，第二输入端接收第二电压，导通时间控制电路基于第一电压和第二电 压，在输出端提供导通时间控制信号以决定主晶体管的导通时间； 逻辑电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至导通时间控 制电路的输出端，第二输入端耦接至振荡电路以接收时钟信号，逻辑电路基于导通时间控 制信号和时钟信号，在输出端提供开关控制信号以控制主晶体管；以及 占空比检测电路，具有第一输入端、第二输入端和输出端，其中第一输入端耦接至振荡 电路，第二输入端耦接至逻辑电路的输出端，输出端耦接至导通时间控制电路的第三输入 端，占空比检测电路将开关控制信号的占空比与时钟信号的占空比进行比较，在输出端产 生校正编码信号以调节导通时间控制电路中的电路参数。14. 如权利要求13所述的控制器，其中占空比检测电路每在一个时钟周期内检测到开 关控制信号的占空比小于时钟信号的占空比，则将校正编码信号改变一位，以增大开关控 制信号的占空比。15. 如权利要求13所述的控制器，还包括： 比较电路，将开关变换器的输出电压与参考电压进行比较，产生比较信号； 其中在开关变换器的启动时间达到预设时长后，开关变换器的输入电压与输出电压或 参考电压代替第一电压与第二电压被分别提供至导通时间控制电路的第一输入端和第二 输入端；比较信号代替时钟信号被提供至逻辑电路的第二输入端；占空比检测电路维持校 正编码信号不变。16. 如权利要求13所述的控制器，其中第一电压等于输入电压。17. 如权利要求13所述的控制器，其中导通时间控制电路包括： 可控电流源，具有第一端、第二端和控制端，其中第一端耦接至供电电压，控制端耦接 至导通时间控制电路的第一输入端，可控电流源提供电流值等于控制端电压与等效电阻值 之商的电流； 电容器，具有第一端与第二端，其中第一端耦接至可控电流源的第二端，第二端耦接至 参考地； 放电晶体管，与电容器并联并受开关控制信号控制；以及 比较器，具有第一输入端、第二输入端与输出端，其中第一输入端耦接至电容器的第一 端，第二输入端耦接至导通时间控制电路的第二输入端，输出端耦接至导通时间控制电路 的输出端并提供导通时间控制信号； 其中受校正编码信号调节的电路参数为可控电流源的等效电阻值或电容器的等效电 容值。18. 如权利要求13所述的控制器，其中第二电压等于第一电压与预设占空比之积。19. 如权利要求13所述的控制器，还包括： 脉冲发生电路，具有输入端和输出端，其中输入端耦接至振荡电路以接收时钟信号，输 出端耦接至逻辑电路的第二输入端，脉冲发生电路基于时钟信号，在输出端产生与时钟信 号同步的触发脉冲信号。20. -种恒定导通时间控制的开关变换器，包括如权利要求13至19中任一项所述的控 制器。
【文档编号】H02M3/158GK105978303SQ201610505794
【公开日】2016年9月28日
【申请日】2016年6月29日
【发明人】钟昌贤
【申请人】成都芯源系统有限公司