一种失调电压消除电路的制作方法
【专利摘要】本发明属于电子电路技术领域，涉及一种失调电压消除电路。本发明采用了一种片内补偿技术，通过对SW的电位信息进行滤波处理得到包含直流信息与电感电流信息的锯齿波，利用电路获取其直流分量。然后利用减法电路做差提取其交流分量，即得到所需的与电感电流同向的纹波信息。然后再通过纹波迭加电路将其与反馈信号VFB相加，从而保证相位滞后的输出电容纹波弱于补偿后的纹波，保证实现系统的稳定工作；同时避免了不同应用下传统的片外纹波补偿电路的参数需重复设计，增大了电路的适用范围。
【专利说明】
一种失调电压消除电路
技术领域
[0001] 本发明属于电子电路技术领域，涉及一种失调电压消除电路。
【背景技术】
[0002] 相对于传统电压模控制或者电流模控制方式来讲，基于输出纹波的控制系统具有 更加快速的瞬态响应特性以及控制环路简单等特点，尤其是基于恒定导通时间的纹波控制 方式在自适应恒频特性上的潜力而备受关注。
[0003] 然而，恒定导通控制模式中，反馈电压VFB通过不断触发谷值限(参考电平Vref)来 触发Ton计时。反馈电压VFB的直流电平同参考电压Vref之间存在一定的失调电压AV，这个 失调量是由系统控制结构带来的系统失调。从而引起实际输出电压值与理想设定值间存在 偏差，降低了系统整体调整精确性。
【发明内容】
[0004] 本发明所要解决的，就是针对目前自适应导通时间控制系统所带来的稳定性及调 整精确性的问题，提供一种用于其输出电压失调的动态消除电路。
[0005] 本发明的技术方案是：一种失调电压消除电路，包括上功率管、下功率管、电感L、 电压采样电路、单次计时器、RS触发器、驱动模块、分压器、直流分量模块、纹波采样电路、电 容Css、第一逻辑运算模块、第二逻辑运算模块、第一比较器和电流源;其中，驱动模块的输 出端分别接上功率管的栅极和下功率管的栅极;上功率管的漏极接电源，下功率管的源极 接地，上功率管的源极和下功率管的漏极连接为BUCK变换器的输出端，上功率管源极和下 功率管漏极的连接点通过电感L后接电压采样电路;纹波采样电路的输入端接BUCK变换器 的输出端;直流分量模块的输入端通接纹波采样电路的输出端;直流分量模块的输出端分 别接分压器的输入端和第一逻辑运算模块的第一输入端，第一逻辑运算模块的第二个输入 端接纹波采样电路的输出端，第一逻辑运算模块的第三输入端接失调电压;第一逻辑运算 模块的输出端接第二逻辑运算模块的一个输入端，第二逻辑运算模块的另一个输入端接电 压采样电路的输出端;第二逻辑运算模块的输出端接第一比较器的正输入端;第一比较器 的负输入端分别接基准电压和电流源的输出；电流源的输出还通过电容Css后接地;第一比 较器的输出端接RS触发器的S输入端;分压器的输出端接单次计时器的一个输入端，单次计 时器的另一个输入端接RS触发器的输出端，单次计时器的输出端接RS触发器的R输入端;RS 触发器的输出端接驱动模块的输入端;所述第一逻辑运算模块和第二逻辑运算模块构成纹 波叠加电路；
[0006] 所述纹波采样电路包括一阶滤波网络、第一两阶滤波网络、第二两阶滤波网络、控 制单元和电压电流转换器;所述一阶滤波网络的输入端接BUCK变换器的输出端，一阶滤波 网络的输出端接第一两阶滤波网络的输入端;第一两阶滤波网络的输出端接第二两阶滤波 网络的输入端，第二两阶滤波网络的输出端接电压电流转换器的一个输入端，电压电流转 换器的另一个输入端接一阶滤波网络的输出端，所述控制单元接第二两阶滤波网络;所述 一阶滤波网络用于将BUCK变换器的输出信号转换成三角波信号，构建包含具有与电感电流 纹波同向的第一电压信号，第二两阶滤波网络用于滤出第一电压信号中的交流信息，得到 稳定的第二电压信号，控制单元用于将第二电压信号转化为与系统开关频率相同的方波信 号，从而产生失调电压；电压电流转换器用于对输入的两路电压信号做差，得到包含纹波信 息的电流送至纹波叠加模块；
[0007] 所述纹波叠加模块包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五 电阻R5、第一匪0S管丽1、第二NM0S管丽2、第三NM0S管丽3、第一三极管Q1和第二三极管Q2; 第一匪0S管MN1的漏极依次通过第三电阻R3和第一电阻R1后接电压采样电路的输出端，第 一匪0S管MN1的栅极接基极补偿电流，第一匪0S管MN1的源极接地;第一三极管Q1的发射极 通过第四电阻R4后接纹波采样电路的输出端和补偿电流，第一三极管Q1的基极通过第二电 阻R2后接第一电阻R1和第三电阻R3的连接点，第一三极管Q1的集电极接地;第二NM0S管MN2 的漏极接基准电压，第二NM0S管MN2的栅极接基极补偿电流，第二NM0S管MN2的源极接地;第 二三极管Q2的发射极接接纹波采样电路的输出端，第二三极管Q2的发射极通过第五电阻R5 后接补偿电流，第二三极管Q2的基极接基准电压，第二三极管Q2的集电极接地;第三NM0S管 MN3的漏极和栅极接基极补偿电流，第三NM0S管MN3的源极接地。
[0008] 本发明的有益效果为，克服传统恒定导通控制模式中，由于系统失调带来的调整 精确性的问题，提高了系统的输出电压调整精度。
【附图说明】
[0009] 图1为本发明的系统环路架构图；
[0010] 图2为VFB直流分量补偿波形示意图；
[0011] 图3为电容充电的零状态响应波形示意图；
[0012] 图4为纹波采样电路等效架构图；
[0013]图5为纹波叠加电路架构图；
[0014]图6为纹波采样波形示意图。
【具体实施方式】
[0015] 下面结合附图，详细描述本发明的技术方案：
[0016] 本发明整个系统的控制环路等效架构框图可如图1所示，SW为系统的开关输出节 点，输出V0UT经电阻Rfl、Rf2的分压得到反馈电压VFB。本发明采用了一种片内补偿技术，通 过对SW的电位信息进行滤波处理得到包含直流信息与电感电流信息的锯齿波，利用电路获 取其直流分量。然后利用减法电路做差提取其交流分量，即得到所需的与电感电流同向的 纹波信息。随后再通过纹波迭加电路将其与反馈信号VFB相加，从而保证相位滞后的输出电 容纹波弱于补偿后的纹波，保证实现系统的稳定工作；同时避免了不同应用下传统的片外 纹波补偿电路的参数需重复设计，拓宽了电路的适用范围。而现有的大部分纹波补偿电路 均集中在纹波的交流信息对系统稳定性的影响上，往往忽略了纹波补偿后对系统输出电压 带来的失调影响。因此，本发明中引入失调电压A V补偿模块，提出一种动态消除失调电压 方法，其可以根据系统的工作状态，动态设定AV的大小，从而消除纹波补偿电路对输出稳 定电压产生的偏差，从而动态消除系统直流失调，提高系统调整精度。
[0017]图2(a)展示了未经过纹波补偿的实际VFB的波形，实际VFB上面的纹波很小，可以 近似认为等于Vref。图2(b)为VFB直流分量补偿波形示意图，反馈电压VFB的直流电平同参 考电压Vref之间存在一定的失调电压△ VI，失调电压△ VI的大小与VFB上补偿纹波大小相 关，纹波越小，失调越小。因此，小的纹波补偿量会弱化系统输出失调影响，但会导致系统更 易出现次谐波震荡问题;而为了系统的稳定引入大的纹波补偿量，又会恶化系统输出调整 精度。传统的纹波补偿方法无法克服自适应导通时间控制变换器系统稳定性和输出调整精 度之间的矛盾。通过计算可以得到：
[0019]基于上述已存在的矛盾，本发明利用图2(b)所示原理，动态构建失调补偿电压，从 本质上解决系统稳定性与调整精度之间的矛盾。其原理为:如果在VFB上预先叠加一个失调 电压AV2,再用这个叠加后的值送入比较器同Vref做比较，那么实际VFB的直流电平会 与Vref重合，相当于系统失调被消除掉了。采用这种方法可以提高系统输出电压的调整精 度。
[0020]因此，只要能够将Δ VI与Δ V2设置得精确相等，就能完全消除系统的失调量。通常 Vripple可以利用一阶滤波网络的零状态响应波形图表示出来，图3为电容充电的零状态响应 波形示意图，通过该图的表达式：
[0022]可以推算出一阶滤波点随时间的电压表达式，式中K为滤波系数：
[0024] t = 0,usw_Fi(t)=K · Vout
[0025] t = 00 ,usw_Fi(t) =K · Vin
[0026] 整合以上3个式子并结合纹波电压，可以得到：
[0029]对于确定的系统，上式中系统频率fsw是确定的，τ为时间常数RC。将Vrippi e代入Δ VI，可以看出需要设置Δ V2式中需要有因子（1-D) · Vcmt才可能使Δ VI = Δ V2成立，精确消 除系统的失调量AV。
[0030] 下面结合附图对本发明进行详细的描述。
[0031] 本发明的纹波产生电路等效图如图4所示。纹波采样电路首先通过RC_Filter将SW 信号一阶滤波分压，从而将开关结点SW处的方波信号转换成三角波信号，构建包含具有与 电感电流纹波同向的VSW_F 1，因此VSW_F 1中同时包含交流与直流分量。随后再利用两阶滤 波分压，滤除VSW_F1中的交流信息，获得与SW直流量成比例的信息，而SW的直流值即是系统 输出电压V 〇 U T，则可以得到与V 〇 u t成比例且较为稳定的V S W_ F 3。再利用两阶滤波网络对 VSW_F3进行处理，得到VSW_DC，这里需要控制单元将VSW_F3转化为与系统开关频率相同的 方波信号，从而产生失调电压A V，于是有：
[0032] Vsw_F3 = K · V〇ut
[0033] Vsw_dc = D · Vsw_F3
[0034] 上式中D即为系统占空比，最后通过电压电流转换器对VSW_DC和VSW_F1做差，得到 包含纹波信息的电流I0UT，送至纹波叠加模块。可以计算得到：
[0035] IouT=Gm · (Vsw_fi~Vsw_dc)+Ib
[0036] 其中，补偿电流IB用于后级叠加电路保证VFB和VRef上叠加相同的直流电平，代入 VSW_DC和VSW_F1可以得到：
[0037] I〇uT=Gm · [Vsw-fi~Vsw-F3+(Vsw-F3-D · Vsw-F3)]+Ib
[0038] I〇UT = Gm · [Vripple+(1-D) · Vsw-F3]+lB=iripple+lB+AI
[0039] 上式中Δ I用于VFB直流电平补偿，以保证输出的精确性。由公式看出可以通过改 变V-I转换器的跨导Gm的大小来改变所产生的纹波电流大小。纹波叠加电路架构图如图5所 示。最终将得到的包含有电感电流信息的纹波电流叠加至反馈信号VFB上。
[0040] 通过以上分析可知，系统实际所引入的失调量AV2可以表示为：
[0041] AV2=(1-D) · Vsw_F3 = (l-D) · K · V〇ut
[0042] 令AVI = Δ V2,消除公因子可以得到：
[0044] 由于系统频率fsw确定，只需要设置时间常数τ的大小即可使上式成立。从而动态消 除失调电压，并不会受到输入、输出电压的影响，提供系统的稳定性。
[0045] 本发明的有益效果是提供一种失调消除的方法，来克服传统恒定导通控制模式 中，由于系统失调带来的系统稳定性等问题，提高了系统的输出电压调整精度。
【主权项】
1. 一种失调电压消除电路，包括上功率管、下功率管、电感L、电压采样电路、单次计时 器、RS触发器、驱动模块、分压器、直流分量模块、纹波采样电路、电容Css、第一逻辑运算模 块、第二逻辑运算模块、第一比较器和电流源;其中，驱动模块的输出端分别接上功率管的 栅极和下功率管的栅极;上功率管的漏极接电源，下功率管的源极接地，上功率管的源极和 下功率管的漏极连接为BUCK变换器的输出端，上功率管源极和下功率管漏极的连接点通过 电感L后接电压采样电路;纹波采样电路的输入端接BUCK变换器的输出端;直流分量模块的 输入端通接纹波采样电路的输出端;直流分量模块的输出端分别接分压器的输入端和第一 逻辑运算模块的第一输入端，第一逻辑运算模块的第二个输入端接纹波采样电路的输出 端，第一逻辑运算模块的第三输入端接失调电压;第一逻辑运算模块的输出端接第二逻辑 运算模块的一个输入端，第二逻辑运算模块的另一个输入端接电压采样电路的输出端;第 二逻辑运算模块的输出端接第一比较器的正输入端;第一比较器的负输入端分别接基准电 压和电流源的输出；电流源的输出还通过电容Css后接地;第一比较器的输出端接RS触发器 的S输入端;分压器的输出端接单次计时器的一个输入端，单次计时器的另一个输入端接RS 触发器的输出端，单次计时器的输出端接RS触发器的R输入端;RS触发器的输出端接驱动模 块的输入端;所述第一逻辑运算模块和第二逻辑运算模块构成纹波叠加电路； 所述纹波采样电路包括一阶滤波网络、第一两阶滤波网络、第二两阶滤波网络、控制单 元和电压电流转换器;所述一阶滤波网络的输入端接BUCK变换器的输出端，一阶滤波网络 的输出端接第一两阶滤波网络的输入端;第一两阶滤波网络的输出端接第二两阶滤波网络 的输入端，第二两阶滤波网络的输出端接电压电流转换器的一个输入端，电压电流转换器 的另一个输入端接一阶滤波网络的输出端，所述控制单元接第二两阶滤波网络;所述一阶 滤波网络用于将BUCK变换器的输出信号转换成三角波信号，构建包含具有与电感电流纹波 同向的第一电压信号，第二两阶滤波网络用于滤出第一电压信号中的交流信息，得到稳定 的第二电压信号，控制单元用于将第二电压信号转化为与系统开关频率相同的方波信号， 从而产生失调电压；电压电流转换器用于对输入的两路电压信号做差，得到包含纹波信息 的电流送至纹波叠加模块； 所述纹波叠加模块包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻 R5、第一 NMOS管丽1、第二匪0S管MN2、第三匪0S管MN3、第一三极管Q1和第二三极管Q2;第一 匪0S管MN1的漏极依次通过第三电阻R3和第一电阻R1后接电压采样电路的输出端，第一 匪0S管丽1的栅极接基极补偿电流，第一匪0S管MN1的源极接地;第一三极管Q1的发射极通 过第四电阻R4后接纹波采样电路的输出端和补偿电流，第一三极管Q1的基极通过第二电阻 R2后接第一电阻R1和第三电阻R3的连接点，第一三极管Q1的集电极接地;第二NMOS管MN2的 漏极接基准电压，第二匪0S管MN2的栅极接基极补偿电流，第二NMOS管MN2的源极接地;第二 三极管Q2的发射极接接纹波采样电路的输出端，第二三极管Q2的发射极通过第五电阻R5后 接补偿电流，第二三极管Q2的基极接基准电压，第二三极管Q2的集电极接地；第三匪0S管 MN3的漏极和栅极接基极补偿电流，第三NMOS管MN3的源极接地。
【文档编号】H02M3/156GK106026650SQ201610603234
【公开日】2016年10月12日
【申请日】2016年7月28日
【发明人】周泽坤, 徐俊, 冯捷斐, 李天生, 石跃, 王卓, 张波
【申请人】电子科技大学