一种智能变电站过程层合并单元的制作方法
【技术领域】
[0001]本实用新型涉及一种智能变电站过程层合并单元，属于电力电子技术领域。
【背景技术】
[0002]随着智能电网概念的提出，智能变电站的建设已经开展。智能变电站是变电站自动化技术的发展方向，也正是目前国内电力系统大力推广的项目，一次设备智能化和二次设备网络化是智能变电站的核心技术之一。智能变电站系统可以分为过程层、间隔层和站控层三层，合并单元作为互感器与间隔层设备之间的纽带，可以同时处理多个任务，实时性强，通信速度快，而且能够简化数字装置结构，优化变电站的自动化通信控制系统，有利于实现间隔层设备数据共享和系统集成，提高整个系统的准确性和可靠性。因此，研宄智能变电站过程层合并单元对最终实现彻底的数字化变电站起着至关重要的作用。
【发明内容】
[0003]本实用新型所要解决的问题是提供一种智能变电站过程层合并单元。
[0004]为了解决以上问题，本实用新型提供了一种智能变电站过程层合并单元，其特征在于，所述合并单元采用FPGA+CPU硬件结构，包括与数据处理模块CPU连接的信号采集模块、开入开出模块；开入开出模块、数据处理模块CPU、同步模块与FPGA控制模块连接，数据处理模块CPU还与设备自检模块连接。
[0005]优选地，所述FPGA控制模块和数据处理模块CPU之间数据交换采用PCIE总线。
[0006]优选地，所述信号采集模块包括:电压电流互感器、开关量输入接口，以及依次连接的CT模块、低通滤波电路、放大电路、A/D信号转换模块和依次连接的PT模块、低通滤波电路、放大电路、A/D信号转换模块。
[0007]优选地，所述设备自检模块设有动态内存、串行内存及电源。
[0008]本实用新型中FPGA负责报文的收发，CPU负责报文的处理；信号采集模块在一次侧电压电流信号经互感器之后转换为小信号的电压电流模拟信号，然后通过低通滤波电路、放大电路和A/D转换之后转换为数字信号，供CPU进行数据处理；同步模块是通过控制模块FPGA来实现，CPU根据FPGA的同步周期对电压电流互感器实施同步采样，并且FPGA通过秒脉冲接收和B码发送方式实现时钟的对时和守时功能；数据处理模块CPU采集互感器的电压电流信号和开关量状态信号进行处理和逻辑判断，然后将数据传送给控制模块FPGA ；
[0009]FPGA控制模块，不仅实现同步模块，还能进行SV和GOOSE报文的收发及错误报文的过滤，同时可以对合并单元开出节点指示灯进行控制；开入开出模块，包括两个开出节点，即装置闭锁节点和告警节点，开入分包括装置检修、告警、级联异常、光功率异常和电源监测异常等八个硬件开入节点，也可以通过GOOSE进行开入；设备自检模块指对设备运行状况进行监视，当设备发生异常状况时会触发装置报警，出现严重的硬件故障时会启动装置闭锁，保护退出运行。
[0010]相对于现有技术，本实用新型所述FPGA+CPU硬件结构，其FPGA实现同步和报文收发功能，CPU实现数据采集和报文组包和解析功能，FPGA还具有网络报文过滤功能，在接收过程中能够将错误报文进行过滤，从而减轻了 CPU的负担，保证了智能变电站运行的可靠性和安全性。
【附图说明】
[0011]图1为本实用新型提供的智能变电站过程层合并单元的模块连接示意图。
【具体实施方式】
[0012]为使本实用新型更明显易懂，兹以优选实施例，并配合附图作详细说明如下。
[0013]实施例
[0014]如图1所示，为本实用新型提供的智能变电站过程层合并单元的模块连接示意图，合并单元采用FPGA+CPU硬件结构，包括与数据处理模块CPU连接的信号采集模块、开入开出模块；开入开出模块、数据处理模块CPU、同步模块与FPGA控制模块连接，数据处理模块CPU还与设备自检模块连接。FPGA控制模块和数据处理模块CPU之间数据交换采用PCIE总线。信号采集模块包括:电压电流互感器、开关量输入接口，以及依次连接的CT模块、低通滤波电路、放大电路、A/D信号转换模块和依次连接的PT模块、低通滤波电路、放大电路、A/D信号转换模块。设备自检模块设有动态内存、串行内存及电源。
[0015]其中，FPGA控制模块负责报文的收发，数据处理模块CPU负责报文的处理。
[0016]信号采集模块包括:电压电流互感器、开关量输入接口，一次侧电压电流信号经互感器之后转换为小信号的电压电流模拟信号，然后通过低通滤波电路、放大电路和A/D转换之后转换为数字信号，供CPU进行数据处理。
[0017]同步模块，是通过控制模块FPGA控制模块来实现，数据处理模块CPU根据FPGA控制模块的同步周期对电压电流互感器实施同步采样，并且FPGA控制模块通过秒脉冲接收和B码发送方式实现时钟的对时和守时功能。
[0018]数据处理模块CPU，采集互感器的电压电流信号和开关量状态信号进行处理和逻辑判断，然后将数据传送给FPGA控制模块。
[0019]FPGA控制模块，不仅实现对时同步模块，还能进行SV和GOOSE报文的收发及错误报文的过滤，同时可以对合并单元开出节点指示灯进行控制。
[0020]开入开出模块，包括两个开出即装置闭锁节点和告警节点，开入分包括装置检修、告警、级联异常、光功率异常和电源监测异常等八个硬件开入节点，也可以通过goose进行开入。
[0021]设备自检模块指对设备运行状况进行监视，当设备发生异常状况时会触发装置报警，出现严重的硬件故障时会启动装置闭锁，保护退出运行。
[0022]本实用新型实现的是一种智能化变电站过程层合并单元，该合并单元采用FPGA+CPU硬件结构，提高了智能化变电系统的可靠性和稳定性。
【主权项】
1.一种智能变电站过程层合并单元，其特征在于，包括与数据处理模块CPU连接的信号采集模块、开入开出模块；开入开出模块、数据处理模块CPU、同步模块与FPGA控制模块连接，数据处理模块CPU还与设备自检模块连接。
2.如权利要求1所述的智能变电站过程层合并单元，其特征在于，所述FPGA控制模块和数据处理模块CPU之间数据交换采用PCIE总线。
3.如权利要求1所述的智能变电站过程层合并单元，其特征在于，所述信号采集模块包括:电压电流互感器、开关量输入接口，以及依次连接的CT模块、低通滤波电路、放大电路、A/D信号转换模块和依次连接的PT模块、低通滤波电路、放大电路、A/D信号转换模块。
4.如权利要求1所述的智能变电站过程层合并单元，其特征在于，所述设备自检模块设有动态内存、串行内存及电源。
【专利摘要】本实用新型公开了一种智能变电站过程层合并单元，其特征在于，包括与数据处理模块CPU连接的信号采集模块、开入开出模块；开入开出模块、数据处理模块CPU、同步模块与FPGA控制模块连接，数据处理模块CPU还与设备自检模块连接。FPGA不仅能够实现同步功能，还能完成报文的收发，在接收来自网络报文的时候可以报文进行分类过滤，在FPGA层丢弃错误报文，从而减轻了CPU的负担，保证智能变电站能够稳定运行。
【IPC分类】H02J13-00
【公开号】CN204361785
【申请号】CN201420865715
【发明人】田晓霄, 李水清, 陈泰, 方临川
【申请人】正泰电气股份有限公司
【公开日】2015年5月27日
【申请日】2014年12月29日