一种双核DSP的双Buck逆变器并行控制系统的制作方法
【专利摘要】一种基于双核DSP的双Buck逆变器并行控制系统，包括双Buck逆变器，双核DSP和基于双核DSP的控制策略。逆变器为三电平双Buck全桥逆变器，实现直流输入电源转变为交流电源输出；双核DSP为单芯片内部集成两个高主频CPU+独立于CPU的可编程32位浮点协处理器CLA；其控制策略为电压电流反馈双闭环，外环是电压环，网侧电压作为反馈量与电压基准比较后，经过PI电压调节器得到的误差信号作为电流基准；内环是电流环，两个电感电流分别作为反馈量，与基准电流比较后经过两态迟滞比较器得到开关管的控制信号。该系统突出优点是：多核DSP协同并行工作，提高效率，减少运行时间；可提高开关频率，减小功率器件体积；系统可扩展性强，运行稳定。
【专利说明】
一种双核DSP的双Buck逆变器并行控制系统
技术领域
[0001]本实用新型涉及电源数字化控制领域，具体涉及多核DSP并行设计、逆变器系统。
【背景技术】
[0002]新能源的发展促进DC/AC逆变电源的研究与发展，并网分布式发电系统中逆变器成为主流研究对象。为保证电网的正常运行，要求并网逆变器具有高可靠性。随着工业技术、数字信号处理器(DSP)的发展，逆变器的控制策略正由模拟控制向数字控制化方向发展。采用数字化控制，不仅可以大大减小控制电路的复杂程度，提高电源设计和制造的灵活性，而且可以采用更先进的控制方法，从而提高逆变系统输出波形质量和可靠性。目前大部分的数字逆变系统都是基于单核DSP运行，提高逆变系统开关频率必然要求DSP提高主频，然而由于任意时刻单核DSP只能处理一条指令，CPU的功耗与频率的三次方近似成正比，高主频DSP本身产生的高热量将影响系统运行稳定性，限制系统的性能。因此提高DSP性能和实现高效率是逆变器要研究的主要问题和发展方向。
【发明内容】
[0003]鉴于以上所述，本实用新型目的在于提供一种基于双核DSP的双Buck逆变器并行控制系统。
[0004]本实用新型采用以下技术方案实现:一种双核DSP的双Buck逆变器并行控制系统，其包括双核DSP及分别与其相连接的第一 Buck逆变器、第二 Buck逆变器;所述第一 Buck逆变器包括直流源Ud，第一开关管S1、第四开关管S4，第一二极管D1、第四二极管D4、第一滤波电感Li及电网Ug;所述第一开关管Si的一端接直流电源正极，第一开关管Si的另一端分别接第一滤波电感1^ 一端、第一二极管D1阴极;第一二极管D1阳极接直流源Ud负极;第一滤波电感L1S一端接电网Ug—端；电网Ug另一端接第四开关管S4—端;第四开关管S4另一端接第四二极管D4阳极;第四二极管D4阴极接直流源Ud负极;第一开关管可控端及第四开关管S4的可控端分别接双核DSP输出；所述第二 Buck逆变器包括直流源Ud，第二开关管S2、第三开关管S3，第二二极管D2、第三二极管D3、第二滤波电感L2及电网Ug;所述第二开关管S2的一端接直流电源正极，第二开关管S2的另一端分别接第二滤波电感L2—端、第二二极管D2阴极;第二二极管02阳极接直流源Ud负极;第一滤波电感L2另一端接电网仏另一端；电网Ug—端接第三开关管S3—端;第三开关管S3另一端接第三二极管D3阳极;第三二极管D3阴极接直流源Ud负极;第二开关管&的可控端及第三开关管S3的可控端接双核DSP输出。
[0005]进一步的，所述双核DSP包括依次连接的第一处理器CPUl、可编程浮点协处理器CLA及第二处理器CPU2;所述可编程浮点协处理器CLA包括相连接的电网仏采样模块及锁相环PLL;第一处理器CPUl包括第一过零比较器、第一 PI电压调节器及第一两态迟滞比较器；所述第一过零比较器一输入接接电网仏采样模块输出，第一过零比较器另一输入接地;第一过零比较器输出接第四开关管S4可控端;所述第一 PI电压调节器的参考输入端接锁相环PLL;所述第一 PI电压调节器的采样端经一电流互感器接第一滤波电感L1S—端;所述第一PI电压调节器的输出经两态迟滞比较器接第一开关管3工可控端;第二处理器CPU2包括第二过零比较器、第二 PI电压调节器、非门电路及第二两态迟滞比较器;所述第二过零比较器一输入接接电网Ug采样模块输出，第二过零比较器另一输入接地;第二过零比较器输出经所述非门电路接第三开关管S3可控端;所述第二 PI电压调节器的参考输入端接锁相环PLL;所述第二 PI电压调节器的采样端经另一电流互感器接第二滤波电感L2S—端;所述第二 PI电压调节器的输出经两态迟滞比较器接第二开关管S2可控端。
[0006]在本实用新型一实施例中，第一至第四开关管S1-S4均为MOS管;其中第一至第四开关管S1-S4—端均为漏极，第一至第四开关管S1-S4—端均为源极;第一至第四开关管S1-S4可控端为栅极。
[0007]与现有技术相比，本发明特点在于采用的单芯片微控制器内部集成双CPU的特点，使其省去一般多芯片系统信息通信问题。同一时间段，双DSP可同时运行工作，根据逆变器特点，以数据为中心的系统任务分解，合理优化，实现双核并行控制系统;具备更高的逆变效率和更强的可靠性;在控制器部分，多核并行无需核间通信环节，有效保证系统的稳定性。
【附图说明】
[0008]图1本实用新型所提出的双核DSP的双Buck逆变器并行控制系统。
[0009]图2为CPU1+CLA协同工作时第I工作模态示意图。
[0010]图3为CPU1+CLA协同工作时第2工作模态示意图。
[0011 ] 图4为CPU2+CLA协同工作时第3工作模态示意图。
[0012]图5为CPU2+CLA协同工作时第4工作模态示意图。
[0013]图6为所提出的控制系统主电路器件工作波形。
【具体实施方式】
[0014]下面结合附图和具体实施例子对本实用新型做进一步说明。
[0015]一种双核DSP的双Buck逆变器并行控制系统，其包括双核DSP及分别与其相连接的第一 Buck逆变器、第二 Buck逆变器;所述第一 Buck逆变器包括直流源Ud，第一开关管S1、第四开关管S4，第一二极管D1、第四二极管D4、第一滤波电感Li及电网Ug;所述第一开关管Si的一端接直流电源正极，第一开关管Si的另一端分别接第一滤波电感Li 一端、第一二极管Di阴极;第一二极管D1阳极接直流源Ud负极;第一滤波电感L1另一端接电网Ug—端;电网Ug另一端接第四开关管S4—端;第四开关管S4另一端接第四二极管D4阳极;第四二极管D4阴极接直流源Ud负极;第一开关管可控端及第四开关管S4的可控端分别接双核DSP输出；所述第二Buck逆变器包括直流源Ud，第二开关管S2、第三开关管S3，第二二极管D2、第三二极管D3、第二滤波电感1^2及电网Ug;所述第二开关管52的一端接直流电源正极，第二开关管S2的另一端分别接第二滤波电感L2—端、第二二极管D2阴极;第二二极管D2阳极接直流源Ud负极;第一滤波电感L2另一端接电网Ug另一端；电网Ug—端接第三开关管S3—端;第三开关管S3另一端接第三二极管D3阳极;第三二极管D3阴极接直流源Ud负极;第二开关管S2的可控端及第三开关管S3的可控端接双核DSP输出。
[0016]进一步的，所述双核DSP包括依次连接的第一处理器CPUl、可编程浮点协处理器CLA及第二处理器CPU2;所述可编程浮点协处理器CLA包括相连接的电网仏采样模块及锁相环PLL;第一处理器CPUl包括第一过零比较器、第一 PI电压调节器及第一两态迟滞比较器；所述第一过零比较器一输入接接电网仏采样模块输出，第一过零比较器另一输入接地;第一过零比较器输出接第四开关管S4可控端;所述第一 PI电压调节器的参考输入端接锁相环PLL;所述第一 PI电压调节器的采样端经一电流互感器接第一滤波电感L1S—端;所述第一PI电压调节器的输出经两态迟滞比较器接第一开关管3工可控端;第二处理器CPU2包括第二过零比较器、第二 PI电压调节器、非门电路及第二两态迟滞比较器;所述第二过零比较器一输入接接电网Ug采样模块输出，第二过零比较器另一输入接地;第二过零比较器输出经所述非门电路接第三开关管S3可控端;所述第二 PI电压调节器的参考输入端接锁相环PLL;所述第二 PI电压调节器的采样端经另一电流互感器接第二滤波电感L2S—端;所述第二 PI电压调节器的输出经两态迟滞比较器接第二开关管S2可控端。
[0017]在本实用新型一实施例中，第一至第四开关管S1-S4均为MOS管;其中第一至第四开关管S1-S4—端均为漏极，第一至第四开关管S1-S4—端均为源极;第一至第四开关管S1-S4可控端为栅极。但是本实用新型不仅局限与MOS管也可以根据需求选取其他可控开关管。
[0018]本实用新型一实施的电路原理图参见图1。
[0019]本实用新型主回路由两个Buck变换器组合得到，由于电感U、L2的存在，两个桥臂在输出电流的正负半周期轮流工作，即即输出电流为正半周时，直流源Ud，开关管ShS4,二极管D1、D4，滤波电感LdP电网Ug构成的Buck电路I工作;在输出电流负半周时，直流源Ud，开关管S2、S3，二极管D2、D3，滤波电感L2和电网Ug构成的Buck电路2工作，Buck电路I不工作。
[0020]工作在正半周期模式，DSP内CLA实时采样电网电压Ug，经PLL得到电流基准i ref;DSP内CPUl实时读取CLA的UdPi ref信号，Ug经过过零比较器得到开关管S4的控制信号；同时CPUl采样电感1^电流i L1，与基准电流i ref比较后经过两态迟滞比较器得到开关管S1的控制信号。电感1^无电流，CPU2不工作，开关管S2、S3无信号。器件波形见图6，此模式下可分为两个工作模态:
[0021 ] 工作模态I，如图2，开关管S1、S4导通，S2，S3断开，二极管D1，D2，D3截止，直流电压Ud通过电网Ug与电感Li形成回路，由Ud向电感Li充能。
[0022]工作模态2:如图3，开关管S1，S2，S3断开，S4导通，二极管D2，D3截止，电感L1存成的能量经过D1、D4和S4与电网形成Buck续流回路，电感Li释放能量。
[0023]工作在负半周期模式，DSP内CLA实时采样电网电压Ug，经PLL得到电流基准i ref;DSP内CPU2实时读取CLA的UdPi ref信号，Ug经过过零比较器得到开关管S3的控制信号；同时CPU2采样电感1^2电流i L2，与基准电流i ref比较后经过两态迟滞比较器得到开关管S2的控制信号。电感L1无电流，CPUl不工作，开关管S^S4无信号。器件波形见图6，此模式下可分为两个工作模态:
[0024]工作模态3:如图4，开关管S1、S4断开，S2，S3导通，二极管D1，D2，D4截止，直流电压Ud通过电网Ug与电感L2形成回路，由Ud向电感L2充能。
[0025]工作模态4:如图5，开关管S1，S2，S4断开，S3导通，二极管D1，D4截止，电感L2存成的能量经过D2、D3和S3与电网形成Buck续流回路，电感L2释放能量。
[0026]以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
【主权项】
1.一种双核DSP的双Buck逆变器并行控制系统，其特征在于: 包括双核DSP及分别与其相连接的第一 Buck逆变器、第二 Buck逆变器； 所述第一 Buck逆变器包括直流源Ud，第一开关管S1、第四开关管S4，第一二极管D1、第四二极管D4、第一滤波电感L1及电网Ug;所述第一开关管—端接直流电源正极，第一开关管&的另一端分别接第一滤波电感1^ 一端、第一二极管D1阴极;第一二极管D1阳极接直流源Ud负极;第一滤波电感L1另一端接电网Ug—端;电网Ug另一端接第四开关管S4—端;第四开关管S4另一端接第四二极管D4阳极;第四二极管D4阴极接直流源Ud负极;第一开关管S1的可控端及第四开关管S4的可控端分别接双核DSP输出； 所述第二 Buck逆变器包括直流源Ud，第二开关管S2、第三开关管S3，第二二极管D2、第三二极管D3、第二滤波电感L2及电网Ug;所述第二开关管S2的一端接直流电源正极，第二开关管S2的另一端分别接第二滤波电感L2—端、第二二极管D2阴极;第二二极管D2阳极接直流源Ud负极;第一滤波电感L2另一端接电网Ug另一端;电网Ug—端接第三开关管S3—端;第三开关管S3另一端接第三二极管D3阳极;第三二极管D3阴极接直流源Ud负极;第二开关管S2的可控端及第三开关管S3的可控端接双核DSP输出。2.根据权利要求1所述的双核DSP的双Buck逆变器并行控制系统，其特征在于:所述双核DSP包括依次连接的第一处理器CPUl、可编程浮点协处理器CLA及第二处理器CPU2; 所述可编程浮点协处理器CLA包括相连接的电网仏采样模块及锁相环PLL; 第一处理器CPUl包括第一过零比较器、第一 PI电压调节器及第一两态迟滞比较器;所述第一过零比较器一输入接接电网Ug采样模块输出，第一过零比较器另一输入接地;第一过零比较器输出接第四开关管S4可控端;所述第一 PI电压调节器的参考输入端接锁相环PLL;所述第一 PI电压调节器的采样端经一电流互感器接第一滤波电感L1S—端;所述第一PI电压调节器的输出经两态迟滞比较器接第一开关管3工可控端； 第二处理器CPU2包括第二过零比较器、第二PI电压调节器、非门电路及第二两态迟滞比较器;所述第二过零比较器一输入接接电网4采样模块输出，第二过零比较器另一输入接地;第二过零比较器输出经所述非门电路接第三开关管S3可控端;所述第二 PI电压调节器的参考输入端接锁相环PLL;所述第二 PI电压调节器的采样端经另一电流互感器接第二滤波电感L2S—端;所述第二 PI电压调节器的输出经两态迟滞比较器接第二开关管52可控端。3.根据权利要求1所述的双核DSP的双Buck逆变器并行控制系统，其特征在于:第一至第四开关管S1-S4均为MOS管;其中第一至第四开关管5144—端均为漏极，第一至第四开关管31-34—端均为源极;第一至第四开关管S1-S4可控端为栅极。
【文档编号】H02J3/38GK205681326SQ201620575794
【公开日】2016年11月9日
【申请日】2016年6月14日 公开号201620575794.9, CN 201620575794, CN 205681326 U, CN 205681326U, CN-U-205681326, CN201620575794, CN201620575794.9, CN205681326 U, CN205681326U
【发明人】王武, 林德荣, 卢志钢, 洪翌晨, 林琼斌, 蔡逢煌
【申请人】福州大学