专利名称：振荡器电路的制作方法
技术领域：
本发明涉及一种振荡器电路，更具体地说，涉及一种具有振荡起动时间短的低功耗晶体振荡器电路。
在先技术的晶体振荡器电路按照例如在图3中所示的CMOS振荡器电路的方式构成。参照图3，标号18代表CMOS反相器，标号19代表反馈电阻，标号20代表晶体振荡器，标号21代表一置于逻辑反相器的栅极侧的栅极电容器，标号22代表一置于逻辑反相器的源极侧的源极电容器。在振荡器电路中，CMOS反相器18用作放大元件，CMOS反相器18的输出经过反馈电阻19、晶体振荡器20、栅极电容器21和源极电容器22反馈，以便维持振荡。振荡器电路的Q值高。因此，在晶体振荡器电路中，由起动振荡到稳定振荡的时间长于在RC振荡器电路中的相应时间。
作为用于缩短在先技术的振荡起动时间的一个实例，在HEI 6-77318号日本实用新型公报中公开了一种晶体振荡器电路。在该晶体振荡器电路中，如图4中所示，一开关元件和电阻的并联电路连接在电流控制型晶体振荡器电路和电源之间。当电源接通时，开关元件置于ON(导通)状态，使得提供到振荡器电路上的电压升高。在持续固定的一段时间之后的时刻和当振荡器稳定时，开关元件OFF(截止)，从而降低提供的电压。
在图3中所示的在先技术的结构中，当为了降低功耗而降低CMOS反相器的效能(ability)时，CMOS反相器的放大功能降低，振荡器的起动时间延长。与之相反，当为了缩短振荡器的起动时间，则要增强CMOS反相器的放大功能，存在的问题在于功耗增加。
在图4中所示的在先技术的结构中，实现了降低功耗和缩短振荡运行的起动时间，但是，由于提供到逻辑反相器的电压改变，用于下一级的输出信号的中心电位改变。因下一级的栅极的阈值电位是固定的，中心电位的变化引起的问题在于振荡信号的相位改变。
本发明的目的是提供一种能够解决在先技术存在的问题的振荡器电路，其中能降低功耗以及在不改变提供到一用作放大元件的逻辑反相器上的电压的情况下缩短进入振荡运行的时间。
为了解决所述问题，根据本发明，一种晶体振荡器电路，包含；用作放大元件的逻辑反相器；晶体振荡器；反馈电阻；栅极电容器；源极电容器；以及三态逻辑反相器缓冲器，其正向并联连接到逻辑反相器，以及其仅在振荡起动的过程中ON(导通工作)一段固定的时间。
根据这种结构，当三态逻辑反相器处于ON(导通工作)时，与逻辑反相器的增益综合形成大于通常增益的增益，并且提供到逻辑反相器上的电压不变。因此，可以缩短使振荡稳定运行的时间，以及可以降低功耗。
本发明涉及一种晶体振荡器电路，其包含用作放大元件的逻辑反相器；晶体振荡器；反馈电阻；栅极电容器；源极电容器；以及三态逻辑反相器缓冲器，其正向并联连接到逻辑反相器，以及其仅在振荡起动的过程中ON(导通工作)一段固定的时间。本发明达到的效果在于，在提供到逻辑反相器上的电压不变的情况下形成的增益大于通常的增益，并可以缩短使振荡稳定运行的时间。
本发明涉及一种晶体振荡器电路，包含晶体振荡器；反馈电阻，其并联连接到该晶体振荡器；逻辑反相器，其并联连接到该反馈电阻；多个电容器，分别连接到所述逻辑反相器的栅极和源极；三态逻辑反相器缓冲器，其正向并联连接到所述逻辑反相器；以及控制电路，其在持续固定的一段时间之后OFF(截止)所述的三态逻辑反相器缓冲器。本发明达到的效果在于，因OFF(截止)三态逻辑反相器缓冲器，使得在持续振荡运行时实现低功耗。
图1是表示本发明的一实施例的晶体振荡器电路的结构的示意图。
图2是表示本发明的一实施例的晶体振荡器电路的运行的流程图。
图3是表示在先技术的晶体振荡器电路的结构的示意图。
图4是表示在先技术的另一种晶体振荡器电路的结构的示意图。
下面参照图1和2详细地介绍本发明的各实施例。
本发明的一实施例是这样一种晶体振荡器电路，其中三态反相器缓冲器正向并联连接到逻辑反相器，以及在起动振荡的过程中仅ON(导通工作)固定的一段时间。
图1是表示该实施例的晶体振荡器电路的结构的示意图。参照图1，一ON/OFF(导通/截止)控制电路11是一用于ON/OFF(导通/截止)控制三态反相器缓冲器的电路。标号12代表三态反相器缓冲器，标号13代表CMOS逻辑反相器，标号14代表反馈电阻，标号15代表晶体振荡器，标号16代表栅极电容器，标号17代表源极电容器。图2是表示本发明的该实施例的晶体振荡器电路的运行的流程图。
下面参照图2介绍本发明的该实施例的因此构成的晶体振荡器电路的运行情况。当电源接通时，晶体振荡器电路开始振荡。在振荡起动的过程中，响应于来自ON/OFF(导通/截止)控制电路11(由电阻、电容器和运算放大器等构成)的信号，三态反相器缓冲器12置于ON(导通工作)状态，其持续时间取决于电阻和电容器的数值。晶体振荡器电路按照一通过将三态反相器缓冲器12的增益和逻辑反相器13的增益综合得到的增益起动，该综合增益大于通常的增益。因此，缩短振荡起动的时间。由于提供到逻辑反相器13上的电压是不变的，用于下一级的输出信号的中心电位不变。因此，防止了振荡信号的相位改变。
在经过固定的一段时间之后的时刻和当振荡器稳定时，响应于来自ON/OFF(导通/截止)控制电路11的信号，三态反相器缓冲器12置于OFF(截止)状态。因此，晶体振荡器电路稳定，仅按照逻辑反相器13的增益持续振荡，而逻辑反相器13具有用于能使晶体振荡器电路稳定振荡的最小增益。ON/OFF(导通/截止)控制电路11可以由一定时器、延时器或类似器件构成。
由于提供到反相器上的电压不变，三态反相器缓冲器12在振荡起动的过程中ON(导通工作)，使得与CMOS逻辑反相器13的增益综合形成大的增益，以此，可以缩短振荡起动时间。在持续一固定的时间段之后的时刻和当振荡器稳定时，三态反相器缓冲器12 OFF(截止)，使得仅按照CMOS逻辑反相器13的增益持续振荡。因此，按照低功耗持续振荡运行。由于用于逻辑器件的电源是恒定的，用于下一级的输出信号的中心电位不变，并因此维持恒定。
如上所述，在本发明的该实施例中，晶体振荡器电路包含用作放大元件的逻辑反相器；晶体振荡器；反馈电阻；栅极电容器；源极电容器；以及三态逻辑反相器缓冲器，该三态逻辑反相器缓冲器仅在起动振荡期间导通工作(ON)一段固定的时间。因此，当三态逻辑反相器缓冲器处于ON(导通工作)时，与逻辑反相器的增益的综合所形成的增益大于通常的增益并且不改变提供到逻辑反相器上的电压，因而可以缩短进入稳定振荡运行的时间，以及可以降低功耗。
如上所述，根据本发明，晶体振荡器电路包含用作放大元件的逻辑反相器；晶体振荡器；反馈电阻；栅极电容器；源极电容器；以及三态逻辑反相器缓冲器，其正向并联连接到逻辑反相器，以及其仅在振荡起动的过程中ON(导通工作)固定的一段时间。因此，能够达到的效果是，输出信号的中心电位不变，可以缩短起动振荡的时间，并且振荡运行可以以低功耗进行。
权利要求
1.一种晶体振荡器电路，包含用作放大元件的逻辑反相器；晶体振荡器；反馈电阻；栅极电容器；源极电容器；以及三态逻辑反相器缓冲器，其正向并联连接到所述逻辑反相器，以及其仅在振荡起动的过程中导通工作一段固定的时间。
2.一种晶体振荡器电路，包含晶体振荡器；反馈电阻，其并联连接到所述晶体振荡器；逻辑反相器，其并联连接到所述反馈电阻；两个电容器，分别连接到所述逻辑反相器的栅极和源极；三态逻辑反相器缓冲器，其正向并联连接到所述逻辑反相器；以及控制电路，其在持续固定的一段时间之后截止所述的三态逻辑反相器缓冲器。
全文摘要
配置了三态逻辑反相器缓冲器12和ON/OFF(导通/截止)控制电路11。在振荡起动的过程中,三态逻辑反相器缓冲器12导通工作,振荡器电路按照与逻辑反相器13的增益综合的增益起动。由于用于逻辑器件的电源是恒定的,用于下一级的输出信号的中心电位不变,并因此维持恒定。在用于稳定晶体振荡器电路所需的持续固定的一段时间之后,由所述ON/OFF控制电路11截止三态逻辑反相器缓冲器12,使得仅按照CMOS逻辑反相器13的增益持续振荡运行。因此,可以降低功耗。
文档编号H03B5/32GK1268807SQ00104770
公开日2000年10月4日 申请日期2000年3月28日 优先权日1999年3月30日
发明者东川牧世, 藤原洋治 申请人:松下电器产业株式会社