专利名称：罗兰时间编码发射控制器的制作方法
技术领域：
本实用新型属于能对全信息时间进行编码技术领域，具体涉及到罗兰时间编码发射控制器。
背景技术：
现有罗兰C发射系统中，定时器和发射机形成罗兰C脉冲和脉冲组，工作原子钟保障脉冲起点与地方协调世界时严格同步，从而提供授时功能。但发射的信号格式和内容中没有时间编码信息，给用户定时和使用造成不便。
在二十世纪八十年代，人们提出并实现了对正常罗兰C信号脉冲进行附加调制的方法和技术。应用该技术，可达到利用罗兰C信道资源实现数据通信的目的。该技术可通过在定时器内增加一个调制器来实现。但该附加调制技术，没有考虑脉冲组起始位置与时间历元的相关性，不能直接用来发播时间编码。改进罗兰C发射系统，使之具有发射正确的时间编码的能力是本实用新型要解决的技术问题。其主要任务包括对十进制全时间信息进行编码，以及准确控制时间编码信息帧送入发射机定时器的帧头位置。
发明内容
本实用新型所要解决的技术问题以及解决其技术问题所采用的技术方案是它包括时间编码电路，该电路的输入端接钟房控制器的输出电路，它包括纠错编码器，该电路的输入端接时间编码电路，它还包括同步发射控制电路，输入端接纠错编码器和定时器的输出端以及钟房控制器、输出端接定时器的输入端。
本实用新型的时间编码电路包括六个编码器和六个移位寄存器，六个编码器的输入端分别接接钟房控制器的年、月、日、时、分、秒的输出电路，六个移位寄存器的输入端分别接六个编码器的输出端、输出端接纠错编码器；所说的同步发射控制电路包括分频器、触发器、锁存器，分频器的输入端接定时器的输出端，触发器的输入端接分频器和钟房控制器，锁存器的输入端接纠错编码器和触发器、输出端接定时器的输入端。
本实用新型的六个编码器的电路完全相同，六个移位寄存器的电路完全相同。
本实用新型的编码器包括两个型号相同的集成电路U1和集成电路U2，集成电路U1和集成电路U2的输入端接钟房控制器的时间输出电路，集成电路U1和集成电路U2的输出端接移位寄存器。
本实用新型把十进制的全信息时间转换为二进制序列形式的时间编码，编码后的并行二进制数通过移位寄存器转换为适合纠错编码的二进制序列。同步发射控制电路控制时间编码信息帧送入调制器的起始位置，保证在连续发射时，时间编码信息帧的内容与附加调制脉冲组的实际时序始终一致。本实用新型向罗兰C用户提供时间编码信息，可以降低接收过程的复杂性，提高罗兰C定时的直观性和自动化程度。通过对时间信息编码和严格对齐信息帧时间位置，可方便而准确地实现罗兰C时码信息的发射控制。
图1是本实用新型的电气原理方框图。
图2是本实用新型的电子线路原理图。
具体实施方式
以下结合附图和实施例对本实用新型进一步详细说明，但本实用新型不限于这些实施例。
图1是本实用新型的电气原理方框图，参见图1。本实用新型是由六个编码器、六个移位寄存器、纠错编码器、分频器、触发器、锁存器连接构成，其中编码器与移位寄存器连接成时间编码电路，分频器、触发器、锁存器连接成同步发射控制电路。在图1中，年、月、日、时、分、秒时间信息以十进制形式输入编码器，编码器将之转换为BCD码，该序列输入移位寄存器，移位寄存器输出每7位一组的二进制序列给纠错编码器，纠错码编码器将输入的编码序列输出到锁存器，由发射机输出的GR工脉冲序列经分频器分频后与TOC0脉冲触发触发器，一旦两脉冲列严格对齐触发器就输出控制脉冲给锁存器片选段，锁存器选通后输出编码信息输出给发射机，从而实现时间信息帧与TOC0脉冲严格对齐。
在图2中，图中给出了一个时间编码电路的电子线路原理图，表示时间年的时间编码电路，表示时间月、日、时、分、秒的时间编码电路与表示时间年的时间编码电路相同。表示时间年的时间编码电路包括编码器和移位寄存器，本实施例的编码器由集成电路U1、集成电路U2连接构成，集成电路U1、集成电路U2的型号为74LS147，集成电路U1和集成电路U2的1～9端通过总线接钟房控制器的年的输出电路，集成电路U1和集成电路U2的A～D端分别接移位寄存器。本实施例的移位寄存器由集成电路U3构成，集成电路U3的型号为MC14021，集成电路U3的时钟端CLK接钟房控制器的时钟信号、PI-1～PI-4端接集成电路U1的A～D端、PI-5～PI-8端接集成电路U2的A～D端、输出端Q8接纠错编码器。
本实施例的纠错编码器由集成电路U4构成，集成电路U4的型号为TQ144。集成电路U4的D0端接集成电路U3的Q8端，集成电路U4的D1～D5端分别接月、日、时、分、秒的时间编码电路，其连接关系同集成电路U4与年的时间编码电路相同，集成电路U4的P0～P6端通过总线接同步发射控制电路。
本实施例的同步发射控制电路由分频器、触发器、锁存器连接构成。分频器由集成电路U7构成，触发器由集成电路U6、集成电路U8、集成电路U9连接构成，锁存器由集成电路U5构成，集成电路U5的型号为74LS373，集成电路U6、集成电路U8、集成电路U9的型号为74LS76，集成电路U7的型号为74LS90。集成电路U7的14脚接定时器的输出和集成电路U6的1脚、1脚接12脚、11脚接集成电路U8的1脚和集成电路U9的6脚，集成电路U8的4脚接集成电路U9的10脚，集成电路U9的9脚接集成电路U6的16脚和集成电路U8的15脚，集成电路U6的4脚接钟房控制器、15脚接集成电路U5的11脚，集成电路U5的1D～8D端通过总线接集成电路U4的P0～P6端、输出端1Q～8Q接定时器的输入端。
用两位十进制分别表示年、月、日、时、分、秒的每一位信息，共12位十进制信息，每一位十进制信息送入集成电路U1数据输入端，集成电路U1和集成电路U2输出共8位输入集成电路U3数据输入端PI-1～PI-8，集成电路U3的Q8端输出一路串行BCD码给集成电路U4。由集成电路U4输入的7路编码信息分别输入集成电路U5。由发射机输入的GRI脉冲输入分频器集成电路U7的时钟端CKA，先经集成电路U7进行10分频，再经集成电路U8和集成电路U9进行3分频，最后输入集成电路U6的时钟端CLK端。集成电路U6J端输入是TOC0控制脉冲，当两者上升沿对齐时集成电路U6翻转，输出到集成电路U5，使集成电路U5输出RS纠错编码后的时间信息给定时器。
权利要求1.一种罗兰时间编码发射控制器，其特征在于它包括时间编码电路，该电路的输入端接钟房控制器的输出电路，它包括纠错编码器，该电路的输入端接时间编码电路，它还包括同步发射控制电路，输入端接纠错编码器和定时器的输出端以及钟房控制器、输出端接定时器的输入端。
2.按照权利要求1所述的罗兰时间编码发射控制器，其特征在于所说的时间编码电路包括六个编码器和六个移位寄存器，六个编码器的输入端分别接接钟房控制器的年、月、日、时、分、秒的输出电路，六个移位寄存器的输入端分别接六个编码器的输出端、输出端接纠错编码器；所说的同步发射控制电路包括分频器、触发器、锁存器，分频器的输入端接定时器的输出端，触发器的输入端接分频器和钟房控制器，锁存器的输入端接纠错编码器和触发器、输出端接定时器的输入端。
3.按照权利要求2所述的罗兰时间编码发射控制器，其特征在于所说的六个编码器的电路完全相同，六个移位寄存器的电路完全相同。
4.按照权利要求3所述的罗兰时间编码发射控制器，其特征在于所说的编码器包括两个型号相同的集成电路U1和集成电路U2，集成电路U1和集成电路U2的输入端接钟房控制器的时间输出电路，集成电路U1和集成电路U2的输出端接移位寄存器。
专利摘要一种罗兰时间编码发射控制器，它包括时间编码电路，该电路的输入端接钟房控制器的输出电路，它包括纠错编码器，该电路的输入端接时间编码电路，它还包括同步发射控制电路，输入端接纠错编码器和定时器的输出端以及钟房控制器、输出端接定时器的输入端。本实用新型向罗兰C用户提供时间编码信息，可以降低接收过程的复杂性，提高罗兰C定时的直观性和自动化程度。通过对时间信息编码和严格对齐信息帧时间位置，可方便而准确地实现罗兰C时码信息的发射控制。
文档编号H03M13/00GK2586300SQ02259028
公开日2003年11月12日 申请日期2002年12月9日 优先权日2002年12月9日
发明者吴海涛, 边玉敬, 华宇, 惠卫华 申请人:中国科学院国家授时中心